PCB设计信号完整性培训-第1章(共4章)

3
式中：tr = t1 - t0 , tf = t3 – t2
“1” 电平 “0” 电平
t0
t1
理想数字信号波形 – 数学模型1
“1” 电平
“0” 电平
t0 t1
t2 t3
理想数字信号波形 – 数学模型2
中国科大 快电子学 安琪
5
2. 实际的数字信号
参数定义：
上升时间（tr）: 下降时间（tf）:
NM H VOH min VIH min NM L VIL max VOL max
这里有两个噪声容限定义：NMH表示高电平状态时的噪声容限, NML表示低电平状态时 的噪声容限。
中国科大 快电子学 安琪
8
二. 信号完整性
信号完整性讨论是为了确保可信的高速数据传输。在高速数字系统设计时，人们经 常会问到这样的问题：传输到目的地的信号是否如同人们所预期的那样？或者说：当信 号到达时是否处于良好的状态？
中国科大 快电子学 安琪
13
建立方程： 保持方程：
时间容限（Timing Margin）
T1 tvalid(max) t flight(max) tsetup CLKskew CLK jitter tvalid(min) t flight(min) thold(max) CLKskew CLK jitter
数字信号上升沿中对应满幅度电压的10% ~ 90%处的时间 间隔。
数字信号下降沿中对应满幅度电压的90% ~10%处的时间 间隔。
中国科大 快电子学 安琪
6
参数定义：
50% 10%
90% VH min Vth VL max
上冲（Overshoot）
tr
tf
上冲又被称为过冲。顾名思义，它指的是沿着信号边沿的跳变方向，信号波形中超出稳定的“1”或 “0”状态电平的部分。
中国科大 快电子学 安琪
7
50% 10%
90% VH min Vth VL max
tr
tf
噪声容限：（Noise Margin）
噪声容限是量度逻辑电路在最坏工作条件下的抗干扰能力的直流电压指标, 它规定了
数字电路在稳定状态时允许的最大噪声。该参数定义为:
最差输入逻辑电平值(VIH
或
min
VIL max)与在这种输入条件下所能保证的最差输出逻辑电平值(VOH min或VOL max)之差, 即:
时钟抖动的最大值，即：峰-峰值（Peak-Peak），单位一般为皮秒，常用ps来表示。 时钟抖动的均方根值，即所谓的标准方差（），单位一般也为皮秒（ ps ）。
数字信号的边沿抖动，对系统的影响可以认为是一种动态行为，或者说其影响是随 机的，对系统性能破坏更大，尤其是时钟信号的抖动，常常是制约高速数字系统性能的 根本因素。
高速数字系统设计中的信号完整性
安琪
中国科学技术大学 快电子学实验室 2005年4月8日
第一讲
几个基本概念 电源与地系统
中国科大 快电子学 安琪
2
一. 几个基本概念
信号完整性（Signal Integrity） 膝频率fKnee与上升时间tr 集总系统与分布系统 传输线与阻抗匹配
中国科大 快电子学 安琪
对于上升沿，这应是从“0”到“1”的跳变，在高电平处高于逻辑电平“1” 稳定电压值的部分。 对于下降沿，这应是从“1”到“0”的跳变，在低电平处低于逻辑电平“0” 电压稳定值的部分。
下冲（Undershoot）
下冲又被称为反冲。它指的是信号在过冲后，又沿着跳变方向的反方向，信号波形越过稳定的“1”或 “0”状态电平的部分。
中国科大 快电子学 安琪
10
时序偏差
时序信号的理想“沿变”和实际上的“沿变”之差。
在实际系统中，造成时序信号的“沿变”与理想“沿变”存在着 差别的一个主要原因是因为逻辑器件的信号传输延迟时间上存在着差 别。因此，人们也常直观地将时序偏差定义为器件输出时序信号的传 输延迟之差。
In
Out1 In
Out2
Out1
Out2
中国科大 快电子学 安琪
11
两类时序偏差
从更广义的角度出发，由于器件之间连线延迟的不同，或者负载条件的 不同，都有可能引起时序信号的实际“沿变”与理想的“沿变”不同。因此 可以将时序偏差分为两类：
内部时序偏差（Intrinsic Skew）： 由逻辑器件内部产生的，表现为逻辑器件输出之间信号延迟上的差别。
中国科大 快电子学 安琪
9
时序的完整性
时序完整性主要关注的是同步时序方程是否能满足。经常涉及到是时序偏差 （Skew）和抖动(Jitter)的概念。
建立方程： 保持方程：
T1 tvalid(max) t flight(max) tsetup CLKskew CLK jitter tvalid(min) t flight(min) thold(max) CLKskew CLK jitter
3
信号完整性（Signal Integrity）
中国科大 快电子学 安琪
4
一. 数字信号
1. 理想的数字信号（二值函数）
数学模型1：
V (t)
1 0
t0 t t1
其它时间
数学模型2：
0
(t t0 )
V
(t)
1
tr
(t3 t ) tf
t3
t
t
0
t
0
t
t1
t1
t
t
2
t
2
t
t
对于上升沿，即：从“0”到“1”的跳变，信号上冲后，反过来又低于逻辑电平“1” 的稳定电压值的部分
。 对于下降沿，即：从“1”到“0”的跳变，信号过冲后，反过来又高于逻辑电平“0”的电压稳定值的部分
。振铃 （Ring）
信号发生连续多次的上冲和下冲，所形成的震荡。一般其振幅应是一次比一次小，逐渐趋于零。
信号完整性涉及到两个方面：信号波形的完整性和时序的完整性。
信号波形的完整性：
经常提及的术语是上述的五个基本概念，这就是：信号的上升时间（tr）和下降 时间（tf），波形的上冲（Overshoot），下冲（Undershoot）和振铃 （Ring）。以
及接收端的信号还存在多大的噪声容限（Noise Margin)。
外部时序偏差（Extrinsic Skew）： 由于连线延迟和负载条件不同引起的延迟差别。
Intrinsic Skew
In
Entrinsic Skew
连线
负 Out
载
Clock_Out
时序抖动
当实际信号的边沿与理想时序边沿的偏离由于受某种因素（如噪声、串扰、电源电压 变化等）不断发生变化时，而且这种变化是随机的，这种现象就是我们常说的时序抖动， 或者说时序晃动。这种偏离相对于理想位置可能是超前，也可能是滞后的，时序抖动的数 值表示通常有两种：