单片机74HC138三八译码器的原理及应用方法
74HC138_中文资料(工程师必备蓝桥)
74HC138：工程师必备的蓝桥芯片详解一、74HC138芯片概述1. 输入端：具有3个地址输入端（A、B、C）和1个使能端（E1、E2A、E2B）；2. 输出端：共有8个输出端（Y0至Y7），分别对应8种不同的输入状态；3. 逻辑功能：当使能端有效时，根据地址输入端的组合，选择一个输出端为低电平，其余输出端为高电平；4. 驱动能力：输出端可驱动8个TTL负载。
二、74HC138芯片引脚功能1. A、B、C：地址输入端，用于选择输出端；2. E1：使能端1，低电平有效；3. E2A、E2B：使能端2，用于扩展译码器，低电平有效；4. Y0至Y7：输出端，对应8种不同的输入状态。
三、74HC138芯片工作原理74HC138芯片的工作原理如下：1. 当使能端E1为低电平，且E2A和E2B中至少有一个为高电平时，芯片处于工作状态；2. 根据地址输入端A、B、C的组合，选择一个输出端为低电平，其余输出端为高电平；3. 当使能端无效时，所有输出端均为高电平。
四、74HC138芯片应用示例假设我们需要设计一个电路，根据输入的三个开关状态（A、B、C），控制8个LED灯的亮灭。
具体步骤如下：1. 将74HC138芯片的A、B、C端分别连接到三个开关；2. 将E1端接地，确保芯片始终处于工作状态；3. 将E2A和E2B端接高电平，扩展译码器功能；4. 将Y0至Y7端分别连接到8个LED灯的正极，负极接地；5. 根据开关状态，对应的LED灯会点亮。
五、74HC138芯片的优势与应用场景74HC138芯片以其独特的优势，在多个领域发挥着重要作用：1. 优势：高集成度：一个小巧的芯片就能实现八路译码功能；低功耗：CMOS工艺制造，功耗较低，适用于电池供电设备；稳定性强：输出端具有高抗干扰能力，确保电路稳定运行；兼容性好：与TTL逻辑电平兼容，便于与其他数字电路芯片配合使用。
2. 应用场景：数字电路设计：用于地址译码、信号分配等；自动化控制：实现多种控制信号的切换；仪器仪表：用于多通道选择和信号处理；计算机及外设：用于接口电路设计，实现数据传输和控制。
74ls138功能介绍
74ls138功能介绍74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
74hc138的工作原理
74hc138的工作原理
74HC138是一种3-8译码器/多路复用器，其工作原理如下：
1. 数据输入：74HC138有三个数据输入引脚（A0，A1和
A2），用于输入3位二进制数据。
2. 使能输入：74HC138有一个使能输入引脚（E），用于启用
或禁用译码器/复用器的功能。
当E引脚为低电平时，译码器/
复用器功能被启用；当E引脚为高电平时，译码器/复用器功
能被禁用。
3. 使能极性选择：74HC138还有一个使能极性选择引脚（G）
和一个输出极性选择引脚（nY2A和nY2B），用于选择译码
器/复用器的工作模式。
根据G和nY2A/nY2B引脚的状态，
可以选择正常译码器模式或扩展译码器模式。
4. 译码器功能：在正常译码器模式下，当E引脚为低电平时，根据输入的3位二进制数据，在8个输出引脚（Y0-Y7）中的
一个引脚上产生逻辑高电平，并在其他引脚产生逻辑低电平。
输出引脚的选择由输入数据决定。
例如，当输入数据为000时，Y0引脚将为高电平，其他引脚将为低电平。
这样，可以将一
个8位信号从3位数据选择输入引脚上的一个引脚输出。
5. 多路复用器功能：在扩展译码器模式下，当E引脚为低电
平时，通过设置输入的3位二进制数据，可以将8个输入通道的数据选择到一个输出引脚上（Y0-Y7）。
例如，当输入数据
为000时，从输入引脚Y0上的信号将传递到Y7引脚上。
这
可以实现数据的多路复用功能。
综上所述，74HC138是一种3-8译码器/多路复用器，根据输入数据的不同，在输出引脚上产生逻辑高电平，从而实现数据的选择和复用功能。
74HC138
`LS138 最大 单位 V V
-1.5
0.4 0.5 V 0．1 20 0.1 20 -0.4 mA mA μA mA μA -40 -42 10 mA mA
IOS 输出短路电流 Icc 电源电流
【1】 ：测试条件中的“最大”和“最小”用推荐工作条件中的相应值。
动态特性（TA＝25℃） ‘S138 最大 7 10.5 Vcc=5V CL=15pF RL=280Ω (‘LS138 为 2KΩ) 12 12 8 11 ‘LS138 最大 20 41 27 39 18 32 26 38 ns
当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为 低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低 电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反 相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，138 还可作数据分配器。 管脚图：
54138/74138
3 线－8 线译码器 简要说明： 138 为 3 线－8 线译码器，共有 54/74S138 和 54/74LS138 两种线路结构型式，其主 要电特性的典型值如下： 型号 CT54S138/CT74S138 CT54LS138/CT74LS138 Tpd (ABC->Y)(3 级) 8ns 22ns PD 245mW 32mW
kings
`S138 测试条件【1】 最小 最大 最小 Vcc 最小 IIK=－12mA 54 -1.2 Vcc=最小， VIH=2V,VIL=最大， IOH=最大 VCC=最 小,VIH=2V,VIL=最 大,IOL=最大 Vcc=5V 2.5 2.5 74 2.7 2.7 54 0.5 74 0.5 1 VI=5.5V VI=7V 50 1 VI=5.5V VI=7V VIH=2.7V VIL=0.4 V VIL=0.5 V 54 74 -40 －40 -2 -100 -100 74 -6 -5 50 Vcc=5V，VIH＝2.7V Vcc=最大 Vcc=最大 Vcc=最大 Vcc=最大 Vcc=最大
74HC138应用-讲得真的很清楚、很明白。
74HC138应用-讲得真的很清楚、很明白简介74HC138是一款三线到八线边缘译码器芯片，它可以将输入的三位二进制代码转换成八位的输出，可以方便的连接多个器件。
在电路设计中，常常需要将多个设备连接到一个控制器上，使用74HC138可以省去连接的复杂度，使得系统具有较好的可扩展性。
连接电路74HC138的引脚包括输入端和输出端。
输入端有三个引脚，分别表示A0、A1、A2，这是译码器的输入信号，用于定义需要激活哪一个输出端口。
输出端共有8个端口，分别为Y0到Y7，它们与需要控制的器件相连。
74HC138还有一个使能引脚（G），它可以用于关闭译码器的输出。
在电路设计时，它常用于选择需要的输出信号。
在具体的电路设计中，输入的控制信号需要通过开关或者控制器等设备来控制，输出信号则需要连接到被控制的设备上。
当输入了对应的二进制码时，被控制的设备可以收到正确的控制信号。
如何应用74HC138在实际应用中，设计者需要根据具体的控制需求来选择合适的74HC138应用方法。
当需要控制的设备仅有两个时，可以使用一个74HC138。
若要控制的设备数量更多，可以使用多个74HC138串联，实现扩展控制。
例如，在控制 LED 灯的例子中，需要控制的 LED 灯数量为 8 个。
这时，我们可以将这 8 个 LED 灯连接至74HC138的8个输出端口Y0到Y7上。
控制器发出3位二进制码，对应着8个输出端口中的一个，从而激活这个端口对应的LED灯，实现LED的显示控制。
graph TDA[控制器] --二进制信号--> B[74HC138译码器]B --输出端口--> C[LED灯]另外，74HC138还可以和其他芯片组合使用，例如与74HC595芯片等位扩展，可以实现更多的控制输出。
总结74HC138是一款方便的控制器扩展芯片，它可以让设计者省去连接的复杂度，在满足控制器扩展的同时，方便了电路设计和调试。
设计者在应用74HC138时，可以灵活的选择具体的连接电路方法，从而实现控制的目的。
74hc138的工作原理
74hc138的工作原理74HC138是一种集成电路，它是一个3-8线解码器。
它具有8个输出位线（Y0至Y7）和3个输入位线（A0、A1和A2）。
工作原理如下：当74HC138的使能端（E1、E2和E3）为高电平时，解码器开始工作。
使能端的状态可以通过逻辑门或外部信号来控制。
使能端为低电平时，解码器处于无效状态，输出线的状态是未定义的。
输入位线（A0、A1和A2）用于选择要输出的位线。
通过调整输入位线的状态，可以选择8个输出位线中的一个进行激活。
接下来，我们将更详细地描述74HC138的工作原理。
1. 输入编码：输入位线（A0、A1和A2）用于输入编码信息。
通过将这些位线连接到逻辑高电平或逻辑低电平，可以选择需要激活的输出位线。
具体而言，有8种不同的输入编码方式可以选择一个或多个输出位线。
2. 译码和输出：根据输入编码的不同组合，解码器将选择一个或多个输出位线进行激活。
当输入编码为特定模式时，相应的输出位线将被拉低，其他输出位线将保持高电平状态。
这意味着在激活位线上会有一个低电平信号。
例如，当输入编码为000时，输出位线Y0将被选中；当输入编码为001时，输出位线Y1将被选中；以此类推，当输入编码为111时，输出位线Y7将被选中。
请注意，如果使用74HC138的使能端（E1、E2和E3）为低电平，则解码器的输出位线的状态将保持未定义，无论输入编码的状态如何。
3. 逻辑门操作：在74HC138电路中，逻辑门用于控制使能端的状态。
当使能端为高电平时，解码器工作；当使能端为低电平时，解码器处于无效状态。
这意味着无论输入编码如何，输出位线的状态都将是未定义的。
逻辑门操作的目的是选择解码器的工作模式。
通过将多个74HC138连接到逻辑门或其他逻辑电路，可以实现更复杂的逻辑功能。
总结：74HC138是一种3-8线解码器，可以将输入编码转换为相应的输出位线。
通过选择不同的输入编码组合，可以选择一个或多个输出位线进行激活。
译码器74HC138中文资料
译码器74HC138中文资料2010-01-01 08:00集成电路介绍：译码器74HC138中文资料74hc138 3-8线译码器,译码器也称解码器，译码过程实际上是一种翻译过程,即编码的逆过程。
译码器的输入是n位二值代码，输出是m个表征代码原意的状态信号（或另一种代码）。
一般情况下有m小于等于2的n次方，即译码器输入线比输出线要少。
译码器按其功能可分为三大类：（1）变量译码器：将输入的二进制代码还原为原始输入信号。
例如有两位二进制代码（0 ，1），可经译码器还原为四个信号状态（0，0）（0，1）（1，0) (1，1)（2）代码变换译码器：用于将一个数据的不同代码之间的相互转换。
例如二－十进制译码器可将8421码转换为十个状态。
（3）显示译码器：将数字、文字或符号的代码还原成相应的数字、文字、符号并显示出来的电路74hc138 3-8线译码器/CD74HC138 ，CD74HC238和CD74HCT138 ， CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。
hc138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个低电平输出。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。
在解调器应用中,赋能输入端可用作数据输入端。
H L L L H H H H H L H H H H L L H L L H H H H L H H H L L H L H H H H H H L H H L L H H L H H H H H H L H L L H H H H H H H H H HCD74HC238, CD74HCT238 T1TRUTH TABLE真值表INPUTS 输入Outputs输出ENABLE 使能ADDRESS地址E3 E2 E1 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 X X H X X X L L L L L L L L X X X X X L L L L L L L X H X X X X L L L L L L L H L L L L L H L L L L L L H L L L L H L H L L L L L H L L L H L L L H L L L L H L L L H H L L L H L L L H L L H L L L L L L H L L H L L H L H L L L L L H L H L L H H L L L L L L L H H L L H H H L L L L L L L图1 引脚图图2 功能图图3 测试电路和波形应用电路：图4 舞台发光二极管灯光图5 可编程时钟定时器电路由上表可见74HC138译码器输出低电平有效。
74hc138的应用原理
74HC138的应用原理介绍74HC138是一种三到八线解码器，通常被用于数字电路设计中。
它具有识别三个输入信号，并将其映射到八个输出之一的功能。
本文将介绍74HC138的工作原理及其应用。
工作原理74HC138由三个二输入正逻辑门和一个三输入与非门组成。
它的三个输入（A0，A1和A2）可以表示八个不同的输入组合，输出由Y0到Y7表示。
通过设置三个输入信号中的不同组合，可以选择要激活的输出。
接下来，我们将详细介绍74HC138的应用原理。
使用示例以下是一个使用74HC138的示例电路图：python +—–+ +—–+ A0 —-| |————–| | | 74HC138 Y0 —- | A1 —-| |————–| | + +—–+ + +—–+ A2 —-| | | | | Decoder | | Register | | | | | E1 —-| | | | E2 —-| | | | E3 —-| | | | +————+ +————+ | | | | | 74LS138 | | 74LS175 | | | | | | | | | +————+ +————+ ```在上述电路中，输入A0，A1和A2信号用于选择要激活的输出。
74HC138芯片将输入信号和输出互相连接，并通过输出信号将电流传递到68LS175寄存器芯片。
功能以下是74HC138的功能：1.选择输出信号：通过设置输入A0，A1和A2的不同组合，可以选择激活的输出。
共有八个输出（Y0到Y7）。
2.输入信号：74HC138接收三个输入信号（A0，A1和A2）。
3.解码功能：74HC138将输入信号解码为对应的输出信号。
4.数字电路集成：74HC138是一个数字电路集成芯片，通过一片芯片就能实现数字信号的输入和输出。
应用领域74HC138广泛应用于以下领域：1.数字系统设计：74HC138用于基于数字信号的系统设计，如计算机、电子设备等。
74HC138译码器实验
74HC138译码器实验74HC138译码器实验一、实验目的掌握74138电路的基本知识及由软件编译的译码器控制方式。
二、实验说明译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
三、实验步骤由软件控制138译码器的工作方式，可以改变A,B,C 的端口而改变其译码输出JD6口接8位发光二极管JD10，显示译码输出值。
本实验要用到单片机最小应用系统（F1区）、八位逻辑电平输出（B1区）、十六位逻辑电平显示（I4区）和译码器模块（C5区）。
1、单片机最小应用系统CPU 的P1口JD1F 接138译码器上的JD2C,而138译码器的JD3C 接到十六位逻辑显示JD2I ，A 、B 、C 接八位逻辑电平输出的K2，K1，K0。
（K2为低位，K0为高位如要选择Y1，K2、K1、K0对应的值为001）2、用串行数据通信线连接计算机与仿真器，把仿真器插到模块的锁紧插座中，请注意仿真器的方向：缺口朝上。
3、打开Keil uVision2仿真软件，首先建立本实验的项目文件，接着添加“TH27_74138译码程序.ASM ”源程序，进行编译，直到编译无误。
4、编译无误后，全速运行程序。
改变K0，K1，K2的状态观察发光二极管的显示，是否与控制端口的对应。
5、也可以把源程序编译成可执行文件，用ISP 烧录器烧录到89S52/89S51芯片中。
（ISP 烧录器的使用查看附录二）四、实验程序（见光盘中的程序文件夹）五、原理图A 1B 2C3G2A 4G2B 5G16Y77Y69Y510Y411Y312Y213Y114Y015U6C 74LS13812345678JD2C12345678JD3C Y0-7ABC。
译码器及其应用实验报告
一、实验目的1. 理解译码器的基本原理和功能。
2. 掌握中规模集成译码器（如74HC138）的逻辑功能和使用方法。
3. 熟悉译码器在数字系统中的应用，如地址译码、信号控制等。
4. 提高动手能力和实验操作技能。
二、实验器材1. 数字逻辑电路实验板2. 74HC138 3-8线译码器3. 数码管显示器4. 连接线5. 电源6. 计算器三、实验原理译码器是一种将输入的二进制代码转换成特定输出的逻辑电路。
它广泛应用于数字系统中，如地址译码、信号控制、编码器/译码器等。
本实验以74HC138 3-8线译码器为例，介绍译码器的基本原理和应用。
74HC138是一种常见的3-8线译码器，它具有3个地址输入端（A2、A1、A0）和8个输出端（Y0-Y7）。
当输入端A2、A1、A0的编码为000、001、010、011、100、101、110、111时，相应的输出端Y0-Y7输出低电平，其他输出端输出高电平。
四、实验内容1. 译码器功能测试（1）按照实验指导书连接电路，将74HC138的输入端A2、A1、A0连接到数字逻辑电路实验板的地址输入端。
（2）将译码器的输出端Y0-Y7连接到数码管显示器的输入端。
（3）根据74HC138的功能表，输入不同的地址码，观察数码管显示器的输出结果。
2. 地址译码电路设计（1）设计一个简单的地址译码电路，将输入端A0、A1、A2作为地址输入，输出端Y0-Y7作为片选信号。
（2）根据地址译码电路的设计，编写程序，实现数据的输入输出。
五、实验步骤1. 译码器功能测试（1）连接电路：将74HC138的输入端A2、A1、A0连接到数字逻辑电路实验板的地址输入端，将输出端Y0-Y7连接到数码管显示器的输入端。
（2）设置地址码：使用计算器设置地址码（A2、A1、A0），例如000、001、010、011、100、101、110、111。
（3）观察输出结果：观察数码管显示器的输出结果，确认是否与74HC138的功能表一致。
74LS138管脚功能的主要 介绍
74ls138引脚图74HC138管脚图:74LS138为3 线－8 线译码器，共有54/74S138和54/74LS138两种线路结构型式，其工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。
如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
【例3.3.2】试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。
3-8线译码器的74HC138芯片课程设计
课程设计课程名称集成电路课程设计题目名称 74HC138芯片3-8线译码器学生学院材料与能源学院专业班级学号学生姓名指导教师2015年7 月 11 日目录【摘要】...........................................................................................................................................................1. 设计目的与任务....................................................................................................................................- 1 -2. 设计要求及内容....................................................................................................................................- 1 -3. 设计方法及分析....................................................................................................................................- 2 -3.1 74HC138芯片简介 ......................................................................................................................- 2 -3.2 工艺和规则及模型文件的选择 .................................................................................................- 3 -3.3 电路设计......................................................................................................................................- 4 -3.3.1 输出级电路设计.............................................................................................................- 4 -3.3.2．内部基本反相器中的各MOS 尺寸的计算................................................................- 6 -3.3.3．四输入与非门MOS尺寸的计算.................................................................................- 7 -3.3.4．三输入与非门MOS尺寸的计算.................................................................................- 8 -3.3.5．输入级设计...................................................................................................................- 9 -3.3.6．缓冲级设计.................................................................................................................- 10 -3.3.7．输入保护电路设计................................................................................................... - 11 -3.4. 功耗与延迟估算.......................................................................................................................- 13 -3.4.1. 模型简化........................................................................................................................- 13 -3.4.2. 功耗估算........................................................................................................................- 14 -3.4.3. 延迟估算........................................................................................................................- 14 -3.5. 电路模拟...................................................................................................................................- 15 -3.5.1 直流分析.........................................................................................................................- 16 -3.5.2 瞬态分析.......................................................................................................................- 18 -3.5.3 功耗分析.......................................................................................................................- 20 -3.6. 版图设计...................................................................................................................................- 21 -3.6.1 输入级的设计...............................................................................................................- 21 -3.6.2 内部反相器的设计.......................................................................................................- 22 -3.6.3 输入和输出缓冲门的设计 ...........................................................................................- 22 -3.6.4 三输入与非门的设计...................................................................................................- 23 -3.6.5 四输入与非门的设计...................................................................................................- 24 -3.6.6 输出级的设计...............................................................................................................- 24 -3.6.7 调用含有保护电路的pad元件 ...................................................................................- 25 -3.6.8 总版图...........................................................................................................................- 25 -3.7. 版图检查...................................................................................................................................- 25 -3.7.1 版图设计规则检查（DRC）.......................................................................................- 25 -3.7.2 电路网表匹配（LVS）检查........................................................................................- 26 -3.7.3 后模拟...........................................................................................................................- 26 -4. 经验与体会..........................................................................................................................................- 27 -5. 参考文献..............................................................................................................................................- 28 - 附录A：74HC138电路总原理图 ...........................................................................................................- 29 - 附录B：74HC138 芯片版图....................................................................................................................- 30 -【摘要】现代社会正在飞速的发展，集成电路已经成为现代科技发展的支柱产业，现代技术产业的心脏，可以说，没有集成电路，就没有现代社会。
译码器及其应用实验报告范文5
译码器及其应用实验报告范文5 实验三译码器及其应用一、实验目的1、掌握译码器的测试方法。
2、了解中规模集成译码器的功能，管脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
、学习译码器的扩展。
4二、实验设备及器件1、数字逻辑电路实验板 1块2、74HC138 3-8线译码器 2片3、74HC20 双4输入与非门 1片三、实验原理1、中规模集成译码器74HC13874HC138是集成3线,8线译码器，在数字系统中应用比较广泛。
图3,1是其引脚排列。
其中 A2 、A1 、A0为地址输入端， 0Y, 7Y为译码输出端，S1、2S、3S为使能端。
表3-1为74HC138真值表。
74HC138工作原理为:当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。
其中:2、译码器应用因为74HC138 三-八线译码器的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项，因此可以利用八条输出线组合构成三变量的任意组合电路。
四、实验内容1、译码器74HC138 逻辑功能测试(1)控制端功能测试测试电路如图3-2所示。
按表3-2所示条件输入开关状态。
观察并记录译码器输出状态。
LED指示灯亮为0，灯不亮为1。
测试结果如下:输入输出 S1 ,S2 ,S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 x x x x x 1 1 1 1 1 1 1 1 1 1 0 x x x 1 1 1 1 1 1 1 1 1 0 1 x x x 1 1 1 1 1 1 1 11 1 1 x x x 1 1 1 1 1 1 1 1(2)逻辑功能测试将译码器使能端 S1、,S2、,S3地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表3, 3逐项测试74HC138的逻辑功能。
逻辑功能测试，结果如下:输入输出 S1 ,S2+,S3 A2 A1 A0 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 x x x x 1 1 1 1 11 1 1 x 1 x x x 1 1 1 1 1 1 1 1 当时我A2A1A0的状态是111，老师问我在发光二极管应对应哪个灯亮，我回答是八。
译码器及其应用实验
专业通信工程学号班级14级通姓名信三班实验课程数字电路实验日期2015.11.12实验名称译码器及其应用成绩实验目的：1、掌握译码器的测试方法。
2、了解中规模集成译码器的功能，引脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
4、学习译码器的扩展。
5、学习数码显示译码器实验条件：1、数字逻辑电路实验板 1块2、+5V直流电压3、74HC138 3-8线译码器 2片4、数码显示译码器实验原理：1、首先了解74HC138 3-8线译码器74HC138是集成3线－8线译码器，在数字系统中应用比较广泛。
图3－1是其引脚排列。
其中 A2 、A1 、A0为地址输入端，0Y～ 7Y为译码输出端，S1、2S、3S为使能端。
因为当S1=1，S2+S3=0时，电路完成译码功能，输出低电平有效。
所以S1连接+5v 直流电压，S2和S3接地时，器件使能。
地址码所指定输出端有信号输出（低电平0有效），其他的输出端均无信号输出（均为1）。
2、按照电路图连接3-8译码器。
将译码器使能端S1、2S、3S及地址端A2、A1、A0 分别接至逻辑电平开关输出口，八个输出端Y7 Y0依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按下表逐项测试74HC138的逻辑功能。
174HC138逻辑功能测试结果记录如下：输入输出S1 S2+S3 A2 A1 A0Y0（非）Y1（非）Y2（非）Y3（非）Y4（非）Y5（非）Y6（非）Y7（非）1000001111111 1000110111111 1001011011111 1001111101111 1010011110111 1010111111011 1011011111101 10111111111100 X X X X 1 1 1 1 1 1 1 1X 1 X X X 1 1 1 1 1 1 1 13-8线连线与功能实现如图所示：3、用两个3线-8线译码器构成4线-16线译码器。
74hc138 74HC138芯片资料 74HC138芯片
74hc138 3-8线译码器/复工器哈里斯（Texas Instruments）CD74HC138 ，CD74HC238和CD74HCT138 ，CD74HCT238是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。
hc138 作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统,在高性能存贮器系统中,用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时,译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间,这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。
HC138 按照三位二进制输入码和赋能输入条件,从8 个输出端中译出一个低电平输出。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器,扩展成24 线译码器不需外接门;扩展成32 线译码器,只需要接一个外接倒相器。
在解调器应用中,赋能输入端可用作数据输入端。
74HC138 74HCT138 T1TRUTH TABLE真值功能表INPUTS输入Outputs输出ENABLE使能ADDRE SS地址E 3E2E1A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7X X H X X X H H H H H H H HL X X X X X H H H H H H H HX H X X X X H H H H H H H HH L L L L L L H H H H H H HH L L L L H H L H H H H H HH L L L H L H H L H H H H HH L L L H H H H H L H H H HH L L H L L H H H H L H H HH L L H L H H H H H H L H HH L L H H L H H H H H H L HH L L H H H H H H H H H H LAbsolute Maximum Ratings绝对最大额定值DC Supply V oltage, VCC 直流供电电压-0.5V to 7VDC Input Diode Current, IIKFor VI < -0.5V or VI > VCC + 0.5V 输入二极管电流±20mADC Output Diode Current, IOKFor VO < -0.5V or VO > VCC + 0.5V直流输出二极管电流±20mADC Output Source or Sink Current per Output Pin, IOFor VO > -0.5Vor VO < VCC + 0.5V±25mADC VCC or Ground Current, ICC or IGND直流电流虚拟通道连接或接地±50mA Operating Conditions 操作条件Temperature Range (TA) 温度范围-55℃ to 125℃Supply V oltage Range, VCC 电源电压范围，虚拟通道连接HC Types2V to 6V HCT Types 4.5V to 5.5VDC Input or Output V oltage, VI, VO 输入或输出直流电压0V to VCCInput Rise and Fall Time输入上升和下降时间2V 1000ns (Max) 4.5V 500ns (Max) 6V . 400ns (Max)Thermal Information热特性Thermal Resistance (Typical, Note 3)热电阻qJA (℃/W) PDIP 封装90SOIC 封装115SSOP 封装155 Maximum Junction Temperature最高结温150℃Maximum Storage Temperature Range储存温度范围-65℃ to 150℃Maximum Lead Temperature 焊接温度(Soldering 10s)(SOIC -Lead Tips Only)300℃DC SPECIFICA TIONS直流电气规格：Paramete r 参数符号T est Condition测试条件VCC25℃-40℃TO85℃-55℃to125℃Unit单位VI(V)IO(mA)(V)最小典型最大最小最大最小最大High Level Input VIH--21.5-- 1.5- 1.5-V4.5 3.-- 3.1- 3.15-V oltage输入高电平电压15564.2-- 4.2- 4.2-Low LevelInputV oltage输入低电平电压VIL--2--0.5-0.5-0.5V4.5--1.35-1.35- 1.356-- 1.8- 1.8- 1.8High Level OutputV oltage输出高电平电压CMOS Loads VOHVIHorVIL-0.0221.9-- 1.9- 1.9-V4.54.4-- 4.4- 4.4-65.9-- 5.9- 5.9-High Level OutputV oltage输出高电平电压TTL Loads ----------4 4.53.98--3.84- 3.7--5.265.48--5.34- 5.2-Low Level OutputV oltage输出低电平电压CMOS Loads VOLVIHorVIL0.022--0.1-0.1-0.1V4.5--0.1-0.1-0.16--0.1-0.1-0.1Low Level OutputV oltage输出低电平电压TTL Loads ---------4 4.5--0.26-0.33-0.4 5.26--0.26-0.33-0.4InputLeakage Current输入漏电流IIVCCorGND-6--±0.1-±1-±1μAQuiescent Device Current静ICCVCCor06--8-80-160μA态电源电流GN DDC SPECIFICA TIONS直流电气规格（续）Parameter 参数SYMBOL符号T est Condition测试条件VCC25℃-40℃ TO85℃-55℃ TO 125℃Unit单位VI(V)IO (mA)(V)最小典型最大最小最大最小最大High Level Input V oltage VIH-- 4.5 to 5.52--2-2-VLow Level Input V oltage输入低电平电压VIL-- 4.5 to 5.5--0.8-0.8-0.8VHigh Level OutputV oltage输出高电平电压CMOS LoadsVOH VIHorVIL-0.024.54.4--4.4-4.4-VHigh Level OutputV oltage输出高电平电压TTL Loads -4 4.53.98--3.84-3.7-VLow Level OutputV oltage输出低电平电压CMOS Loads VOL VIHorVIL0.024.5--0.1-0.1-0.1VLow Level OutputV oltage输出低电平电压TTL Loads 4 4.5--0.26-0.33-0.4VInput Leakage Current输入漏电流IIVCCandGND0 5.5-±0.1-±1-±1μAQuiescent Device Current ICCVCCorGN0 5.5--8-80-160μADAdditional Quiescent Device Current Per Input Pin: 1 Unit 单位 Load (Note 4)DI CCV C C -2.1-4.5 to5.5- 100 360-450-490μASwitching Specifications Input tr, tf = 6ns 开关规格Parameter 参数SYM BOL 符号T est Condition 测试条件SVC C (V ) 25℃ -40℃ TO 85℃-55℃ TO 125℃ Unit 单位S最小 典型 最大最小最大 最小最大Propagation Delay 传播延迟 Address to Output 地址输出 tPLH, tPHLCL = 50pF2- - 150 -190 - 225 ns4.5 - -30 - 38 - 45 ns CL = 15pF 5 - 13 - - - - - ns CL = 50pF6- -26- 33-38ns应用电路（点击放大）：舞台发光二极管灯光可编程时钟定时器电路74HC138是一款高速CMOS器件，74HC138引脚兼容低功耗肖特基TTL（LSTTL）系列。
74138译码器工作原理
74138译码器工作原理
74138译码器是一种数字电路设备，它可以将输入的数字信号转换为相应的输出信号。
它的工作原理如下：
1. 74138译码器通常具有3个输入引脚(A0, A1和A2)和8个输出引脚(Y0-Y7)。
输入引脚接收二进制编码的输入信号，而输出引脚提供对应的二进制解码信号。
2. 输入引脚可以接受3位二进制编码信号。
每个输入引脚有两个可能的状态：高电平（表示逻辑1）或低电平（表示逻辑0）。
3. 输出引脚提供与输入信号匹配的二进制解码信号。
例如，当输入为000时，Y0引脚为高电平（逻辑1），而其他输出引脚为低电平（逻辑0）。
这样，根据输入信号的不同组合，不同的输出引脚将产生高电平或低电平的信号。
4. 74138译码器的工作原理基于输入信号的不同组合产生相应的输出信号。
它使用内部的逻辑门电路来判断输入信号并产生对应的输出信号。
5. 译码器可以用于许多应用，例如将二进制信号转换为对应的十进制数字，在数字显示器、计数器、存储器等电路中使用。
6. 74138译码器具有高速、可靠的特性，能够处理大量输入信号，并提供准确的输出信号。
它在数字电路设计中起着重要的作用。
总之，74138译码器可以将输入的二进制编码信号转换为对应的输出信号，通过逻辑门电路判断输入信号，并产生相应的输出信号。
它在数字电路设计和实际应用中具有重要的作用。
74ls138译码器内部电路逻辑图功能表简单应用
74ls138译码器内部电路逻辑图功能表简单应用74HC138:74LS138 为3 线－8 线译码器，共有54/74S138和54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。
74LS138的作用:利用G1、/(G2A)和/(G2B)可级联扩展成24 线译码器；若外接一个反相器还可级联扩展成32 线译码器。
若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS138<74ls138译码器内部电路>3线-8线译码器74LS138的功能表<74ls138功能表>无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出管脚全为高电平1。
如果出现两个输出管脚在同一个时间为0的情况，说明该芯片已经损坏。
当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出<74ls138逻辑图>由上式可以看出，在同一个时间又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。
71LS138有三个附加的控制端、和。
当、时，输出为高电平（S＝1），译码器处于工作状态。
否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。
这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。
带控制输入端的译码器又是一个完整的数据分配器。
在图3.3.8电路中如果把作为“数据”输入端（在同一个时间），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。
这就不难理解为什么把叫做地址输入了。
例如当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
单片机74HC138三八译码器的原理及应用方法
在我们设计单片机电路的时候，单片机的IO 口数量是有限的，有时并满足不了我们的设计需求，比如我们的STC89C52 一共有32个IO 口，但是我们为了控制更多的器件，就要使用一些外围的数字芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如74HC138 这个三八译码器，图3-15是74HC138 在我们原理图上的一个应用。
图3-15 74HC138 应用原理图
从这个名字来分析，三八译码器，就是把3种输入状态翻译成8种输出状态。
从图3-15所能看出来的，74HC138 有1～6一共是6个输入引脚，但是其中4、5、6这三个引脚是使能引脚。
使能引脚和我们前边讲74HC245 的OE 引脚是一样的，这三个引脚如果不符合规定的输入要求，Y0 到Y7 不管你输入的1、2、3引脚是什么电平状态，总是高电平。
所以我们要想让这个74HC138 正常工作，ENLED 那个输入位置必须输入低电平，ADDR3 位置必须输入高电平，这两个位置都是使能控制端口。
不知道大家是否记得我们第二课的程序有这么两句ENLED = 0；ADDR3 = 1；就是控制使这个74HC138 使能的。
这类逻辑芯片，大多都是有使能引脚的，使能符合要求了，那下面就要研究控制逻辑了。
对于数字器件的引脚，如果一个引脚输入的时候，有0和1两种状态；对于两个引脚输入的时候，就会有00、01、10、11这四种状态了，那么对于3个输入的时候，就会出现8种状态了，大家可以看下边的这个真值表——图3-16，其中输入是A2、A1、A0 的顺序，输出是从Y0、Y1.。
..。
.Y7 的顺序。
图3-16 74HC138 真值表
从图3-16可以看出，任一输入状态下，只有一个输出引脚是低电平，其他的引脚都是高电平。
在前面的电路中我们已经看到，8个LED 小灯的总开关三极管Q16 基极的控制端是LEDS6，也就是Y6 输出一个低电平的时候，可以开通三极管Q16，从右侧的希望输出的结果，我们可以推导出我们的A2、A1、A0 的输入状态应该是110，如图3-17。