集成电路应用3知识讲解
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 从其他电子装置向CMOS电路输入信号时，
为保险起见，可在CMOS输入端加限流电阻
（K级或百）。
• 在输出端加限流电阻基于同样原因 • 当电源电压VDD≤5V时，限流电阻可以省略
• 对于有效的电源去耦，去耦电容器对最小
的电压变化必须提供电流尖峰在持续时间 所需要的电荷。可由下式确定去耦电容器 的近似值。
入和输出完全兼容，不需要任何接口电路，可以直接连接。 又由于两者的输入电流都很小，都不存在扇出限制的问题。
• 3、高速CMOS与NMOS器件接口
• 高速CMOS集成电路的速度与LSTTL电路相仿，因而在以
NMOS工艺制作的微处理器、存储器以及其他大规模集成 电路的系统中，高速CMOS可能取代双极型外围电路，就 会出现高速CMOS与NMOS器件的接口问题。对于微处理 器和存储器等大规模集成电路，目前还没有确定的输入、 输出规范，大多数采用TTL的规范，因此高速CMOS和 NMOS器件接口时可产参考高速CMOS与TTL接口原则。和 CMOS器件一样，NMOS器件的输入电流也很小，当用高 速CMOS输出驱动NMOS时也没有扇动能力的限制。
开关延时会在组合结果中产生不希望有的杂波干扰，以致引起误动作。（组
温度影响
• 温度升高对CMOS电路有害无益。不但性能
指标下降；安全指标同样下降。
• 必须采取有力措施降低设备温度。 • 散热措施可以看出产品设计的精密程度与
成本投入。
CMOS集成电路的接口
• 高速CMOS与LSTTL集成电路在速度、逻辑功能、管脚排
• 在上述连接时有一种特殊情况，就是TTL电
路工作在5V，74HC电路工作在3V。由于3V 工作的高速CMOS集成电路的输入和输出是 与5V工作的TTL的电路兼容的，这时两种电 路可以直接进行接口
• 2、高速CMOS与4000系列电路接口
• 4000系列CMOS电路有很宽的电源电压范围，为
3～18V。这时讨论的是指4000系列CMOS电路在 高于74HC电源电压下工作时与高速CMOS接口的 问题。
低于5V的电压下工作时（例如4V），与工作于5V 的LSTTL的电源电压就不同。在这种情况下，当 LSTTL输出驱动74HC器件的输入时，就要使用逻 辑电平变换电路74HC4049和4050，它们在低电 源电压下将高电压转换成低电压，接口电路如图 2-23所示。
图2-23 LSTTL至低压HCMOS
地线处理
图 在印刷板上接地
• 应避免使用如图的跳线把器件的地线或VDD
管脚连接到印刷电路板，因为连线电感会 在输出端之间产生耦合。一个稳妥的解决 办法是用多层印刷电路板，可以用单独的 一层作为VDD面或GND面，使电源可以直接 接到集成电路的电源脚。在VDD层和GND层 之间固有的电容将会降低高频噪声的振幅， 这种电容耦合具有不存在电感效应的明显 优点，其作用像一个分立的去耦电容器。
线辐射形式产生干扰。应同时采用隔离屏蔽，采用绞合线或屏蔽线作为连接 线。
• （8）避免输入线与输出线平行、靠近，连线尽量短。 • （9）注意地线布局，尽量采用多根地线将各部分分别独立连接至一点电源低
阻接地点（即一点接地法），尤其是大电流接地线更必须单独引至电源滤波 去耦接地点。
• （10）设计组合逻辑电路时，应注意组合各路信号的各自开关延时。不同的
• 1、采取抗干扰措施 • （1）实际所需工作速度不高（如机电控制等应用），可在输入端、输出端各
加接地积分电容器50～200pF，降低开关速度，低速低频工作还有利于减小 耗电。
• （2）输入端并接电阻1MΩ以下来降低输入阻抗，该电阻值越小则抗电磁干扰
性越高。
• （3）强化电源去耦，去耦电容器用钽电容器或钛电容器等。 • （4）消除机械开关、继电器抖动产生的振荡振铃干扰，采取屏蔽隔离、远距
第三章 CMOS集成电路使用特点
• 由于CMOS电路抗浪涌电压和大电流冲击的
能力较TTL电路为低；输入端具有高阻抗； 阈值电平与TTL电路不同等特点
• 基于上述几点原因，在应用CMOS集成电路
时，电路设计应注意以下几个方面的问题：
• 输入端和输出端保护；电源；线路板设计；
抗干扰与抗静电；温度；与TTL电路的接口 等
离安装等措施。
• （5）输入级加接施密特整形电路，可去除振幅不太大的干扰。有些CMOS
IC输入内部没有施密特整形电路，就不宜直接输入变化过慢的波形，否则不 仅输入级功耗电流增大，而且在电平过渡区易受小幅度脉冲干扰。
• （6）电源进线安装滤波器，却除通过电源线串入的干扰。 • （7）远离大电流机械开关接点，这类接点常会产生强大的干扰脉冲，常以无
• 逻辑器件接口时主要应注意电平匹配和扇出能力两个问题，
但是这两者都必须与器件的电源电压结合起来考虑才有意 义。因此通常根据器件工作的电源电压把逻辑接口分为两 类：电源电压相同的接口和电源电压不同的接口。
一、电源电压相同的接口
• 1、高速CMOS与TTL的接口 • 高速CMOS集成电路的HC型，其工作电源电压为
电平不匹配（不必考虑扇出能力）。为了 用TTL输出驱动74HC输入，有两种解决方 法：
A. 在TTL输出端与VCC之间加接上拉电阻， 如图2-29所示。这样可以使TTL的输出高 电平升高到接近电源电压，以实现与 74HC电路兼容。电阻值要由下式求出：
Rmin IoV (lC LC m S inT V )oT m lna(L Ix Lil(7SH 4T) )T CL
CMOS和TTL的接口器件使用。HCT型的输入结构 和HC型有一些差别，两者的输入电平范围也不同。 当电源电压为5V时，HCT器件输入高电平的最小 值为2V，输入低电平最大值为0.8V，与TTL输出 电平完全兼容，因此TTL输出可以直接和HCT器件 的输入连接而不需要外接上拉电阻，然后再由 HCT器件的输出驱动HC器件的输入，如图2-21所 示。
n Iolma(x74HC) 10 Iilma(xLSTT) L
• 74HC标准电路的输出可驱动10个LSTTL负
载，总线驱动器可驱动15个LSTTL负载。如 果需要更大的扇出，可以用几个门并联使 用。
HCCMOS 并联输出
N个LSTTL负载
• 2、高速CMOS与4000系列CMOS电路接口
• 由于这两个系列都是CMOS电路，在使用同一电源时，输
列和扇出等许多方面的一致性，使高速CMOS集成电路成 为LSTTL最佳的代用品。高速CMOS逻辑系列的问世也给 电子系统设计人员提供了更大的选择余地，可以根据系统 设计的需要，从速度、复杂性和功能等方面选择某一种合 适的逻辑系列，或者从几种逻辑系列中取出最好的器件， 再把它们组装在一起。在这种不同逻辑系列器件混合使用 的系统中，就会出现不同逻辑系列的接口问题。因此，高 速CMOS集成电路与其他逻辑系列接口或者与非标准电平 接口，就成为应用中一个重要的问题。
TTL、CMOS电路的输入、输出特性参数
• HC型高速CMOS集成电路的输入高、低电平
范围为电源电压的30%。当VCC=5V时，其 高电平输入范围为3.5～5V，低电平输入范 围为0～1.5V。
• 这里讨论的TTL输出驱动高速CMOS是指HC
型，驱动HCT型器件的情况将在后面介绍。 将TTL的输出电平范围和74HC的输入电平 范围进行比较，可以看出低电平匹配而高
CdIdVt(尖峰电 （流 允 （） 许 尖下 峰降 信时 号间 保） 持时间
• 最小的去耦电容取决于可能允许的电压尖
峰脉冲，通常限制在400mV。
• 用陶瓷电容器去耦是最理想的，因为它的
串联电感非常低。
线路板设计（一）
• 1、电源分配
• 电源分配网络的印刷电路板上必须有良好的接地
线，通常使用的梳形地线可能产生问题。在图2-7 中，IC1的输出端驱动IC2的输入端，IC3的输出端 驱动IC4的输入端，两个驱动电路没有耦合，相互 之间应该不存在串音。但是由于IC1和IC3共同地 线（图中画斜线的区域），当IC1的输出状态转换 时，在IC3的地线上可能产生尖峰信号。该尖峰信 号经过IC3和IC4的信号连接传输到IC4，使IC4的 输出产生错误的转换。
二、电源电压不同的接口
• 在很多情况下，需要将工作在不同电源电
压下的几种集成电路进行接口，这时必须 有电平转换电路实现电平由低到高或高到 低的转换。下面讨论几种常用的情况。
• TTL的工作电压总是在5V.而CMOS的工作电
压范围为：2－6V。
• 1、高速CMOS与LSTTL接口 • 74HC集成电路的电源电压范围为2～6V，当它在
2～6V，HCT型为5V，而TTL的电源电压也是5V， 因而两种系列可以在相同的5V电源电压下接口。 连接时，又可分为以下两种具体情况：
• (1)TTL输出驱动高速CMOS • 在电源电压为5V时，TTL输出高电平也不会超过
3.5V。如果在TTL的输出端有负载，或者晶体管 Q2的集电极有漏电，在电阻R1上将会产生压降， 使输出高电平降低。在最坏情况下标准TTL输出高 电平的 最小值为2.4V，LSTTL输出高电平的最小值为2.7V。 因此标准TTL输出高电平的范围为2.4～3.5V， LSTTL为2.7～3.5V。
线路板设计（二）
• 对于热插拔设备，CMOS电路要求：连接时
必须先接通电源后输入信号；断开时必须 先断开信号后断开电源。以防止CMOS电路 损坏。
VDD
数
据 信
插拔方向
号
GND
抗干扰与防静电
• 对于使用同样电源电压来说，CMOS的抗干扰容限电压范围比任何的IC都优。
但CMOS输入阻抗高，这是易接受电磁干扰的主要原因。因此，可采取如下措 施解决干扰故障，对任何IC应用也适用。
Vihmin=2V
• 可见这些电平是兼容的，高速CMOS可以直接驱动TTL。这
种接口的唯一限制是高速CMOS的扇出能力。如图2-22所 示，当LSTTL的输入为低电平时，从VCC通过R1和D2向高 速CMOS的输出电流为Iil，从表2-1可知LSTTL的
Iilmax=400μA，74HC标准电路的Iolmax=4mA，可求得 扇出数n为：
Rma x|nV IiC h(7 C mH 4ax V)iC h mIi(on7h (L H 4S)CT)|TL 图 LSTTL与HC器件接口
• 式中n是TTL驱动74HC的门数（扇动数）。
• B.用HCT型器件接口.HCT作为ＴＴＬ和HC的接口
器件
• 开发74HCT型器件的目的之一是把它作为高速
• 这些问题有的是基于安全原因，有的是基
于信号处理或二者兼而有之。
输入端与输出端保护
• 输入端处理：（防浪涌与抗干扰） • 由于CMOS电路输入阻抗高，当输入端处于
悬空状态时，易受各种干扰信号的影响使 其输出端的逻辑状态不稳定，甚至会导致
可控硅效应的产生。因此，对不使用的输
入端要通过电阻（数十K）接地或接电源。
4104：低至 高电平变换器 4049/4050:高 至低电平变换 器
图2-25 高速CMOS与4000系列接口方法
ຫໍສະໝຸດ Baidu
• 3、高速CMOS与ECL10K系列接口
• 为了实现高速CMOS与ECL10K系列接口，要采用
10124—ECL转换器实现从ECL输出到高速CMOS输 入的连接，用10125—TTL转换器将CMOS输出连 接至ECL的输入端，接口电路如图2-26所示。要注 意这两种转换器是以TTL电平工作的，当用10125 对74HC型电路接口时，必须使用上拉电阻R1才能 达到由TTL驱动HC器件的电平要求。
• （1）高速CMOS输出驱动4000CMOS输入
• 如图2-25（a）所示，使用HEF4104B低至高电平
变换器接口。
• （2）4000系列CMOS输出驱动高速CMOS输入一
种接口电路如图2-25（b）所示，采用4049/4050 或74HC4049/4050实现4000系列CMOS系列与高 速CMOS器件接口。由于高速CMOS有高输入阻抗， 另一种接口方法是采用图2-25（c）所示的电阻分 压器实现高至低电平转换。当然，电阻分压器要 消耗一些功率。
• 用HCT器件接口避免了上拉电阻的缺点，是TTL与
HC器件接口的最佳选择。
• (2)高速CMOS输出驱动TTL输入
• 在5V电源电压下，74HC/HCT的输出电平和LSTTL的输入
电平如下：
• 74HC/HCT （输出）
LSTTL（输入）
• Volmax=0.1V
Vilmax=0.8V
• Vohmin=4.9V
为保险起见，可在CMOS输入端加限流电阻
（K级或百）。
• 在输出端加限流电阻基于同样原因 • 当电源电压VDD≤5V时，限流电阻可以省略
• 对于有效的电源去耦，去耦电容器对最小
的电压变化必须提供电流尖峰在持续时间 所需要的电荷。可由下式确定去耦电容器 的近似值。
入和输出完全兼容，不需要任何接口电路，可以直接连接。 又由于两者的输入电流都很小，都不存在扇出限制的问题。
• 3、高速CMOS与NMOS器件接口
• 高速CMOS集成电路的速度与LSTTL电路相仿，因而在以
NMOS工艺制作的微处理器、存储器以及其他大规模集成 电路的系统中，高速CMOS可能取代双极型外围电路，就 会出现高速CMOS与NMOS器件的接口问题。对于微处理 器和存储器等大规模集成电路，目前还没有确定的输入、 输出规范，大多数采用TTL的规范，因此高速CMOS和 NMOS器件接口时可产参考高速CMOS与TTL接口原则。和 CMOS器件一样，NMOS器件的输入电流也很小，当用高 速CMOS输出驱动NMOS时也没有扇动能力的限制。
开关延时会在组合结果中产生不希望有的杂波干扰，以致引起误动作。（组
温度影响
• 温度升高对CMOS电路有害无益。不但性能
指标下降；安全指标同样下降。
• 必须采取有力措施降低设备温度。 • 散热措施可以看出产品设计的精密程度与
成本投入。
CMOS集成电路的接口
• 高速CMOS与LSTTL集成电路在速度、逻辑功能、管脚排
• 在上述连接时有一种特殊情况，就是TTL电
路工作在5V，74HC电路工作在3V。由于3V 工作的高速CMOS集成电路的输入和输出是 与5V工作的TTL的电路兼容的，这时两种电 路可以直接进行接口
• 2、高速CMOS与4000系列电路接口
• 4000系列CMOS电路有很宽的电源电压范围，为
3～18V。这时讨论的是指4000系列CMOS电路在 高于74HC电源电压下工作时与高速CMOS接口的 问题。
低于5V的电压下工作时（例如4V），与工作于5V 的LSTTL的电源电压就不同。在这种情况下，当 LSTTL输出驱动74HC器件的输入时，就要使用逻 辑电平变换电路74HC4049和4050，它们在低电 源电压下将高电压转换成低电压，接口电路如图 2-23所示。
图2-23 LSTTL至低压HCMOS
地线处理
图 在印刷板上接地
• 应避免使用如图的跳线把器件的地线或VDD
管脚连接到印刷电路板，因为连线电感会 在输出端之间产生耦合。一个稳妥的解决 办法是用多层印刷电路板，可以用单独的 一层作为VDD面或GND面，使电源可以直接 接到集成电路的电源脚。在VDD层和GND层 之间固有的电容将会降低高频噪声的振幅， 这种电容耦合具有不存在电感效应的明显 优点，其作用像一个分立的去耦电容器。
线辐射形式产生干扰。应同时采用隔离屏蔽，采用绞合线或屏蔽线作为连接 线。
• （8）避免输入线与输出线平行、靠近，连线尽量短。 • （9）注意地线布局，尽量采用多根地线将各部分分别独立连接至一点电源低
阻接地点（即一点接地法），尤其是大电流接地线更必须单独引至电源滤波 去耦接地点。
• （10）设计组合逻辑电路时，应注意组合各路信号的各自开关延时。不同的
• 1、采取抗干扰措施 • （1）实际所需工作速度不高（如机电控制等应用），可在输入端、输出端各
加接地积分电容器50～200pF，降低开关速度，低速低频工作还有利于减小 耗电。
• （2）输入端并接电阻1MΩ以下来降低输入阻抗，该电阻值越小则抗电磁干扰
性越高。
• （3）强化电源去耦，去耦电容器用钽电容器或钛电容器等。 • （4）消除机械开关、继电器抖动产生的振荡振铃干扰，采取屏蔽隔离、远距
第三章 CMOS集成电路使用特点
• 由于CMOS电路抗浪涌电压和大电流冲击的
能力较TTL电路为低；输入端具有高阻抗； 阈值电平与TTL电路不同等特点
• 基于上述几点原因，在应用CMOS集成电路
时，电路设计应注意以下几个方面的问题：
• 输入端和输出端保护；电源；线路板设计；
抗干扰与抗静电；温度；与TTL电路的接口 等
离安装等措施。
• （5）输入级加接施密特整形电路，可去除振幅不太大的干扰。有些CMOS
IC输入内部没有施密特整形电路，就不宜直接输入变化过慢的波形，否则不 仅输入级功耗电流增大，而且在电平过渡区易受小幅度脉冲干扰。
• （6）电源进线安装滤波器，却除通过电源线串入的干扰。 • （7）远离大电流机械开关接点，这类接点常会产生强大的干扰脉冲，常以无
• 逻辑器件接口时主要应注意电平匹配和扇出能力两个问题，
但是这两者都必须与器件的电源电压结合起来考虑才有意 义。因此通常根据器件工作的电源电压把逻辑接口分为两 类：电源电压相同的接口和电源电压不同的接口。
一、电源电压相同的接口
• 1、高速CMOS与TTL的接口 • 高速CMOS集成电路的HC型，其工作电源电压为
电平不匹配（不必考虑扇出能力）。为了 用TTL输出驱动74HC输入，有两种解决方 法：
A. 在TTL输出端与VCC之间加接上拉电阻， 如图2-29所示。这样可以使TTL的输出高 电平升高到接近电源电压，以实现与 74HC电路兼容。电阻值要由下式求出：
Rmin IoV (lC LC m S inT V )oT m lna(L Ix Lil(7SH 4T) )T CL
CMOS和TTL的接口器件使用。HCT型的输入结构 和HC型有一些差别，两者的输入电平范围也不同。 当电源电压为5V时，HCT器件输入高电平的最小 值为2V，输入低电平最大值为0.8V，与TTL输出 电平完全兼容，因此TTL输出可以直接和HCT器件 的输入连接而不需要外接上拉电阻，然后再由 HCT器件的输出驱动HC器件的输入，如图2-21所 示。
n Iolma(x74HC) 10 Iilma(xLSTT) L
• 74HC标准电路的输出可驱动10个LSTTL负
载，总线驱动器可驱动15个LSTTL负载。如 果需要更大的扇出，可以用几个门并联使 用。
HCCMOS 并联输出
N个LSTTL负载
• 2、高速CMOS与4000系列CMOS电路接口
• 由于这两个系列都是CMOS电路，在使用同一电源时，输
列和扇出等许多方面的一致性，使高速CMOS集成电路成 为LSTTL最佳的代用品。高速CMOS逻辑系列的问世也给 电子系统设计人员提供了更大的选择余地，可以根据系统 设计的需要，从速度、复杂性和功能等方面选择某一种合 适的逻辑系列，或者从几种逻辑系列中取出最好的器件， 再把它们组装在一起。在这种不同逻辑系列器件混合使用 的系统中，就会出现不同逻辑系列的接口问题。因此，高 速CMOS集成电路与其他逻辑系列接口或者与非标准电平 接口，就成为应用中一个重要的问题。
TTL、CMOS电路的输入、输出特性参数
• HC型高速CMOS集成电路的输入高、低电平
范围为电源电压的30%。当VCC=5V时，其 高电平输入范围为3.5～5V，低电平输入范 围为0～1.5V。
• 这里讨论的TTL输出驱动高速CMOS是指HC
型，驱动HCT型器件的情况将在后面介绍。 将TTL的输出电平范围和74HC的输入电平 范围进行比较，可以看出低电平匹配而高
CdIdVt(尖峰电 （流 允 （） 许 尖下 峰降 信时 号间 保） 持时间
• 最小的去耦电容取决于可能允许的电压尖
峰脉冲，通常限制在400mV。
• 用陶瓷电容器去耦是最理想的，因为它的
串联电感非常低。
线路板设计（一）
• 1、电源分配
• 电源分配网络的印刷电路板上必须有良好的接地
线，通常使用的梳形地线可能产生问题。在图2-7 中，IC1的输出端驱动IC2的输入端，IC3的输出端 驱动IC4的输入端，两个驱动电路没有耦合，相互 之间应该不存在串音。但是由于IC1和IC3共同地 线（图中画斜线的区域），当IC1的输出状态转换 时，在IC3的地线上可能产生尖峰信号。该尖峰信 号经过IC3和IC4的信号连接传输到IC4，使IC4的 输出产生错误的转换。
二、电源电压不同的接口
• 在很多情况下，需要将工作在不同电源电
压下的几种集成电路进行接口，这时必须 有电平转换电路实现电平由低到高或高到 低的转换。下面讨论几种常用的情况。
• TTL的工作电压总是在5V.而CMOS的工作电
压范围为：2－6V。
• 1、高速CMOS与LSTTL接口 • 74HC集成电路的电源电压范围为2～6V，当它在
2～6V，HCT型为5V，而TTL的电源电压也是5V， 因而两种系列可以在相同的5V电源电压下接口。 连接时，又可分为以下两种具体情况：
• (1)TTL输出驱动高速CMOS • 在电源电压为5V时，TTL输出高电平也不会超过
3.5V。如果在TTL的输出端有负载，或者晶体管 Q2的集电极有漏电，在电阻R1上将会产生压降， 使输出高电平降低。在最坏情况下标准TTL输出高 电平的 最小值为2.4V，LSTTL输出高电平的最小值为2.7V。 因此标准TTL输出高电平的范围为2.4～3.5V， LSTTL为2.7～3.5V。
线路板设计（二）
• 对于热插拔设备，CMOS电路要求：连接时
必须先接通电源后输入信号；断开时必须 先断开信号后断开电源。以防止CMOS电路 损坏。
VDD
数
据 信
插拔方向
号
GND
抗干扰与防静电
• 对于使用同样电源电压来说，CMOS的抗干扰容限电压范围比任何的IC都优。
但CMOS输入阻抗高，这是易接受电磁干扰的主要原因。因此，可采取如下措 施解决干扰故障，对任何IC应用也适用。
Vihmin=2V
• 可见这些电平是兼容的，高速CMOS可以直接驱动TTL。这
种接口的唯一限制是高速CMOS的扇出能力。如图2-22所 示，当LSTTL的输入为低电平时，从VCC通过R1和D2向高 速CMOS的输出电流为Iil，从表2-1可知LSTTL的
Iilmax=400μA，74HC标准电路的Iolmax=4mA，可求得 扇出数n为：
Rma x|nV IiC h(7 C mH 4ax V)iC h mIi(on7h (L H 4S)CT)|TL 图 LSTTL与HC器件接口
• 式中n是TTL驱动74HC的门数（扇动数）。
• B.用HCT型器件接口.HCT作为ＴＴＬ和HC的接口
器件
• 开发74HCT型器件的目的之一是把它作为高速
• 这些问题有的是基于安全原因，有的是基
于信号处理或二者兼而有之。
输入端与输出端保护
• 输入端处理：（防浪涌与抗干扰） • 由于CMOS电路输入阻抗高，当输入端处于
悬空状态时，易受各种干扰信号的影响使 其输出端的逻辑状态不稳定，甚至会导致
可控硅效应的产生。因此，对不使用的输
入端要通过电阻（数十K）接地或接电源。
4104：低至 高电平变换器 4049/4050:高 至低电平变换 器
图2-25 高速CMOS与4000系列接口方法
ຫໍສະໝຸດ Baidu
• 3、高速CMOS与ECL10K系列接口
• 为了实现高速CMOS与ECL10K系列接口，要采用
10124—ECL转换器实现从ECL输出到高速CMOS输 入的连接，用10125—TTL转换器将CMOS输出连 接至ECL的输入端，接口电路如图2-26所示。要注 意这两种转换器是以TTL电平工作的，当用10125 对74HC型电路接口时，必须使用上拉电阻R1才能 达到由TTL驱动HC器件的电平要求。
• （1）高速CMOS输出驱动4000CMOS输入
• 如图2-25（a）所示，使用HEF4104B低至高电平
变换器接口。
• （2）4000系列CMOS输出驱动高速CMOS输入一
种接口电路如图2-25（b）所示，采用4049/4050 或74HC4049/4050实现4000系列CMOS系列与高 速CMOS器件接口。由于高速CMOS有高输入阻抗， 另一种接口方法是采用图2-25（c）所示的电阻分 压器实现高至低电平转换。当然，电阻分压器要 消耗一些功率。
• 用HCT器件接口避免了上拉电阻的缺点，是TTL与
HC器件接口的最佳选择。
• (2)高速CMOS输出驱动TTL输入
• 在5V电源电压下，74HC/HCT的输出电平和LSTTL的输入
电平如下：
• 74HC/HCT （输出）
LSTTL（输入）
• Volmax=0.1V
Vilmax=0.8V
• Vohmin=4.9V