第8章输入输出接口
合集下载
D8Z输入输出接口
2、条件传送方式 CPU 通过执行程序不断读取并测试外设状态，如果输 入外设处于已准备好状态或输出外设为空闲状态时,则CPU 执行传送信息指令。由于条件传送方式是CPU在不断调查外 设的当前状态后才进行信息传送，所以也称为“查询式传 送”。因此，条件传送方式的接口电路应包括：传送数据端 口及传送状态端口。当输入信息时，查询到外设准备好后， 则使接口的“准备好”标志位置1。当输出信息时，外设取 定一个数据后，传送状态端口使标志为“空闲”状态，可以 接收下一个数据。
8.3 ቤተ መጻሕፍቲ ባይዱ编程并行通信接口片8255A
一、8255的内部结构及其功能 1、8255的引脚 参见图5.13(a)，共有40条引线。电源与地线2条；与外 设相连的有24条；与CPU相连的有14条。
图5.13 8255引脚和功能示意图
2、8255的功能
如图5.13(b)所示，接口的左边与CPU连接，右 边与外设连接，有A、B、C三个8位端口，而C口 可分成两个4位的端口。每个端口都可以通过编 程设定为输入端口或输出端口，但有各自不同的 方式和特点。端口C可以独立使用，但通常是配 合端口A和端口B工作，为这两个端口的输入输 出提供联络信号。
三、DMA方式
利用程序中断方式，虽然可以提高CPU的工作效率，但它 仍需要由程序来传送数据，并在中断处理时要“保护现场”和 “恢复现场”等，要占用一定时间，是每传送一个字节大约要 几十微秒到几百微秒，这对于高速外设就显得太慢了。 DMA方式是一种由专门的硬件电路执行I/O交换的传送方式， 它让外设接口与内存直接进行高速的数据交换，而不必经过 CPU，实现对存储器的直接存取。这种专门的硬件叫DMA控制器， 简称DMAC。当接口准备好就向DMAC发DMA请求，CPU通过HOLD引 脚接收DMAC发出的总线请求；CPU在完成当前总线操作后，就 发出HLDA的总线响应信号给DMAC， DMAC收到此信号后便接管 对总线的控制权，开始DMA操作。当DMA传送结束，DMAC将HOLD 信号变成低电平，并放弃对总线的控制权。CPU检测到HOLD为 低后，也将HLDA变成低，并恢复对总线的控制权。
第8章 51单片机输入输出接口-单片机原理与应用及C51程序设计(第4版)-谢维成-清华大学出版社
第8章 51单片机输入输出接口及应用
该最小系统的特点如下： (1) 由于P0、P2在扩展程序存储器时作为地址线和数 据线，不能作为I/O线，因此，只有P1、P3作为用户I/O接 口使用。 (2) 片内数据存储器同样有128B，地址空间为00H～ 7FH，没有片外数据存储器。 (3) 内部无程序存储器，片外扩展了程序存储器，其地 址空间随芯片容量不同而不一样。图8.2中使用的是2764 芯片，容量为8KB，地址空间为0000H～1FFFH。由于片 内没有程序存储器，只能使用片外程序存储器，EA 只能接 低电平。 (4) 同样可以使用两个定时/计数器T0和T1，一个全双 工的串行通信接口，5个中断源。
2.另一端送相应的编码（字段码）
第8章 51单片机输入输出接口及应用
8段发光管控制端与字节的关系。
76543210 dp g f e d c b a
00 11 1111
3FH
0 00 0 0110
06H
0101 1011
5BH
第8章 51单片机输入输出接口及应用
显示字符 共阴极字 共阳极字 显示字符 共阴极字 共阳极字
最小配置系统。对于单片机内部资源已能满足 系统需要的，可直接采用最小系统。MCS-51单 片机根据片内有无程序存储器最小系统分两种 情况。
8.1.1 8051/8751的最小系统
第8章 51单片机输入输出接口及应用
XTAL1
P0
8
8751
8051 P1
8
XTAL2
P2
8
RESET
EA GNDP3
8
+5V
+5V V
第8章 51单片机输入输出接口及应用
该最小系统的特点如下： (1) 由于片外没有扩展存储器和外设，P0、P1、P2、P3都 可以作为用户I/O接口使用。 (2) 片内数据存储器有128B，地址空间为00H～7FH，没有 片外数据存储器。 (3) 内部有4KB的程序存储器，地址空间为0000H～0FFFH
第八章-输入输出系统(共64张PPT)全文编辑修改
3、中断类型：
– 按中断产生的位置： • 外部中断：CPU以外的部件引起的中断。 外中断又可分为不可屏蔽中断和可屏蔽中断 两种。不可屏蔽中断优先级较高，常用于 应急处理，如掉电、内存读写校验错等。 可屏蔽中断级别较低，常用于一般I/O设 备的数据传送。
• 内部中断：由CPU内部硬件或软件引起的中 断，如单步中断、溢出中断。
路之前，还要受到屏蔽触发器的控制。
当MASK=1，表示对应中断源的请求被屏蔽。 当MASK=0，才允许对应中断源的请求参与排队判优
中断屏蔽寄存器的作用
INT
≥1
由程序 控制
中断屏蔽 0 1 0 1 0 1 0 1 寄存器 ＆
向 量 地 址
……
编 码 器
排 队 逻 辑
＆
＆
＆ 0 1 0 1 0 1 0 1 中断请求 寄存器
程序查询方式——程序流程图
设置计数值
修改计数器
设置内存缓冲区首址
比如指令系统中的软中断指令INT n。 中断处理次序和中断响应次序是两个不同的概念：
否
中断事件在提出中断请求的同时，通过硬件向主机提供中断服务程序的入口地址，即向量地址。 传送完？
CPU等候输入设备的数据成为有效
（2）数据通道中断源，也称直接启存动储外器设存放（DMA）操作。
3级
4级
则 只 需 使 中 断 屏 蔽 码 改 （1）一般的输入、输出外围设备。
一般是故障引起的中断最优先；
为： 第1级 1 1 1 1 （4）DMA传送速度快，CPU和外设并行工作，提高了系统的效率；
先由主机通过启动指令启动外设工作，启动后主机用测试指令不断查询外设工作状态，当输入设备处于准备好状态或输出设备处于空闲状态时，
IBM—PC(80x86)汇编语言与接口技术-第8章 输入输出程序设计
8259A
76 5 4
中断屏蔽寄存器21H
打 印 机
3210
IN AL, 21H AND AL,0FDH
键定 时
盘器
OUT 21H,AL
76 5 4
中断命令寄存器20H
EOI
3 2 1 0 MOV AL, 20H OUT 20H, AL
11
中断向量表
00000 类型0的(IP) 类型0的(CS)
00004 类型1的(IP) 类型1的(CS)
speaker_on endp
speaker_off proc push ax in al, 61h and al, 0fch out 61h, al pop ax ret
speaker_off endp
end
8
3. 中断传送方式
中断源：引起中断的事件
外中断（硬中断）：
外设的 I/O 请求 —— 可屏蔽中断 电源掉电 / 奇偶错 —— 非屏蔽中断
15
例：用 DOS 功能调用存取中断向量
MOV AL, N
MOV AH, 35H
INT 21H
PUSH BX
; 保存原中断向量
PUSH DS
MOV AX, SEG INTHAND
MOV DS, AX
MOV DX, OFFSET INTHAND
MOV AL, N
MOV AH, 25H
08 系统定时器 09 键盘 0A 彩色/图形接口 0B 保留 0C 串行通讯口 0D 保留 0E 软盘 0F 打印机
10
中断的条件：
设置CPU中断允许位：
FLAGS 中的 IF 位 = 1 允许中断 （ STI ） = 0 禁止中断 （ CLI ）
计算机组成原理习题 第八章输入输出系统
第八章输入输出系统一、填空题；1.直接内存访问（DMA）方式中，DMA控制器从CPU完全接管对的控制，数据交换不经过CPU,而直接在内存和之间进行。
2.通道是一个特殊功能的，它有自己的专门负责数据输入输出的传输控制。
3.并行I/O接口和串行I/O接口是目前两个最具有权威性的标准接口技术。
4.在计算机系统中，CPU对外围设备的管理，除了程序查询方式、程序中断方式外，还有方式、方式和方式。
5.程序中断方式控制输入输出的主要特点是，可以使A 和B 并行工作。
6.DMA控制器按其A 结构，分为B 型和C 型两种。
7.通道是一个特殊功能的A ，它有自己的B 专门负责数据输入输出的传输控制，CPU只负责C 功能。
8.通道有三种类型：A 通道、B 通道、C 通道。
9.二、选择题：1.下面有关“中断”的叙述，______是不正确的。
A.一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B.CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C.中断方式一般适用于随机出现的服务D.为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作2.中断向量地址是______。
A. 子程序入口地址B. 中断服务例行程序入口地址C. 中断服务例行程序入口地址的地址D. 主程序返回地址3.在数据传送过程中，数据由串行变并行或由并行变串行，其转换是通过______。
A. 移位寄存器B. 数据寄存器C. 锁存器D. 指令寄存器4.下述I/O控制方式中，主要由程序实现的是______。
A. PPU(外围处理机)方式B. 中断方式C. DMA方式D. 通道方式5.采用DMA方式传送数据时，每传送一个数据要占用______的时间。
A. 一个指令周期B. 一个机器周期C. 一个时钟周期D. 一个存储周期6.发生中断请求的条件是______。
A. 一条指令执行结束B. 一次I/O操作开始C. 机器内部发生故障D. 一次DMA操作开始7.中断向量地址是______。
汇编语言第8章输入输出接口
本章主要内容
(1) I/O接口的基本概念 (2) I/O控制方式 (3) DMA接口技术 (4) 可编程DMA控制器8237
8.1 I/O接口概述
8.1.1 I/O接口的基本功能
(1) 数据缓冲 (2) 提供联络信息 (3) 信号与信息格式的转换 (4) 设备选择 (5) 中断管理 (6) 可编程功能
IOW
图8.4 片选信号的产生
8.2 I/O控制方式
主机与外围设备之间的数据传送控制方式(即I/O控制 方式)主要有三种：
程序控制方式、中断控制方式和直接存储器存取 (DMA)方式。
8.2.1 程序控制方式
程序控制方式是指在程序控制下进行的数据传送方式。 它又分为无条件传送和程序查询传送两种。
地址空间 200～20FH 210～217H 218～2F7H 2F8～2FFH 300～31FH 320～32FH 330～377H 378～37FH
器件/接口适配器 地址空间
游戏卡
380～38FH
扩充部件
390～3AFH
未用
3B0～3BFH
异步通信卡(COM2) 3C0～3CFH
未用
3D0～3DFH
(5) DMA控制器发出存储器写信号MEMW，将数据传送 到由地址总线上的地址所指向的内存单元；
(6) DMA控制器放弃对总线的控制权；
(7) 地址寄存器加1；
(8) 字节计数寄存器减1；
(9) 如果字节计数寄存器的值不为零，则返回第一步，否 则结束。
第8章 作业
8.1 8.2 8.3 8.5 8.6 8.7 8.11
硬盘卡
3E0～3EFH
未用
3F0～3F7H
打印卡
3F8～3FFH
(1) I/O接口的基本概念 (2) I/O控制方式 (3) DMA接口技术 (4) 可编程DMA控制器8237
8.1 I/O接口概述
8.1.1 I/O接口的基本功能
(1) 数据缓冲 (2) 提供联络信息 (3) 信号与信息格式的转换 (4) 设备选择 (5) 中断管理 (6) 可编程功能
IOW
图8.4 片选信号的产生
8.2 I/O控制方式
主机与外围设备之间的数据传送控制方式(即I/O控制 方式)主要有三种：
程序控制方式、中断控制方式和直接存储器存取 (DMA)方式。
8.2.1 程序控制方式
程序控制方式是指在程序控制下进行的数据传送方式。 它又分为无条件传送和程序查询传送两种。
地址空间 200～20FH 210～217H 218～2F7H 2F8～2FFH 300～31FH 320～32FH 330～377H 378～37FH
器件/接口适配器 地址空间
游戏卡
380～38FH
扩充部件
390～3AFH
未用
3B0～3BFH
异步通信卡(COM2) 3C0～3CFH
未用
3D0～3DFH
(5) DMA控制器发出存储器写信号MEMW，将数据传送 到由地址总线上的地址所指向的内存单元；
(6) DMA控制器放弃对总线的控制权；
(7) 地址寄存器加1；
(8) 字节计数寄存器减1；
(9) 如果字节计数寄存器的值不为零，则返回第一步，否 则结束。
第8章 作业
8.1 8.2 8.3 8.5 8.6 8.7 8.11
硬盘卡
3E0～3EFH
未用
3F0～3F7H
打印卡
3F8～3FFH
08_通用数字输入输出端口
2，模拟输入 P1口可配置为ADC1的模拟输入引脚，将P1口的相应引 脚PnMDIN位清零即可。当引脚配置为模拟输入时，不 参与交叉开关配置，在交叉开关配置中会自动跳过相应 引脚。
8.1.3 配置无引出脚的端口
尽管P4、P5、P6 和P7 在C8051F021/3 中没有对应的引脚， 但端口数据寄存器仍然存在并可为软件所用。 由于数字输入通路保持活动状态，所以建议不要将这些引脚 处于“浮空”状态，以避免因输入浮空为一个无效逻辑电平 而导致不必要的功率消耗。 下面的任何一种措施都可以防止这种情况出现：
P3：端口3 数据寄存器
位7-0： P3.[7:0]：端口3 输出锁存器位。 （写 － 输出出现在I/O 引脚，根据XBR0、XBR1 和XBR2 寄 存器的设置） 0：逻辑低电平输出。 1：逻辑高电平输出。（若相应的P3MDOUT.n 位 = 0，则为 漏极开路）。 （读－与XBR0、XBR1 和XBR2 寄存器的设置无关） 0：P3.n 为逻辑低电平。 1：P3.n 为逻辑高电平。 注：P3.[7:0] 可以由外部数据存储器接口驱动（在复用方式 作为AD[7:0]或在非复用方式作为D[7:0]）。
注意： 1． P1.[7:0]可以被配置为ADC1 的输入AIN1.[7:0]。在这 种情况下，交叉开关的引脚分配将跳过这些引脚，它们的 数字输入通路被禁止，由P1MDIN寄存器决定。
2． P1.[7:0] 可以由外部数据存储器接口驱动（ 在非复用 方式作为地址A[15:8]）。
P1MDIN：端口1 输入方式寄存器
P3MDOUT：端口3 输出方式寄存器
位7-0： P3MDOUT.[7:0]：端口3 输出方式位。 0：端口引脚的输出方式为漏极开路。 1：端口引脚的输出方式为推挽。 注：当SDA、SCL、RX0（当UART0 工作于方式0 时）和 RX1（当UART1工作于方式0 时）出现在端口引脚时，总是 被配置为漏极开路输出。
第8章可编程输入输出接口2014(新简)
当A1A0=11时 选择控制端口
20
表8.1 8255A的读写操作控制
21
8.1.2 8255A的控制字及其工作方式
8255A 共有两个控制字：即工作方 式控制字和对C口臵位/复位控制字。 1. 控制字 (1)工作方式控制字： 控制字和各位的含义如图所示。
22
D7
D6 D 5
D4 D3
D2 D1 D0
下图示出 8255A 方式 1 选通输入时的内部 结构图。
35
•STB：选通信号。外设准备好数据发 送STB#，低电平有效。
•IBF：输入缓冲器满信号，STB#下降 沿8255向外设输出IBF信号，表示输入 缓冲器满，高电平有效。
36
INTR：中断请求信号，高电平有效 。STB#上升沿使INTR从无效到有效 ，请求CPU读数据。CPU接到INTR, 读数据发送RD#，RD#下降沿变INTR 有效为无效，表示已经得到响应， RD#上升沿使IBF满变为不满，表示 数据已经读走。 INTE：中断允许信号，它是通过端 口PC4(端口A)或PC2(端口B)的位来编 程的内部位。
ACK： 外设应答信号。该信号的下 降沿使OBF臵高，表示输出缓冲器 空，低电平有效.当外设读取数据以 后，由外设输入给8255，表示数据
42
INTR：中断请求信号。写信 号的下降沿使INTR引脚无效， 表示CPU正在响应中断，高电 平有效。
INTE ： 中断允许信号。在中
断允许情况下， ACK 的
出数据均受到锁存。
端口 B 和 C: 都包含一个 8 位数据输入缓
冲器和一个 8位的数据输出锁存器和缓冲器，
输出数据能锁存，输入数据不锁存。
7
端口 C: 可分成两个 4 位端口，分别定义 为输入或输出端口，还可定义为控制、状 态端口，配合端口A和端口B工作。 在实际应用中C口 的8位可分为两个4位
微机原理习题集答案
第1章 概述1．电子计算机主要由．电子计算机主要由 运算器运算器 、 控制器控制器 、 存储器存储器 、 输入设备输入设备 和 输出设备输出设备 等五部分组成。
等五部分组成。
等五部分组成。
2． 运算器运算器 和 控制器控制器 集成在一块芯片上，被称作CPU CPU。
3．总线按其功能可分．总线按其功能可分 数据总线数据总线 、 地址总线地址总线 和 控制总线控制总线 三种不同类型的总线。
三种不同类型的总线。
4．计算机系统与外部设备之间相互连接的总线称为．计算机系统与外部设备之间相互连接的总线称为 系统总线（或通信总线）系统总线（或通信总线） ；用于连接微型机系统内各插件板的总线称为系统内总线（板级总线） ； CPU 内部连接各寄存器及运算部件之间的总线称为内部连接各寄存器及运算部件之间的总线称为 内部总线内部总线 。
5．迄今为止电子计算机所共同遵循的工作原理是迄今为止电子计算机所共同遵循的工作原理是 程序存储程序存储 和 程序控制程序控制 的工作原理。
的工作原理。
这种原理又称这种原理又称为 冯·诺依曼型冯·诺依曼型 原理。
原理。
第3章 微处理器及其结构1．8086/8088 CPU 执行指令中所需操作数地址由执行指令中所需操作数地址由 EU EU EU 计算出计算出计算出 16 16 16 位偏移量部分送位偏移量部分送位偏移量部分送 BIU BIU BIU ，由，由，由 BIU BIU BIU 最后最后形成一个形成一个 20 20 20 位的内存单元物理地址。
位的内存单元物理地址。
2．8086/8088 CPU CPU在总线周期的在总线周期的在总线周期的T1 T1 T1 时刻，用时刻，用时刻，用A19/S6A19/S6A19/S6～～A16/S3 A16/S3 输出输出输出 20 20 20 位地址信息的最高位地址信息的最高位地址信息的最高 4 4 4 位，而在位，而在其他时钟周期，则输出其他时钟周期，则输出 状态状态 信息。
中职教育-《89C51单片机实用教程》课件：第8章 89C51单片机并行输入输出(4).ppt
读 写控制信号，控制数据的传送方向。 分别和8255A的RD, WR读写选通输入端相连。
电路中, 将A15 (P2.7)、A14 (P2.6)、A13 (P2.5)连接 到三-八译码器74LS138的输入端，译码输出信号Y2用 作8255A的片选输入信号（CS）。
又将A12 (P2.4)、A11 (P2.3)连接到8255A的A1、A0 端，得到8255A的端口地址，如表所示。
MOV A，R5
MOV DPTR，#5000H : 8255A的C口地址
MOVX @DPTR，A
: 送LED位选码
LCALL DELAY
；延时1ms
INC R1
；修改缓存区地址指针
MOV A，R5
RL A
MOV R5，A
；修改位选指针R5
DJNZ R2，DISP ;6位显示完否？未完继续
LJMP LED
⑵. LED段码（字型码）查表 显示缓冲区中保存二进制数据, LED显示要输出段
码(字型码)。要将二进制数据译码为LED字型码。 译码方法一种是硬件译码, 采用专用的译码器电路。 另一种是软件译码, 在ROM中将段码作成一个表，
利用查表法查出不同字符的相应段码。简单,常用。 本例采用软件译码 (查表) 方法，用查表指令进行。
6位动态扫描显示状态
8.4.2 8255A连接的LED数码管显示器实例
1. 89C51和8255A的连接 89C51通过系统总线和8255A连接，其中： 89C51的P0口为8位双向数据总线，和8255A的
D0-D7相连。 89C51的P0口分时输出低8位地址信号A0-A7，
在本例中，没有使用低位地址。 89C51的P2口输出高8位地址信号A8-A15。 89C51的P3口中的P3.7 (RD)、P3.6 (WR)输出
电路中, 将A15 (P2.7)、A14 (P2.6)、A13 (P2.5)连接 到三-八译码器74LS138的输入端，译码输出信号Y2用 作8255A的片选输入信号（CS）。
又将A12 (P2.4)、A11 (P2.3)连接到8255A的A1、A0 端，得到8255A的端口地址，如表所示。
MOV A，R5
MOV DPTR，#5000H : 8255A的C口地址
MOVX @DPTR，A
: 送LED位选码
LCALL DELAY
；延时1ms
INC R1
；修改缓存区地址指针
MOV A，R5
RL A
MOV R5，A
；修改位选指针R5
DJNZ R2，DISP ;6位显示完否？未完继续
LJMP LED
⑵. LED段码（字型码）查表 显示缓冲区中保存二进制数据, LED显示要输出段
码(字型码)。要将二进制数据译码为LED字型码。 译码方法一种是硬件译码, 采用专用的译码器电路。 另一种是软件译码, 在ROM中将段码作成一个表，
利用查表法查出不同字符的相应段码。简单,常用。 本例采用软件译码 (查表) 方法，用查表指令进行。
6位动态扫描显示状态
8.4.2 8255A连接的LED数码管显示器实例
1. 89C51和8255A的连接 89C51通过系统总线和8255A连接，其中： 89C51的P0口为8位双向数据总线，和8255A的
D0-D7相连。 89C51的P0口分时输出低8位地址信号A0-A7，
在本例中，没有使用低位地址。 89C51的P2口输出高8位地址信号A8-A15。 89C51的P3口中的P3.7 (RD)、P3.6 (WR)输出
第8章输入输出设备
教学内容安排•第一章绪论•第二章数码系统•第三章运算方法和运算器•第四章存储系统•第五章指令系统•第六章中央处理器•第七章输入输出设备•第八章输入输出系统第八章输入输出系统•8.1输入输出设备的编址方式•8.2总线结构•8.3输入输出控制方式•教学重点和难点•输入输出控制方式第八章输入输出系统8.1 输入输出设备的编址方式•计算机主机要与输入输出设备交换信息，仿照存储器的编址方式，可给各台外部设备分配一个或多个端口地址•输入输出控制方式–统一编址方式–独立编址方式第八章输入输出系统8.1 输入输出设备的编址方式•I/O端口与存储器独立编址•是指系统中的输入输出设备与主存储器构成两个独立的空间–直接端口寻址：端口地址用8位地址码表示，并且是指令码的一部分。
•IN AL,21H–间接寻址方式：端口地址由16位地址码表示，并存放在DX中，即DX寄存器的内容作为端口地址。
•OUT DX,AL第八章输入输出系统8.1 输入输出设备的编址方式•与内存统一编址–优点：不需专门的输入输出指令，缩小了指令规模–缺点：挤占了可供用户使用的内存空间第八章输入输出系统•8.1输入输出设备的编址方式•8.2总线结构•8.3输入输出控制方式•教学重点和难点•总线分类第八章输入输出系统8.2 总结结构•总线控制方式–串行链式查询方式–计数定时查询方式–独立请求方式第八章输入输出系统8.2 总结结构•总线通信方式–同步方式–异步方式第八章输入输出系统8.2 总结结构•总线上信息的传送方式–串行传送方式–并行传送方式第八章输入输出系统•8.1输入输出设备的编址方式•8.2总线结构•8.3输入输出控制方式•教学重点和难点•程序中断方式第八章输入输出系统8.2 输入输出控制方式•输入输出数据传送控制方式•主机速度与外围设备速度匹配问题•如何提高整机系统性能的问题第八章输入输出系统8.2 输入输出控制方式•程序查询方式•信息在主机和外设之间的传输完全靠计算机程序控制，是在CPU控制下进行的。
第8章单片机系统扩展及接口
ⅹ 0 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 0/1 地址范围为：0000~3FFFH P2.6接片选信号CE，为0有效。 P2.7取0
8.3 扩展数据存储器
单片机片内数据存储器小，仅128B，往往需要扩 展。 8. 3. 1 常用的数据存储器芯片简介
8.4 简单并行I/O口的扩展
8. 4. 2 简单I/O接口的扩展方法 常用74LS244作输入接口芯片，起缓冲作用；用74LS273作输出接
口芯片，起锁存作用。
8.4 简单并行I/O口的扩展
扩展的输入输出口地址均为：
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0
程序段如下：
8.5 扩展8155可编程外围并行接口芯片
1）对定时器赋初值和设定输出波形： 定时器/计数器寄存器地址：7F04H、7F05H
MOV DPTR，#7F04H MOV A，#24 MOVX @DPTR，A
INC DPTR MOV A，#01000000B MOVX @DPTR，A （2）设定A、B口的工作方式并启动定时器工作：
P2.7=0 P2.0=1
P2.1~P2.6均取1
8.5 扩展8155可编程外围并行接口芯片
二、8155的基本操作程序段 1、对8155中的RAM进行操作
例1 （1）向8155RAM中的5FH单元写入数据32H； （2）从8155RAM中的98H单元读取数据。
程序段如下： （1）写数据：
MOV DPTR，#7E5FH MOV A，#32H MOVX @DPTR，A （2） 读数据： MOV DPTR，#7E98H MOVX A ，@DPTR
8.3 扩展数据存储器
单片机片内数据存储器小，仅128B，往往需要扩 展。 8. 3. 1 常用的数据存储器芯片简介
8.4 简单并行I/O口的扩展
8. 4. 2 简单I/O接口的扩展方法 常用74LS244作输入接口芯片，起缓冲作用；用74LS273作输出接
口芯片，起锁存作用。
8.4 简单并行I/O口的扩展
扩展的输入输出口地址均为：
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2.0 P0.7 P0.6 P0.5 P0.4 P0.3 P0.2 P0.1 P0.0
程序段如下：
8.5 扩展8155可编程外围并行接口芯片
1）对定时器赋初值和设定输出波形： 定时器/计数器寄存器地址：7F04H、7F05H
MOV DPTR，#7F04H MOV A，#24 MOVX @DPTR，A
INC DPTR MOV A，#01000000B MOVX @DPTR，A （2）设定A、B口的工作方式并启动定时器工作：
P2.7=0 P2.0=1
P2.1~P2.6均取1
8.5 扩展8155可编程外围并行接口芯片
二、8155的基本操作程序段 1、对8155中的RAM进行操作
例1 （1）向8155RAM中的5FH单元写入数据32H； （2）从8155RAM中的98H单元读取数据。
程序段如下： （1）写数据：
MOV DPTR，#7E5FH MOV A，#32H MOVX @DPTR，A （2） 读数据： MOV DPTR，#7E98H MOVX A ，@DPTR
第8章__8155芯片
❖
➢ 256B的静态RAM； ➢ 两个可编程的8位并行I/O口PA和PB； ➢ 一个可编程的6位并行I/O口PC； ➢ 一个可编程14位减计数器TC； ➢ 8位地址锁存器。
8155的引脚封装图
12 13 14 15 16 17 18 19
AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7
问题的提出
❖ MCS-51系列单片机内部有4个双向的8位并行I/O端口： ❖ P0、P1、P2和P3口。 ❖ 在实际的应用系统中，P0、P2、P3口往往用来代替系统
总线使用，数据口仅剩下P1口了。另外，单片机内部I/O 口的功能也过于简单，只有数据锁存和缓冲功能，而没有 状态寄存和命令寄存功能，难以满足复杂的I/O操作的要 求。 ❖ 鉴于单片机的I/O资源比较有限，在实际应用中不得不使 用扩展的方法，以增加I/O口的数量，强化I/O的功能。
IO/M PC3
WR PC4
RD PC5
PB
8
AINTR ABF ASTB BINTR BBF BSTB
8
端口数据线
至CPU 至外设 自外设 至CPU 至外设 自外设 端口数据线
带联络信号的应答式输出时序
INTR CPU WR
OUTPUT BF
MOVX @DPTR，A MOVX @DPTR，A 端口数据
PC0 PC1 PC2 PC3 PC4 PC5
37 38 39 1 2 5
芯片引脚功能：
三态地址/数据 复用线
地址锁存线
RAM及IO选择
CPU
复位端
读选通信号线 写选通信号线
片选线
AD0
PA0
AD1
PA1
AD2
PA2
AD3 AD4 AADD56 AD7
➢ 256B的静态RAM； ➢ 两个可编程的8位并行I/O口PA和PB； ➢ 一个可编程的6位并行I/O口PC； ➢ 一个可编程14位减计数器TC； ➢ 8位地址锁存器。
8155的引脚封装图
12 13 14 15 16 17 18 19
AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7
问题的提出
❖ MCS-51系列单片机内部有4个双向的8位并行I/O端口： ❖ P0、P1、P2和P3口。 ❖ 在实际的应用系统中，P0、P2、P3口往往用来代替系统
总线使用，数据口仅剩下P1口了。另外，单片机内部I/O 口的功能也过于简单，只有数据锁存和缓冲功能，而没有 状态寄存和命令寄存功能，难以满足复杂的I/O操作的要 求。 ❖ 鉴于单片机的I/O资源比较有限，在实际应用中不得不使 用扩展的方法，以增加I/O口的数量，强化I/O的功能。
IO/M PC3
WR PC4
RD PC5
PB
8
AINTR ABF ASTB BINTR BBF BSTB
8
端口数据线
至CPU 至外设 自外设 至CPU 至外设 自外设 端口数据线
带联络信号的应答式输出时序
INTR CPU WR
OUTPUT BF
MOVX @DPTR，A MOVX @DPTR，A 端口数据
PC0 PC1 PC2 PC3 PC4 PC5
37 38 39 1 2 5
芯片引脚功能：
三态地址/数据 复用线
地址锁存线
RAM及IO选择
CPU
复位端
读选通信号线 写选通信号线
片选线
AD0
PA0
AD1
PA1
AD2
PA2
AD3 AD4 AADD56 AD7
第8章 IO(输入输出)
✎
8.2 字符流
• 8.2.3 LineNumberReader
• Java程序在编译或运行期间经常会出现一些错误，在错误中通常会报 告出错的行号，为了方便查找错误，经常需要在代码中跟踪行号 • JDK中提供了一个可以跟踪行号的输入流——LineNumberReader，它 是BufferedReader的直接子类，可以实现在拷贝一个文件时为文件加 上行号。
• InputStream和OutputStream两个类虽然提供了一系列和读写数据相 关的方法，但这两个类是抽象类，不能被实例化
• InputStream有很多子类，这些子类形成了一个体系结构
InputStream
ByteArrayInputStream
FileInputStream
FilterInputStream
PipedInputStream
SequenceInputStream
ObjectInputStream
BufferedInputStream
DataInputStream
✎
8.1 字节流
• 8.1.1 字节流的概念
• OutputStream也有很多子类，这些子类也形成了一个体系结构
OutputStream
中的字符，如例8-8所示。
✎
8.2 字符流
• 8.2.2 字符流操作文件
• 我们讲解了如何使用FileReader读取文件中的字符，如果要向文件中 写入字符就需要使用FileWriter类。 • FileWriter是Writer的一个子类，专门用于将字符写入文件。 • 接下来，通过一个案例来学习如何使用FileWriter将字符写入文件， 如例8-9所示。
✎
第8章 输入输出方法及常用的接口电路
表8.2 8255A端口选择及操作功能表（P354）
A1 A0 00~10 00~10 11
RD
0 1 1
WR
1 0 0
CS
0 0 0
操 作 A口、B口、C口→数据总线（读操作） 数据总线→A口、B口、C口（写操作） 数据总线→控制寄存器（写操作）
表8.2 8255A端口选择及操作功能表
A1 0 0 1 0 0 1 1 × 1 × A0 0 1 0 0 1 0 1 × 1 ×
0 0 0 0 0 0 0 1 0 0
输入操作(读)
输出操作(写)
断开功能
3．A组和B组控制电路 作用：接收来自CPU的读/写控制部分的信号和CPU送 入的控制字，然后分别决定各端口的功能。 ①A组控制电路控制端口A和C的高4位(PC7～PC4)； ②B组控制电路控制端口B和C的低4位(PC3～PC0)。 ③根据控制字对端口C的某位实现“置0”或“置1”的操作。 4．数据总线缓冲器
2．状态端口 状态端口用于暂存反映外部设备工作状态的信息。 输入时，CPU应检测外设欲输入的信息是否准备就 绪，如果已准备好，则CPU可以读入信息，否则CPU等 待“就绪”信号的出现后再读入； 输出时，CPU应检测外设是否已处于准备接收状态， 即外设为“空”状态，若是“空”状态，则CPU输出数 据至外设。若外设处于“忙”状态，则CPU不能向外设 输出信息。这种“空”、“忙”、“就绪”均为状态信 息。 3．控制端口
图8.1 主机通过接口与外设相连
8.1.2 基本I/O接口 输入接口电路最基本的功能是三态缓冲，即通过一 组三态缓冲器保证任意时刻仅允许被CPU选中的设备经 由接口与CPU通信； 输出电路最基本的功能是锁存数据，保证外设能够 正确接收到信息。 1．基本输入接口 三态门电路是起缓冲和隔离作用的。只有当CPU选 中此接口即三态门选通时，才允许选定的输入设备将数 据送至系统数据总线，而其他没有选中的输入设备，此 时相应的接口三态门“关闭”，从而达到与数据总线隔 离的目的。
A1 A0 00~10 00~10 11
RD
0 1 1
WR
1 0 0
CS
0 0 0
操 作 A口、B口、C口→数据总线（读操作） 数据总线→A口、B口、C口（写操作） 数据总线→控制寄存器（写操作）
表8.2 8255A端口选择及操作功能表
A1 0 0 1 0 0 1 1 × 1 × A0 0 1 0 0 1 0 1 × 1 ×
0 0 0 0 0 0 0 1 0 0
输入操作(读)
输出操作(写)
断开功能
3．A组和B组控制电路 作用：接收来自CPU的读/写控制部分的信号和CPU送 入的控制字，然后分别决定各端口的功能。 ①A组控制电路控制端口A和C的高4位(PC7～PC4)； ②B组控制电路控制端口B和C的低4位(PC3～PC0)。 ③根据控制字对端口C的某位实现“置0”或“置1”的操作。 4．数据总线缓冲器
2．状态端口 状态端口用于暂存反映外部设备工作状态的信息。 输入时，CPU应检测外设欲输入的信息是否准备就 绪，如果已准备好，则CPU可以读入信息，否则CPU等 待“就绪”信号的出现后再读入； 输出时，CPU应检测外设是否已处于准备接收状态， 即外设为“空”状态，若是“空”状态，则CPU输出数 据至外设。若外设处于“忙”状态，则CPU不能向外设 输出信息。这种“空”、“忙”、“就绪”均为状态信 息。 3．控制端口
图8.1 主机通过接口与外设相连
8.1.2 基本I/O接口 输入接口电路最基本的功能是三态缓冲，即通过一 组三态缓冲器保证任意时刻仅允许被CPU选中的设备经 由接口与CPU通信； 输出电路最基本的功能是锁存数据，保证外设能够 正确接收到信息。 1．基本输入接口 三态门电路是起缓冲和隔离作用的。只有当CPU选 中此接口即三态门选通时，才允许选定的输入设备将数 据送至系统数据总线，而其他没有选中的输入设备，此 时相应的接口三态门“关闭”，从而达到与数据总线隔 离的目的。
第八章输入输出设备
狭义:仅指输入输出设备和外存储器，它们是只用于输入 输出数字信息的、构成计算机系统必不可少的设备。
外围设备又称外部设备，
计算机组成原理 Slide 5
外围设备特点
由信息载体,设备和设备控制器组成; 工作速度比主机慢很多; 不同设备的信息类型和格式不同; 以上这些特点给主机与输入输出设备的连接带来复杂性。因此，
命令 I/O 设 备
状态
计算机组成原理 Slide 11
I/O接口分类
串行接口 并行接口
计算机组成原理 Slide 12
输入设备
输入设备定义及分类 键盘 鼠标 数码相机
计算机组成原理 Slide 13
输入设备定义及分类
输入设备是指向主机输入程序、原始数据和 操作命令等信息的设备。 输入设备将各类信号变换成主机能识别的二 进制代码，并负责送到主机。
激光扫描系统、 电子照像部分、 字符发生器 控制电路
计算机组成原理 Slide 42
激光印字机
反射镜
激光器 声光偏转调制器
充电器
功率放大器 频率合成器
多面转镜
聚焦镜
消电灯
清洁锟
硒鼓
预热板 转印电极 定影辊
字符发生器
接口控制器
计算机
输纸
计算机组成原理 Slide 43
激光印字机工作过程
充电→曝光→显影→转印→定影→消电→清洁 核心部件 硒鼓（具有光敏特性的滚筒装置）
计算机组成原理 Slide 18
键盘开关矩阵
+5V
并 行 端 口 并行端口
计算机组成原理 Slide 19
键盘分类
按键盘编码的功能和实现方法进行分类
全编码键盘 非编码键盘
计算机组成原理 Slide 20
外围设备又称外部设备，
计算机组成原理 Slide 5
外围设备特点
由信息载体,设备和设备控制器组成; 工作速度比主机慢很多; 不同设备的信息类型和格式不同; 以上这些特点给主机与输入输出设备的连接带来复杂性。因此，
命令 I/O 设 备
状态
计算机组成原理 Slide 11
I/O接口分类
串行接口 并行接口
计算机组成原理 Slide 12
输入设备
输入设备定义及分类 键盘 鼠标 数码相机
计算机组成原理 Slide 13
输入设备定义及分类
输入设备是指向主机输入程序、原始数据和 操作命令等信息的设备。 输入设备将各类信号变换成主机能识别的二 进制代码，并负责送到主机。
激光扫描系统、 电子照像部分、 字符发生器 控制电路
计算机组成原理 Slide 42
激光印字机
反射镜
激光器 声光偏转调制器
充电器
功率放大器 频率合成器
多面转镜
聚焦镜
消电灯
清洁锟
硒鼓
预热板 转印电极 定影辊
字符发生器
接口控制器
计算机
输纸
计算机组成原理 Slide 43
激光印字机工作过程
充电→曝光→显影→转印→定影→消电→清洁 核心部件 硒鼓（具有光敏特性的滚筒装置）
计算机组成原理 Slide 18
键盘开关矩阵
+5V
并 行 端 口 并行端口
计算机组成原理 Slide 19
键盘分类
按键盘编码的功能和实现方法进行分类
全编码键盘 非编码键盘
计算机组成原理 Slide 20
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
48
方式2的应用
• 可使A端口作为双向端口所有
• 用于中断控制方式
• 当A口工作于方式2时，B口可工作于
方式1（此时C口的所有位都用作选通
控制信号的输入输出），也可工作于
方式0（此时C口的剩余位也可工作于
方式0）
2020/9/23
49
方式控制字及状态字
• 利用软件编程确定3个端口工作于何 种方式下；
格式
2020/9/23
30
8253的应用
• 与系统的连接 • 芯片初始化 编 • 置计数初值 程
2020/9/23
31
高 位 地 址
2020/9/23
与系统的连接示意
DB IOW IOR
A1 A0
译码器
8253
D0~D7
WR CLK
外
RD GATE
部 电
A1 OUT
路
A0
CS
32
2020/9/23
• 使8255的A端口和B端口均工作于方式0
• 8253计数器0和计数器1均工作于方式3，利用OUT0的 输出作为计数器1的时钟信号，使OUT0输出频率为 2KHz，OUT1输出频率为10Hz。用OUT1信号作为中 断源。
• 8253两个计数器的计数初值分别为：
CNT0：2MHz/2KHz =1000
CNT1：100ms/0.5ms=200
2020/9/23
54
D0-D7 IOR# IOW#
A1 A0 384H~387H
388H~38BH
2020/9/23
8255
R
DB PA0
RD WR
•••
PA7
•••
继电器×8
Q
Vcc
A1 PB0
A0
•••
CS PB7
R
+5V
K
OUT1 A1 OUT0 A0 CLK1 CS CLK0
续方波信号，计数器2在定时5ms后产生
输出高电平。输入8253的时钟频率为
2MH。
2020/9/23
34
8253应用例
• 计算计数初值： CNT0：10ms/0.5us=20000 CNT1：2 MHz/10KHz=200 CNT2： 5ms/0.5us=10000
• 确定控制字：
CNT0：方式2，16位计数值
2020/9/23
24
结构特点
• 计数器 16位初值寄存器
16位计数寄存器
• 控制寄存器 • 控制逻辑
存放8位控制命令字
2020/9/23
25
计数启动方式
GATE端为高电平
软件启动 置入计数初值后的第2个
CLK脉冲的下降沿启动
GATE端有一个上升沿
硬件启动 对应CLK脉冲的下降沿启动
2020/9/23
8253应用例
初始化程序
CNT0： MOV DX，0123H MOV AL，34H OUT DX，AL MOV DX，0120H MOV AX，20000 OUT DX，AL
MOV AL，AH OUT DX，AL
CNT1： ……
CNT2： ……
2020/9/23
37
二、并行接口8255
特点：
• 含3个独立的8位并行输入/输出端口， 各端口均具有数据的控制和锁存能力
12
三态门接口应用例
D0~D7 A0
A12 MEMW MEMR 高位地 址信号
2020/9/23
IOR A0~ A12
• • •
译码 D0
D0~D7 A0 ••• A12
WE
OE
CE
READY/BUSY
译码
380H
13
锁存器接口
• 通常由D触发器构成； • 特点：
具有对数据的锁存能力； 不具备对数据的控制能力
信号不同
输出
输入
2020/9/23
46
方式1的应用
• 方式1主要用于中断控制方式下的输入 输出
• C口的8位除用作选通信号外，其余位 可工作于方式0下，作为输入或输出口
2020/9/23
47
方式2
• 双向输入输出方式-------可以既作为输入 口，又作为输出口
• 只有A端口可工作在方式2下
2020/9/23
方式3
软、硬件启动，自动重复计数 装入初值后输出端变高电平， 输出对称方波
2020/9/23
28
工作方式
方式4
软件启动，不自动重复计数。 装入初值后输出端变高电平， 计数结束输出一个CLK宽度的低电平
硬件启动，不自动重复计数
方式5 波形与方式4相同
2020/9/23
29
控制字
• 用于确定各计数器的工作方式
• 命令寄存器 —— 存放控制命令，用来 设定接口功能、工作参数和工作方式 。
• 状态寄存器 —— 保存外设当前状态，
以供CPU读取。
2020/9/23
6
外设接口
输入接口 输出接口
并行接口 串行接口
数字接口 模拟接口
2020/9/23
7
输入输出接口的特点
输入接口：
• 要求对数据具有控制能力（常用三态门 实现）
D0～D7
译码器
IOW#
≥1
A7～A4
A15～A8
A3 A2 A1 A0
74LS138
&G Y0
≥1 G2A
G2B
C B
Y1
A
IOR#
≥1
2020/9/23
74LS273
7406 Rx8
D0 Q0
a
| Q1
反相器
b
D7 Q2
c
Q3
d
Q4
e
CP Q5
f
Q6
g
Q7
DP
74LS244
D0 O1 I1 D1 O2 I2 D2 O3 I3 D3 O4 I4
初始化程序流程
写控制字 写计数值低8位 写计数值高8位
写入顺序： 可以计数器为 单位，也可先 写所有计数器 控制字，再写 入初值
33
8253应用例
• 采用8253作定时/计数器，其接口地址为 0120H~0123H。
• 要求计数器0每10ms输出一个CLK脉冲
宽的负脉冲；用计数器1产生10KHz的连
2020/9/23
44
方式0的应用：
• 常使A端口和B端口作为8位数据的输 入或输出口，使C口的某些位作状态输 入
2020/9/23
45
方式1
• 利用一组选通控制信号控制A端口和B 端口的数据输入输出
• A口、B口作输入或输出口，C口的部 分位用作选通控制信号
• A口、B口在作为输入和输出时的选通
接口
2020/9/23
P341图
11
三态门接口应用例
• 利用三态门作为输入接口（接口地址
380H）接到地址范围为70000H----
71FFFH的EEPROM芯片的
READY/BUSY端，当三态门输出高电平
时，可向98C64A写入一个字节数据，输
出低电平时则不能写入。试画芯片与系
统的连接图
2020/9/23
分别对应 A、B、C 三个端口
2020/9/23
40
结构
端口A A组 端口C的高4位
端口B B组 端口C的低4位
2020/9/23
41
8255与系统的连接示意图
D0~D7
IOW IOR
A1 A0
DB 译码器
8255
D0~D7 A口
WR
RD
C口
A1
A0 B口
CS
外设
2020/9/23
42
工作方式
内部结构框图
2020/9/23
22
主要引线功能
连接系统端的主要引线：
• D0----D7 • CS • RD • WR • A0，A1
A1 A0 00 01 10 11
CNT0 CNT1 CNT2 控制寄存器
2020/9/23
23
主要引线功能
连接外设端的主要引线： • CLK ----------- 时钟脉冲输入 • GATE ---------- 门控信号输入 • OUT ------------ 定时输出
• 可通过编程，设置各端口工作在某一 确定状态下。
2020/9/23
38
引线
连接系统端的主要引线：
• D0----D7 • CS • RD • WR • A0，A1 • REAST
2020/9/23
A1 A0 00 01 10 11
A端口 B端口 C端口 控制寄存器
39
引线
连接外设端的引脚：
• PA0 —— PA7 • PB0 —— PB7 • PC0 —— PC7
CNT1：方式3，低8位计数值
2020/9/23 CNT2：方式0， 16位计数值
35
？
2020/9/23
8253应用例
DB IOW IOR
A1 A0
译码器
8253
GATE0
D0~D7 GATE1
GATE2 WR
CLK0 RD CLK1
A1
CLK2
A0
OUT0
OUT1
CS
OUT2
+5V 2MHz
36
• C端口可以按位操作。当其工作于方 式0下且作为输出口时，需要对输出 线设置初始状态（即初始化）。
2020/9/23
50
方式控制字与状态字格式
• 控制字--------确定3个端口的工作方式 • 状态字--------确定C口某一位的初始状态