multisim仿真教程译码器电路
译码显示电路以及Multisim仿真
译码显示电路以及Multisim仿真编写：樊伟敏一、显示器件数码显示器作为一种最常见的显示器件，它的应用领域非常广泛。
数码显示器按发光物质不同可分为下列几类：(1) LED数码显示器，又称为发光二极管显示器，如LED数码管、显示屏等；(2) 荧光数码显示器，如荧光数码管、场致发光数字板等；(3) 液体数码显示器，如LCD液晶显示器、电泳显示器等；(4) 气体放电数码显示器，如辉光数码管、等离子体显示板等。
不同发光材料所构成的数码显示器如图1所示。
(a)LED (b)荧光(c)LCD (d)辉光图1 不同发光材料所构成的数码显示器在数字电路中LED数码管是最常用的数字显示器件，它一般由八个发光二极管组成，排列位置如图2所示。
A~G为构成数字的笔画段，DP为小数点。
LED数码管根据其内部结构可分为有共阳极和共阴极两种。
共阴极数码管的电路结构如图3所示，使用时要求将共阴极接地（即接参考电平），当A~G端中的某个端接高电平时，所对应的发光二极管导通，这一数字段就点亮发光。
为了限制发光二极管的电流，在使用时需要串联限流电阻。
一般是对每个发光二极管分别接入限流电阻。
限流电阻的取值可根据电源电压、发光二极管的工作电流和正向压降确定。
普通发光二极管的正向压降红色约为1.6V，黄色约为1.4V，蓝色与白色约为2.5V，工作电流为5~10mA；高亮度发光二极管的正向压降红色为2.0~2.2V，黄色为1.8~2V，绿色为3.0~3.2V，工作电流约为20mA。
图2 LED数码管笔画排列图3 共阴极数码管的电路结构二、LED显示译码器为了使电路输入的二进制代码在LED数码管显示出对应的数字或符号，一般可通过显示译码器实现。
LED显示译码器根据数码管的共阳极和共阴极两种结构可分为低电平输出有效和高电平输出有效两种。
根据显示译码器的电路结构又可分为TTL和CMOS两种。
常用的LED显示译码器如表1所示。
表1 常用的LED显示译码器型号功能74LS47 BCD－7线译码器(OC、15V，驱动共阳LED)74LS48 BCD－7线译码器(OC、5.5V，驱动共阴LED)74LS247 BCD－7线译码器(OC、15V，驱动共阳LED)74LS248 BCD－7线译码器(OC、5.5V，驱动共阴LED)CD4511(MC14511) BCD－7段译码器(驱动共阴LED)CD4513(MC14513) BCD－7段译码器(驱动共阴LED)CD4543(MC14543) BCD－7段译码器(驱动共阳或共阴LED)CD4544(MC14544) BCD－7段译码器(驱动共阳或共阴LED)CD4547(MC14547) BCD－7段译码/大电流驱动器(驱动共阴LED)三、译码显示电路应用LED译码显示电路的Multisim仿真实例，请注意以下仿真采用的是Multisim Power Pro Edition Version 10.1.1（10.1.372）版本。
multisim仿真教程计数器译码器数码管驱动显示电路
将对话框中Node name改成与数码管相对应 的符号A。其他与逻辑分析仪的输入端的连 线都以此法行之，点击仿真开关或按F5键进 行仿真，计数器的输出和数码管的波形时序 关系则立即直观的被显示在“Logic Analyzer—XLA1”的面板窗口中。见图 12.7.2。
图12.7.3 Node对话框
由输出端QB和QD经逻辑组合电路接至计数器 （LOAD）端，构建计数进位阻塞电路。在设 计时可根据需要，由相应的输出端构建组合 逻辑电路，从而实现不同进制的计数器。
图12.7.1 计数器、译码器、数码管驱动显示电路
从虚ห้องสมุดไป่ตู้仪器中取逻辑分析仪XLA1，其上有1～F 共16个输入端，1～4端分别于计数器的四个数 据输出端QA～QD相连，第5～11端 分别与数码 管的七段A～G相连，第12端接CLK脉冲输入端。 用鼠标双击逻辑分析仪，将出现逻辑分析仪面 板窗口如图12.7.2所示。
图12.7.2 时钟脉冲、输入、输出波形时序关系图
改变逻辑分析仪Clock区(Clock/Div)的个 数，从“1”调到“32”。在图12.7.2的左侧 显示的号码为原理图的节点号码，其并不能表 示出计数器输出端和数码管的段位字母，显示 不用鼠标左键双击与逻辑分析仪“1”号输入端 连接的图线，出现如图12.7.3所示对话框。直 观，所以要对原理图进行编辑。
multisim仿真教程编码器电路
在进行仿真时要注意调节二极管的参数，本 例调节二极管的端电压为3V时，发光二极管亮。
按照优先顺序的要求，只有Y15～ Y8均无输入 信号时，才允许对Y7 ～Y0的输入信号编码。因此， 只要把第1片的“无编码信号 输入”信号EO作
为第2片的选通输入信号就行了。
此外，当第1片有编码信号输入时它的GS=0， 无编码信号输入时GS=1，正好可以用它作为输出 编码的第四位，以区分8个高优先权输入信号和8 个低优先权输入信号的编码。
输入一个编码信号，否则输出将发生混乱。在优 先编码器电路中，允许同时输入两个以上编码 信号。不过在设计优先编码器时已经将所有的 输入信号按优先顺序排了队，当几个输入信号 同时出现时，只对其中优先权最高的一个进行 编码。
本例采用了74LS148优先编码器74LS148 优先编码器逻辑功能如表8.2.1所示。
依照上面的分析，便得到了图8.2.1的逻辑 电路。
图8.2.1 用两片74LSl48接成16线—4线优先编码器
由图8.2.1可见，当Y15～ Y8中任一输入端为低电平时， 例如 Y11＝0，则片(U)GS=0，Z3 =1,A0 A1 A2=011。同时A片2 (U)的EO=1，将片(U1)封锁，使它的输出 A0 A1 A2 =111。Y15～Y8 于是在最后的输出端得到Z3Z2Z1Z0=1011。 如果Y15～ Y8 中同时有几个输入端为低电平，则只对其 中优先权最高的一个信号编码。其他编码结果读者可
8.2.1 编ቤተ መጻሕፍቲ ባይዱ器工作原理
为了区分不同的事物，将其中的每个事物用 一个二值代码表示，即编码。在二值逻辑电路中， 信号都是以高、低电平的形式给出的。因此，编 码器的逻辑功能就是把输入的每一个高、低电平 信号编成一个对应的二进制代码，
multisim仿真教程编码器电路
图8.2.1 用两片74LSl48接成16线—4线优先编码器
由图8.2.1可见，当Y
～
15
Y
8
中任一输入端为低电平时，
例如 Y11＝0，则片(U)GS=0，Z3 =1,A 0 A1 A 2=011。同时A片2
(U)的EO=1，将片(U1)封锁，使它的输出 A 0 A1 A 2
按照优先顺序的要求，只有Y15 ～ Y 8 均无输入 信号时，才允许对Y 7 ～Y 0 的输入信号编码。因此， 只要把第1片的“无编码信号 输入”信号EO作
为第2片有编码信号输入时它的GS=0， 无编码信号输入时GS=1，正好可以用它作为输出 编码的第四位，以区分8个高优先权输入信号和8 个低优先权输入信号的编码。
括号中的符号为实际芯片中的符号。
表8.2.1 74LS148功能表
表中不难看出，在 S 1 =0电路正常工作状 态下，允许Y 0 ～Y 7 当中同时有几个输入端为低 电平，即有编码输入信号, Y 7 的优先权最高Y 0 的优先权最低。当 Y 7 =0时，无论其他输入端 有无输入信号(表中以×表示)，输出端只给出 Y 7 的编码，
即 A 0 A1 A 2=000。当 Y 7 =1、Y 6 =0时，无论其余输入端 有无输入信号，只对 Y 6 编码，输出为 A 0 A1 A 2=001， 其余的输入状态请读者白行分析。
表中出现的3种=111情况可以用
S
、GS
0
的不
同状态加以区分。
8.2.2 74LS148接成16线—4线优先编码器
multisim仿真教程编码器电路
输入一个编码信号，否则输出将发生混乱。在优 先编码器电路中，允许同时输入两个以上编码 信号。不过在设计优先编码器时已经将所有的 输入信号按优先顺序排了队，当几个输入信号 同时出现时，只对其中优先权最高的一个进行 编码。
multisim 仿真教程 编码器电路
图8.2.1 用两片74LSl48接成16线—4线优先编码器
由图8.2.1可见，当Y15～ Y8中任一输入端为低电平时，
A2 例如 Y11＝0，则片(U)GS=0，Z3 =1,A0 A1 A2 =011。同时片
(U)的EO=1，将片(U1)封锁，使它的输出 A0 A1 A2
Y 将Y0 ～ 15 16个低电平输入信号编为0000～1111 16 Y 个4位二进制代码。其中Y0 的优先权最高， 15的优先
权最低。
由于每片74LSl48只有8个编码输入，所以需
将16个输入信号分别接到两片上。现输入信号接到第1(U)片的(0～7)输入
端，而将Y0 ～Y7 8个优先权低的输入信号接到第 2(U1)片的(0～7)输入端.
按照优先顺序的要求，只有Y15 ～ Y8均无输入 信号时，才允许对Y7 ～ Y0 的输入信号编码。因此，
只要把第1片的“无编码信号 输入”信号EO作
为第2片的选通输入信号就行了。
此外，当第1片有编码信号输入时它的GS=0，
无编码信号输入时GS=1，正好可以用它作为输出
编码的第四位，以区分8个高优先权输入信号和8
输入一个编码信号，否则输出将发生混乱。在优
先编码器电路中，允许同时输入两个以上编码
信号。不过在设计优先编码器时已经将所有的
输入信号按优先顺序排了队，当几个输入信号 同时出现时，只对其中优先权最高的一个进行
编码。
本例采用了74LS148优先编码器74LS148
优先编码器逻辑功能如表8.2.1所示。
括号中的符号为实际芯片中的符号。
8.2 编码器电路
8.2.1 编码器工作原理
电子技术实验与Multisim 12仿真实验3.3 译码器及其应用
实验3.3 译码器及其应用
三、实验原理
图3-16 3－8线译码器74LS138逻辑符号及引脚图
实验3.3 译码器及其应用
三、实验原理
图3-17 脉冲分配器
图3-18 实现逻辑函数
Z (Y'0 Y'1 Y'2 Y'7 )' Y0 Y1 Y2 Y7 A'B'C' AB'C' A'BC' ABC
R
6 4 5
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
F
74LS138D
C Q T
T
Key = B G2B Key = C
图3-23
74LS138逻辑功能测试仿真电路 图3-24 字信号发生器控制面板图
实验3.3 译码器及其应用
四、计算机仿真实验内容
图3-25 字信号发生器数据控制方式设置
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
15 14 13 12 11 10 9 7
F
74LS138D
C Q T
T
R
图3-27 脉冲分配器仿真电路图
图3-28 逻辑分析仪测试脉冲分配器波形图
实验3.3 译码器及其应用
四、计算机仿真实验内容
CK
D XWG1
16 0
C
B
A
A B C D E F G
实验3.3 译码器及其应用
三、实验原理
图3-19 用两片74LS138组合成4/16译码器
实验3.3 译码器及其应用
三、实验原理
图3-21 CC4511引脚排列
multisim仿真教程编码器电路
括号中的符号为实际芯片中的符号。
表8.2.1 74LS148功能表
表中不难看出，在 S 1 =0电路正常工作状
态下，允许Y 0 ～Y 7 当中同时有几个输入端为低 电平，即有编码输入信号, Y 7 的优先权最高Y 0 的优先权最低。当 Y 7 =0时，无论其他输入端 有无输入信号(表中以×表示)，输出端只给出 Y 7 的编码，
按照优先顺序的要求，只有Y 15 ～ Y 8 均无输入 信号时，才允许对Y 7 ～Y 0 的输入信号编码。因此， 只要把第1片的“无编码信号 输入”信号EO作
为第2片的选通输入信号就行了。
此外，当第1片有编码信号输入时它的GS=0， 无编码信号输入时GS=1，正好可以用它作为输出 编码的第四位，以区分8个高优先权输入信号和8 个低优先权输入信号的编码。
即 A 0 A 1 A 2=000。当 Y 7 =1、Y 6 =0时，无论其余输入端 有无输入信号，只对 Y 6 编码，输出为 A 0 A 1 A 2=001， 其余的输入状态请读者白行分析。
表中出现的3种=111情况可以用
S
、GS
0
的不
同状态加以区分。
8.2.2 74LS148接成16线—4线优先编码器
通过仿真观察。
在进行仿真时要注意调节二极管的参数，本 例调节二极管的端电压为3V时，发光二极管亮。
感谢聆展的方法。
用两片74LSl48接成16线—4线优先编码器， 将Y 0 ～Y 15 16个低电平输入信号编为0000～1111 16 个4位二进制代码。其中Y 0 的优先权最高，Y 15 的优先 权最低。
由于每片74LSl48只有8个编码输入，所以需 将16个输入信号分别接到两片上。现将Y 8 ～ Y 15 8 个优先权高的输入信号接到第1(U)片的(0～7)输入 端，而将Y 0 ～Y 7 8个优先权低的输入信号接到第 2(U1)片的(0～7)输入端.
multisim仿真教程编码器电路ppt课件
括号中的符号为实践芯片中的符号。
表8.2.1 74LS148功能表
表中不难看出，在S 1 =0电路正常任 务形状下，Y 0允许Y 7 ～ 当中同时有几个
输入端为低电平，即有编Y 7 码输入信号,Y 0 的优先权最高 的Y 7 优先权最低。当 =0
时 以Y 7 ，×的无表编码论示，)其，他输输出入端端只有给无出输入信号(表中
即 A 0 A1 A 2=000。当 Y 7 =1、Y 6 =0时，无论其他输入端 有无输入信号，只对 Y 6 编码，输出为 A 0 A1 A 2=001， 其他的输入形状请读者白行分析。
表中出现的3种=111情况可以S 0用 、GS 的不同形状加以区分。
8.2.2 74LS148接成16线—4线优先编码器
8.2 编码器电路
8.2.1 编码器任务原理
为了区分不同的事物，将其中的每个事物用 一个二值代码表示，即编码。在二值逻辑电路中， 信号都是以高、低电平的方式给出的。因此，编 码器的逻辑功能就是把输入的每一个高、低电平 信号编成一个对应的二进制代码，
目前经常运用的编码器有普通编码器和优先 编码器两类。在普通编码器中，任何时辰只允许
按照优先顺序的要求，只需Y15 ～ Y 8 均无输入 信号时，才允许对Y 7 ～Y 0 的输入信号编码。因此， 只需把第1片的“无编码信号 输入〞信号EO作
为第2片的选通输入信号就行了。
此外，当第1片有编码信号输入时它的GS=0， 无编码信号输入时GS=1，正好可以用它作为输出 编码的第四位，以区分8个高优先权输入信号和8 个低优先权输入信号的编码。
按照上面的分析，便得到了图8.2.1的逻辑 电路。
图8.2.1 用两片74LSl48接成16线—4线优先编码器
multisim仿真教程编码器电路
在进行仿真时要注意调节二极管的参数，本 例调节二极管的端电压为3V时，发光二极管亮。
2020/5/2
2020/5/2
由于每片74LSl48只有8个编码输入，所以需 将16个输入信号分别接到两片上。现将Y 8 ～ Y 15 8 个优先权高的输入信号接到第1(U)片的(0～7)输入 端，而将Y 0 ～Y 7 8个优先权低的输入信号接到第 2(U1)片的(0～7)输入端.
2020/5/2
2020/5/2
按照优先顺序的要求，只有Y 15 ～ Y 8 均无输入 信号时，才允许对Y 7 ～Y 0 的输入信号编码。因此， 只要把第1片的“无编码信号 输入”信号EO作 为第2片的选通输入信号就行了。
2020/5/2
此外，当第1片有编码信号输入时它的GS=0， 无编码信号输入时GS=1，正好可以用它作为输出 编码的第四位，以区分8个高优先权输入信号和8 个低优先权输入信号的编码。
2020/5/2
即 A 0 A 1 A 2=000。当 Y 7 =1、Y 6 =0时，无论其余输入端 有无输入信号，只对 Y 6 编码，输出为 A 0 A 1 A 2=001， 其余的输入状态请读者白行分析。
2020/5/2
表中出现的3种=111情况可以用
S
、GS
0
的不
同状态加以区分。
2020/5/2
依照上面的分析，便得到了图8.2.1的逻辑 电路。
2020/5/2
图8.2.1 用两片74LSl48接成16线—4线优先编码器
2020/5/2
由图8例如 Y 11＝0，则片(U)GS=0，Z3 =1,A 0 A 1 A 2=011。同时A片2 (U)的EO=1，将片(U1)封锁，使它的输出 A 0 A 1 A 2 =111。Y 15～Y 8 于是在最后的输出端得到Z3Z2Z1Z0=1011。 如果Y 15 ～ Y 8 中同时有几个输入端为低电平，则只对其 中优先权最高的一个信号编码。其他编码结果读者可 通过仿真观察。
Multisim-译码器及其应用电路
Multisim-译码器及其应⽤电路
1.原始数据
表1 译码器74LS138的功能测试表格
G1C B A
X X1X X X11111111
X1X X X X11111111
0X X X X X11111111
10000001111111
10000110111111
10001011011111
10001111101111
10010011110111
10010111111011
10011011111101
10011111111110
2.举重裁判电路，在举重⽐赛中，有三名裁判员，包括⼀名主裁判员和两名副裁判员。
在裁判时，按照少数服从多数的原则通过，但必须包括主裁判。
要求⽤译码器74LS138和必要的门电路进⾏设计，写清设计原理，画好逻辑电路。
答：根据题⽬的条件可得到触发条件
主裁判副裁判1副裁判2结果
1111
1011
1101
（“1”为通过，“0为不通过”）
观察到74LS138的功能表的最后四⾏数据符合要求，吧5\6\7接到与⾮上符合最后的结果
3．总结⽤译码器设计组合电路的⽅法。
1）分析实际问题的条件。
2）将问题的条件转化成真值表。
3）列卡诺图。
4）选取适当的译码器。
5）根据译码器的功能表设计电路。
4.总结译码器74LS138的G1、G2AN、G2BN端的作⽤。
正常进⾏译码⼯作，使能端G1为⾼电平，G2=G2A+G2B=L，G2为低电平，也就是G2A和G2B同时为低电平。
译码器及其应用仿真实验
实验二译码器及其应用仿真实验一、实验目的1、掌握译码器的测试方法。
2、了解中规模集成译码器的管脚分布，掌握其逻辑功能。
3、掌握用译码器构成组合电路的方法。
4、学习译码器的扩展。
二、实验设备及器件1、multisim11.0仿真软件2、计算机三、实验原理74HC(LS)138是集成3线-8线译码器，在数字系统中应用比较广泛。
下图是其引脚排列，其中A2、A1、A0为地址输入端，~为译码输出端，S1、2、3为使能端。
下表为74HC(LS)138功能表。
74HC(LS)138工作原理为：当S 1=12+3=0时，电路完成译码功能，输出低电平有效。
其中：因为74HC(LS)138的输出包括了三变量数字信号的全部八种组合，每一个输出端表示一个最小项（的非），因此可以利用八条输出线组合构成三变量的任意组合电路。
四、实验内容与步骤1、逻辑功能测试仿真搭建电路测试74LS138芯片的功能，电路图如下，改变J1,J2,J3， J4,J5,J6的通断情况，观察二极管工作情况仿真实验结果图：2、用74HC(LS)138实现逻辑函数ABC C B B A Y ++=将该函数化简：∑=++=)7,4,1,0(m ABC C B B A Y ，结合该译码器的输出功能分析可得： 7410Y Y Y Y Y∙∙∙=连接电路如下图，改变J1,J2,J3的通断情况，观察二极管工作情况3、扩展（扩展命题）用两个3线-8线译码器构成4线-16线译码器。
利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如下仿真图图所示。
通过开关的通断，验证结果。
五、实验心得由于这次做的是仿真实验，不是实物连接，减少了不少手工操作的同时，也提高了精准度，提高了实验效率。
但是我觉得实物实验还是我们的一种基础技能，必须不断加强实验的能力，才能在以后的学习、研究中更加方便和得心应手。
（Multisim数电仿真）计数、译码和显示电路
（Multisim数电仿真）计数、译码和显⽰电路实验3.11 计数、译码和显⽰电路⼀、实验⽬的：1. 掌握⼆进制加减计数器的⼯作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使⽤⽅法。
⼆、实验准备：1.计数：计数是⼀种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中另外⼀种可预计的⼗进制加减可逆计数器CD4510，⽤途也⾮常⼴，其引脚排列如图3.11.3所⽰，其中，E P 为预计计数使能端，in C 为进位输⼊端，1P ~4P 为预计的输⼊端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输⼊、输出间的逻辑功能如表3.11.2所⽰。
表3.11.2：。
2. 译码与显⽰：⼗进制计数器的输出经译码后驱动数码管，可以显⽰0~9⼗个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所⽰。
LT 为试灯输⼊，BI 为消隐输⼊，LE 为锁定允许输⼊，A 、B 、C、D为BCD码输⼊，a~g为七段译码。
CD4511的逻辑功能如表3.11.3所⽰。
LED数码管是常⽤的数字显⽰器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所⽰。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电⼦仿真软件Multisim7基本界⾯左侧左列真实元件⼯具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各⼀只，如图3.11.6所⽰，将它们放置在电⼦平台上。
图3.11.6(2).单击电⼦仿真软件Multisim7基本界⾯左侧左列真实元件⼯具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电⼦平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所⽰对话框，将“V oltage”栏改成“10”V，再点击下⽅“确定”按钮退出。
Multisim电子电路仿真教程(朱彩莲)-第9章
输入
LT RBI ××
DCBA ××××
0×
××××
10
0000
11 1×
0000 0001
1×
0010
1×
0011
1×
0100
1×
0101
1×
0110
1×
0111
1×
1000
1×
1001
BI/RBO 0 1 0 1 1 1 1 1 1 1 1 1 1
输出 OA OB OC OD OE OF OG 0 0 0 00 0 0 1 1 1 11 1 1 0 0 0 00 0 0 1 1 1 11 1 0 0 1 1 00 0 0 1 1 0 11 0 1 1 1 1 10 0 1 0 1 1 00 1 1 1 0 1 10 1 1 0 0 1 11 1 1 1 1 1 00 0 0 1 1 1 11 1 1 1 1 1 00 1 1
第9章 电子综合设计实例 图9-2 晶体振荡器
第9章 电子综合设计实例
2) 分频器设计 石英晶体振荡器产生的频率很高，要得到秒信号需采用分 频电路。分频器的级数和每级的分频次数要根据晶体振荡器产 生的信号频率来确定。如图9-2所示电路产生的输出信号频率 为1 MHz，需经过6级十分频电路分频后才可得到秒信号。分 频器电路如图9-3所示，电路中十分频电路采用的是十进制计 数器74LS160，从计数器进位端输出的信号频率是时钟频率的 十分之一，将前级的输出接到后级的输入，经过6级十分频后， 就可以得到1 Hz的秒脉冲信号。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
输出就是G2A(S 2 )端数据信息的原码。若数据信 息是时钟脉冲，则数据分配器便成为时钟脉冲分 配器。括号中的符号是实际芯片中的符号。
2020/5/2
根据输入地址的不同组合译出唯一地址，故可 用作地址译码器。接成多路分配器，可将一个信号 源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数，如 图8.3.2所示，实现的逻辑函数是:
2020/5/2
Initar 和Final栏分别表示输出字信号的起始 地址和终止地址，设置后，字信号从起始地址 开始逐条输出。
本例设置起始地址是0000，终止地址是 0009。字信号的输出方式分为Step（单步）
用鼠标单击一次Step按钮，字信号输出一 条。这种方式可用于对电路进行单步调试，便 于观察电路变化状态。
表8.3.2 74145逻辑功能
2020/5/2
2020/5/2
图8.3.5 译码器驱动指示灯电路
电路中字信号输入操作：双击字信号图标， 出现如图8.3.6对话框。字信号参数设置方法请 参照1,5节中的1.5.7（字信号发生器）小节。
Edit: 栏为正在编辑的那条字信号的地址 Current: 栏为正在输出的那条字信号的地 址。
Z＝ ABCABCABC＋ABC
2020/5/2
图8.3.1 作数据分配器 图8.3.2 实现逻辑函数
2020/5/2
利用使能端能方便地将两个 3/8译码器组合 成一个4/16译码器，如图8.3.3所示。
2020/5/2
图8.3.3 用两个 3/8译码器组合成一个4/16译码器电路
2020/5/2
2020/5/2
以3线－8线译码器74LS138为例进行分析， 其逻辑功能如表8.3.1所示，表中 A2 、A1 、A0 为 地址输入端，Y 7 ～ Y 0为译码输出端，G1（S1）、 G2A (S 2 )、G2B(S 3 )为使能端。当G1（S1）＝1， G2A(S 2 )＋G2AB(S 3 )＝0时，器件使能，地址码所 指定的输出端有信号（为0）输出，其它所有输出 端均无信号（全为1）输出。当G1（S1）＝0， G2A ( )＋G2B（ ）＝
2020/5/2
8.3 译码器电路
译码是编码的逆过程，把二进制码还原成给定 的信息符号(数符、字符或运算符等)。能完成译码 功能的电路叫译码器。译码器输入二进制数码的位 数n与输出端数m之间的关系为m≤ 。若m= 称 为全译码。m＜ 称为非全译码。
2020/5/2
译码器是一个多输入、多输出的组合逻辑电路。 它的作用是把给定的代码进行“翻译”，变成相 应的状态，使输出通道中相应的一路有信号输出。 译码器在数字系统中有广泛的用途，不仅用于代 码的转换、终端的数字显示，还用于数据分配， 存贮器寻址和组合控制信号等。不同的功能可选 用不同种类的译码器。
2020/5/2
8.3.1变量译码器 变量译码器的特点：对应于输入的每一位二 进制码，译码器只有确定的一条输出线有信号输 出。这类译码芯片有2线—4线译码器74LSl39，3 线—8线译码器74LSl38、74LS137、74LS237、 74LS238、74LS538，4线-16线译码器MC74154、 MC74159、4514、4515等。
2020/5/2
2020/5/2
译码器可分为通用译码器和显示译码器两大 类。前者又分为变量译码器和代码变换译码器。 变量译码器（又称二进制译码器），用以表示输 入变量的状态，如2线－4线、3线－8线和4线－ 16线译码器。
若有n个输入变量，则有 个不同的组合状 态，就有 个输出端供其使用。而每一个输出所
代表的函数对应于n个输入变量的最小项。
2020/5/2
8.3.4 译码器驱动指示灯电路 74145是BCD码到十进制数译码器，其逻辑 功能见表8.3.2，其中×为随意态。74145为集电 极开路输出型的电路．其吸收大电流的能力较强 且输出管具有高的击穿电压。用74145选择驱动 指示灯和继电器的电路如图8.3.5所示。
2020/5/2
2020/5/2
2020/5/2
图8.3.4 74LS45的逻辑符号
8.3.3 显示译码器 用来驱动荧光数码管、发光二极管等显示器件 的译码器称为显示译码器。它可将数符或字符的各 种编码转换成字型码显示出来。这类集成芯片有： BCD-七段译码器7445、7446、7447、7448、7449、 74246、74247、74LS247、74LS248、74LS249、 4558，十进制数—七段译码器4026，BCD码—十进 制译码器／驱动器74LSl45等。
8.3.2 码制变换译码器
码制变换译码器可以把一种码制变换成另一 个码制。常用的集成芯片有4线-10线译码器 74LS42、7443、74441、C1M028、74141、74145 等。74LS45的逻辑电路及符号如图8.3.4所示。其4 条输入线为8421BCD码，输出的10根线为对应的 十进制状态．其输出为低电平有效。
2020/5/2
X时，或 G1（S1）＝X，G2A（S 2）＋G2B(S 3 )＝1 时，译码器被禁止，所有输出同时为1。括号中的 符号为实际芯片中的符号。
2020/5/2
表码器实际上也是负脉冲输出的脉冲分 配器。若利用使能端中的一个输入端输入数据信息， 器件就成为一个数据分配器(又称多路分配器)，如 图8.3.1所示。若在G1(S1)输入端输入数据信息， G2A( S 2 )＝G2B(S 3 )＝0，地址码所对应的输出是 G1(S1)数据信息的反码；若从G2A(S 2)端输入数据信 息，令G1(S1)＝1、 G2B( S 3 )＝0，地址码所对应的