交通灯控制器VHDL设计
交通信号控制器的VHDL的设计说明
E D A 课程设计报告交通信号控制器的VHDL设计班级：2009级通信工程一班姓名：陈洁学号：2009550606指导老师：刘奇能交通信号控制器的VHDL的设计一、设计任务模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED作为交通信号灯，设计一个交通信号灯控制器。
能达到的要求：（1）交通灯从绿变红时，有4秒黄灯亮的间隔时间；（2）交通灯红变绿是直接进行的，没有间隔时间；（3）主干道上的绿灯时间为40秒，支干道的绿灯时间为20秒；（4）在任意时间，显示每个状态到该状态结束所需的时间。
主干道图1 路口交通管理示意图表1 交通信号灯的4种状态二、设计原理1、设计目的：学习DEA开发软件和QuartusII的使用方法，熟悉可编程逻辑器件的使用。
通过制作来了解交通灯控制系统，交通灯控制系统主要是实现城市十字交叉路口红绿灯的控制2、设计说明（1）第一模块：clk时钟秒脉冲发生电路在红绿灯交通信号系统中，大多数情况是通过自动控制的方式指挥交通的。
因此为了避免意外事件的发生，电路必须给一个稳定的时钟（clock）才能让系统正常运作。
模块说明：系统输入信号：Clk: 由外接信号发生器提供256的时钟信号；系统输出信号：full：产生每秒一个脉冲的信号；（2）第二模块：计数秒数选择电路计数电路最主要的功能就是记数负责显示倒数的计数值，对下一个模块提供状态转换信号。
模块说明：系统输入：full: 接收由clk电路的提供的1hz的时钟脉冲信号；系统输出信号：tai：产生显示电路状态转换信号gw：倒计数值秒数个位变化控制信号sw：倒计数值秒数十位变化控制信号sgw：次倒计数值秒数个位变化控制信号；ssw：次倒计数值秒数十位变化控制信号；（3）第三模块：红绿灯状态转换电路本电路负责红绿灯的转换。
模块说明：系统输入信号：full: 接收由clk电路的提供的1hz的时钟脉冲信号；tai: 接收计数秒数选择电路状态转换信号；系统输出信号：zhuangtai: 负责红绿灯的状态显示。
基于vhdl语言的交通信号灯设计说明书
交通信号控制器的VHDL的设计1.设计任务模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED 作为交通信号灯，设计一个交通信号灯控制器，示意图如图1-1所示。
要求：（1）交通灯从绿变红时，有4秒黄灯亮的间隔时间；（2）交通灯红变绿是直接进行的，没有间隔时间；（3）主干道上的绿灯时间为40秒，支干道的绿灯时间为20秒；（4）在任意时间，显示每个状态到该状态结束所需的时间。
支干道主干道图1-1 路口交通管理示意图表1-1 交通信号灯的4种状态2.设计要求采用VHDL语言编写程序，并在QuartusII工具平台中进行开发，下载到EDA 实验箱进行验证。
编写设计报告，要求包括方案选择、程序清单、调试过程、测试结果及心得体会。
3.设计方案据输图3-1 交通信号灯控制器程序原理框图进程将CLK信号分频后产生1秒信号，然后构成两个带有预置数功能的十进制计数器，并产生允许十位计数器计数的控制信号。
状态寄存器实现状态转换和产生状态转换的控制信号，下个模块产生次态信号和信号灯输出信号，以及每一个状态的时间值。
经过五个模块的处理，使时间计数、红绿灯显示能够正常运行。
程序原理图如图3-1所示。
4.各模块具体设计4.1顶层文件的设计顶层文件的原理图可以依据系统的框图进行，由控制模块JTD_CTRL、计时模块JTD_TIME、译码驱动模块JTD_LIGHT、显示模块JTD_DIS和分频模块JTD_FQU 五部分组成，其顶层原理图文件如图3-1所示。
图4-1交通灯顶层文件原理图顶层模块的程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY TRAFFIC ISPORT(CLK1K,CLR:IN STD_LOGIC;M:IN STD_LOGIC_VECTOR(2 DOWNTO 0);LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0);ABL:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END TRAFFIC;ARCHITECTURE BEHA VE OF TRAFFIC ISCOMPONENT JTD_FQU IS --分频器元件的例化PORT(CLK1K:IN STD_LOGIC;CLK:OUT STD_LOGIC);END COMPONENT;COMPONENT JTD_DIS IS --数码显示的元件例化PORT(CLK1K,CLK,CLR:IN STD_LOGIC;M:IN STD_LOGIC_VECTOR(2 DOWNTO 0);AT,BT:IN STD_LOGIC_VECTOR(7 DOWNTO 0);LED:OUT STD_LOGIC_VECTOR(6 DOWNTO 0);SEL:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;COMPONENT JTD_LIGHT IS --译码驱动的元件例化PORT(CLR:IN STD_LOGIC;M,S:IN STD_LOGIC_VECTOR(2 DOWNTO 0);ABL:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT;COMPONENT JTD_TIME IS --计时元件的例化PORT(CLK,CLR:IN STD_LOGIC;M,S:IN STD_LOGIC_VECTOR(2 DOWNTO 0);AT,BT:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT;COMPONENT JTD_CTRL IS --控制模块的元件例化PORT(CLK,CLR:IN STD_LOGIC;AT,BT:IN STD_LOGIC_VECTOR(7 DOWNTO 0);M:IN STD_LOGIC_VECTOR(2 DOWNTO 0);S:OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT;SIGNAL CLK:STD_LOGIC;SIGNAL AT:STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL BT:STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL S:STD_LOGIC_VECTOR(2 DOWNTO 0);BEGINU1:JTD_FQU PORT MAP( --名字关联方式赋值CLK1K=>CLK1K,CLK=>CLK);U2:JTD_TIME PORT MAP(CLR=>CLR,AT=>AT,BT=>BT,CLK=>CLK,M=>M,S=>S);U3:JTD_CTRL PORT MAP(M=>M,S=>S,CLK=>CLK,CLR=>CLR,AT=>AT,BT=>BT);U4:JTD_DIS PORT MAP(CLK1K=>CLK1K,CLK=>CLK,CLR=>CLR,AT=>AT,BT=>BT,LED=>LED,SEL=>SEL,M=>M);U5:JTD_LIGHT PORT MAP(CLR=>CLR,S=>S,ABL=>ABL,M=>M);END BEHA VE;4.2 控制模块JTD_CTRL的设计控制的模块根据外部输入信号M2~M0和计时模块JTD_TIME的输入信号，产生系统的状态机，控制其他部分协调工作。
基于VHDL的交通灯控制器设计
基于VHDL 的交通灯控制器设计翟殿棠,方 敏,厉光伟(济南大学控制科学与工程学院 山东济南 250022)摘 要:传统的交通灯控制器多数由单片机或PLC 实现,本文介绍基于EDA 技术设计交通灯控制器的一种方案。
EDA 技术的一个重要特征就是使用硬件描述语言(HDL)来完成系统的设计文件,这在电子设计领域已得到设计者的广泛采用。
给出了交通灯控制器的VH DL 源程序和仿真结果。
仿真结果表明该系统的设计方案正确。
展示了VH DL 语言的强大功能和优秀特性。
关键词:交通灯控制器;电子设计自动化;硬件描述语言;可编程器件中图分类号:T N702 文献标识码:B 文章编号:1004373X(2007)0318702Design of Traffic Light Controller Based on VHDLZH AI Diantang,FANG Min,LI Guangwei(School of Cont rol Sci ence and Engineering,Ji nan Universi t y,Ji c nan,250022,China)A bstra ct :Tr affic light controller is usually developed by micr oprocessor or PLC.This paper introduces the design of t raffic light controller base on EDA,one im portant character istic of the EDA is that the design documents should be complet ed by the HDL,and it is widely used by electr onic designer now.The VH DL source progr ammer and simulating r esults of traffic light cont roller are given.T he simulating r esults show that the design met hod is corr ect,it shows the powerful function and excel 2lent char acter of the VHDL.Keywords :traff ic light controller;EDA;HDL;PLD收稿日期:20060706应用VH DL 语言设计数字系统,大部分设计工作可在计算机上完成,从而缩短系统开发时间,提高工作效率。
基于VHDL的交通灯控制器设计
生物医学工程王春雨基于VHDL的交通灯控制器设计应用VHDL语言设计数字系统，大部分设计工作可在计算机上完成，从而缩短系统开发时间，提高工作效率。
下面介绍基于VHDL设计交通灯控制器的一种方案，并给出源程序和仿真结果。
1 系统功能与要求实现交通繁忙的主路和偶有车行的小路交会路口的交通管理。
要求：1、交通灯控制器控制主干道和小路交叉路口的交通。
2、小路口来车，主线路口绿灯切换到黄灯5秒钟后变为红灯。
3、红灯燃亮20秒后，自动切换为绿灯。
4、指示左转弯的绿灯亮12 s，绿灯变至红灯时，黄灯亮3 s。
5、主路的交通管制重新切换到绿灯后5分钟内不理睬小路上的车况，即使又有车辆驶入小路路口。
上述主路上的灯光显示，小路口的灯信号与之逻辑配合。
2 程序设计根据交通灯控制器的功能与要求，将其总体电路分为分频器、信号控制器两个模块。
外部脉冲振荡器的频率选为32768 kHz，经分频器分频得1 Hz的信号，1 Hz信号用做信号控制器的计数脉冲，用VHDL设计组成交通灯控制器的分频器、信号控制器两个模块，在M AX+plus Ⅱ平台上，编译VHDL程序，然后用原理图输入法形成总体框图。
实验程序：Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.STd_Logic_Unsigned.All;Entity Frequency10Hz IsPort(Clk20M: In Std_Logic;Clk10Hz:Out Std_Logic);End;Architecture Count Of Frequency10Hz Is Signal Tout:Integer Range 0 to ;Signal Clk:Std_Logic;BeginProcess(Clk20M)BeginIf rising_edge(Clk20M) thenIf Tout= thenTout<=0;Clk<=Not Clk;Else Tout<=Tout+1;End If;End If;End Process;Clk10Hz<=Clk;End;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.STd_Logic_Unsigned.All; Entity Frequency IsPort(Clk10Hz: In Std_Logic;Clk1Hz:Out Std_Logic);End;Architecture Count Of Frequency Is Signal Tout:Integer Range 0 to 4;Signal Clk:Std_Logic;BeginProcess(Clk10Hz)BeginIf rising_edge(Clk10Hz) thenIf Tout=4 thenTout<=0;Clk<=Not Clk;Else Tout<=Tout+1;End If;End If;End Process;Clk1Hz<=Clk;End;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.Std_Logic_Unsigned.All;Entity Controller IsPort(Clock:In Std_Logic;Hold:In Std_Logic;CountNum:IN Integer RANgE 0 TO 49;Flash:Out Std_Logic;NumA,NumB:Out Integer Range 0 To 25;RedA,GreenA,YellowA:Out Std_Logic;RedB,GreenB,YellowB:Out Std_Logic);End;ARCHITECTURE Behavior OF Controller IS BEGINPROCESS(CLOCK)BeginIf falling_edge(Clock) thenIf Hold='1' thenRedA<='1';RedB<='1';GreenA<='0';GreenB<='0';YellowA<='0';YellowB<='0';Flash<='1';ElseFlash<='0';If CountNum<=19 thenNumA<=20-CountNum;RedA<='0';GreenA<='1';YellowA<='0';Elsif (CountNum<=24) thenNumA<=25-CountNum;RedA<='0';GreenA<='0';YellowA<='1';ElseNumA<=50-CountNum;RedA<='1';GreenA<='0';YellowA<='0';End If;If CountNum<=24 thenNumB<=25-CountNum;RedB<='1';GreenB<='0';YellowB<='0';Elsif CountNum<=44 thenNumB<=45-CountNum;RedB<='0';GreenB<='1';YellowB<='0';ElseNumB<=50-CountNum;RedB<='0';GreenB<='0';YellowB<='1';End If;End If;End If;End Process;End;LIBRARY IEEE;USE IEEE.Std_logic_1164.all;Use IEEE.Std_Logic_Unsigned.All; ENTITY Counter ISPORT(Clock:IN Std_logic;Reset:IN Std_logic;Hold:IN Std_logic;CountNum:BUFFER Integer RANGE 0 TO 49 );END;ARCHITECTURE Behavior OF Counter IS BEGINPROCESS(Reset,Clock)BEGINIF Reset='1'THENCountNum<=0;ELSIF rising_edge(Clock) THENIF Hold='1'THENCountNum<=CountNum;ELSEIF CountNum=49 THENCountNum<=0;ELSECountNum<=CountNum+1;END IF;END IF;END IF;END PROCESS;END Behavior;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.Std_Logic_Unsigned.All;Entity Display IsPort( Clock:In Std_Logic;Flash:In Std_Logic;Qin:In Std_Logic_Vector(3 Downto 0); Display:Out Std_Logic_Vector(0 to 6)); End;Architecture Light Of Display IsSignal Timeout:Integer Range 0 To 11;BeginProcess(Clock)BeginIf rising_edge(Clock) thenIf (Flash='0') thenTimeout<=0;ElseIf (Timeout=11) thenTimeout<=0;ElseTimeout<=Timeout+1;End If;End If;If (Timeout<=6) thenCase Qin IsWhen "0000"=>Display<="";When "0001"=>Display<="";When "0010"=>Display<="";When "0011"=>Display<="";When "0100"=>Display<="";When "0101"=>Display<="";When "0110"=>Display<="";When "0111"=>Display<="";When "1000"=>Display<="";When "1001"=>Display<="";When Others=>Display<="";End Case;ElseDisplay<="";End If;End If;End Process;End;Library IEEE;Use IEEE.Std_Logic_1164.All;Use IEEE.Std_Logic_Unsigned.All; Entity Fenwei IsPort(Numin:In Integer Range 0 To 25;NumA,NumB:Out Integer Range 0 To 9 );End;Architecture Fen Of Fenwei IsBeginProcess(Numin)BeginIf Numin>=20 thenNumA<=2;NumB<=Numin-20;Elsif Numin>=10 thenNumA<=1;NumB<=Numin-10;ElseNumA<=0;NumB<=Numin;End If;End Process;End;顶层框图：3．仿真结果。
基于vhdl交通灯控制器的设计和实现说明书
基于VHDL语言的交通灯控制器设计与实现摘要 VHDL是Very High Speed Integrated Circuit Hardware Description Language的缩写，意思是超高速集成电路硬件描述语言。
对于复杂的数字系统的设计，它有独特的作用。
它的硬件描述能力强，能轻易的描述出硬件的结构和功能。
这种语言的应用至少意味着两种重大的改变：电路的设计可以通过文字描述的方式完成；电子电路可以当作文件一样来存储。
随着现代技术的发展，这种语言的效益与作用日益明显，每年均能够以超过30%的速度快速成长。
交通灯控制系统通常要实现自动控制红绿灯的变化，基于FPGA设计的交通灯控制系统电路简单、可靠性好。
本系统可控制2个路口的红、黄、绿三盏交通灯。
对于Max+PlusⅡ开发工具，它是美国Altera公司自行设计的一种CAE软件工具。
他具有全面的逻辑设计能力，设计者可以自由组合文本、图形和波形输入法，建立起层次化的单器件或多器件设计。
利用该工具配备的编辑、编译、仿真、综合、芯片编程等功能，将设计的电路图或电路描述程序变成基本的逻辑单元写入到可编程芯片中（如CPLD、FPGA），做成ASIC芯片。
仿真实验结果表明了该编解码器的正确性和合理性。
关键词：交通灯；控制器；VHDL；MAX+PlusⅡAbstract VHDL is the Very Hight Speed Integrated Circuit Hardware Description Language acronym,meaning that high-speed integrated circuit hardware description language.For complex digital system design,it has a unique role.Its hardware descirption ability,can easily describe the structure and funtion of the hardware.The application of this language implies that at least two kinds of major changes:the design of the circuit can actually be completed by the manner described in the text;electronic circuits can be used as to store the same files.With modern technology,the benefits and role of this language has become more obvious everyyear to more than 30% of the rate of rapid growth.Traffic light control system is usually to achieve the automatic trafffic light changes,FPGA-based design of a traffic light control system circuit is simplem,and good reliability.The system can control two junctions of red,yellow,green,three traffic lights.For the Max-Plus II development tool,it is United States Altera’s own design of a CAE software tools.It has a comprehensive logic design capabilities,designers can freely mix text,graphics,and waveform input method,set up hierarchical design of a single device or multiple devices.The use of the tool is equipped with the editing,compiling,simulation,synthesis,chip programming features such as the design of the circuit or circuit described procedure into the basic logic unit is written into the programmable chip(eg,CPLD,FPGA),made of ASIC chips.The simulation results show that the correct codec and rationality.Keywords:traffic light;controller,VHDL,MAX+PlusII目录1 引言 (1)2 课题背景及相关技术 (2)2.1 Max+plusII简介 (2)2.2 VHDL语言简介 (3)2.3 VHDL设计的优点与设计方法 (5)3交通灯控制器分析 (7)3.1 分频器 (7)3.2 状态机 (8)4交通灯控制器的VHDL设计 (9)4.1程序流程图 (9)4.2交通灯顶层文件和管脚分配 (10)4.3分频器和状态机的图示符号 (11)4.4仿真波形图 (12)附录 (13)结束语 (17)参考文献 (18)1引言在交通发达的当代，交通灯控制器无疑是最实用的的工具。
基于vhdl交通灯课程设计
基于vhdl交通灯课程设计一、课程目标知识目标：1. 学生能理解并掌握VHDL语言的基本结构及其在交通灯控制系统中的应用；2. 学生能运用VHDL语言编写交通灯控制程序，实现对交通灯红、黄、绿灯亮灭时间的控制；3. 学生了解交通灯控制系统的工作原理，理解数字电路在实际应用中的重要性。
技能目标：1. 学生能够独立进行VHDL代码的编写，具备初步的编程能力；2. 学生通过课程设计实践，培养解决实际问题的能力，提高动手操作能力；3. 学生能够运用所学知识对交通灯控制系统进行调试和优化。
情感态度价值观目标：1. 学生在课程学习中，培养对电子信息技术专业的兴趣，激发学习热情；2. 学生通过团队合作完成课程设计，提高沟通与协作能力，增强团队意识；3. 学生认识到电子技术在现实生活中的应用，增强社会责任感和创新意识。
课程性质：本课程为电子信息技术专业高年级的专业课程设计，旨在通过实际操作，让学生将所学理论知识运用到实际项目中。
学生特点：学生已经掌握了VHDL语言的基本知识，具有一定的编程基础，对实际项目具有一定的兴趣和热情。
教学要求：结合学生特点和课程性质，注重实践操作，提高学生的动手能力和解决实际问题的能力。
在教学过程中，注重启发式教学，引导学生主动探索，培养学生的创新意识。
同时，关注学生的情感态度价值观培养，提高学生的综合素质。
通过分解课程目标，为后续教学设计和评估提供依据。
二、教学内容1. 交通灯控制系统原理介绍：讲解交通灯控制系统的工作原理，分析各个模块的功能及相互关系，使学生对交通灯控制系统有整体的认识。
相关教材章节：第三章 数字电路设计基础，第四节 交通灯控制系统原理。
2. VHDL语言基础回顾：回顾VHDL语言的基本结构、语法和常用语句，为后续编程打下基础。
相关教材章节：第二章 VHDL语言基础，全章。
3. 交通灯控制程序设计：详细讲解如何使用VHDL语言编写交通灯控制程序，包括红、黄、绿灯亮灭时间的设置。
交通灯控制器VHDL设计
情况
LIGHT: OUT STD_LOGIC_VECTOR(5 DOWNTO 0); --
light:G1,R1,Y1,G2,R2,Y2;
Q1,Q2 : OUT INTEGER RANGE 0 TO 55);
END TRAFFIC2 ;
ARCHITECTURE behav OF TRAFFIC2 IS
亮红灯 ELSIF CLK'EVENT AND CLK='1'
THEN CASE STATE IS --states为s0时，南北方向亮绿灯，东西方向亮红灯,50s WHEN S0=> LIGHT<="100010";
T1<=T1-1;T2<=T2-1; Q1<=T1;Q2<=T2; IF T1=0 THEN
END IF;
--states为s3时，南北方向亮红灯，东西方向黄灯，
5s WHEN S3=> LIGHT<="010001";
T1<=T1-1;T2<=T2-1;
Q1<=T1;Q2<=T2;
IF T1=0 THEN
STATE<=S0;T1<=50;T2<=55;
END IF;
WHEN OTHERS=>STATE<=S0;T1<=50;T2<=55;--主
END IF;
--states为s2时，南北方向亮红灯，东西方向绿灯，
30s WHEN S2=> LIGHT<="010100";
T1<=T1-1;T2<=T2-1;
Q1<=T1;Q2<=T2;
EDA实验报告：基于VHDL语言的交通灯控制系统设计与实现
图为k1=0时的输出状态s1，输出恒为011110。即亮灯为R1，y2。保持时间1S。
(k2=0)
上图为k2=0时的输出状态s2，输出恒为101011。即亮灯为G1，R2。保持时间2S。
(k3=0)
上图为k3=0时的输出状态s3，输出恒为110011。即亮灯为R1，G2。保持时间1S。
四、小结及心得体会
else
if counter<5 then
next_state<=s3;
else
next_state<=s0;
end if;
end if;
end if;
end if;
end if;
end case;
end process;
ouput:process(current_state)
begin ——显示程序
begin
u1: jiaotongdeng port map(
clk=>clki,
k0=>k0,
k1=>k1,
k2=>k2,
k3=>k3,
r1=>r1,r2=>r2,g1=>g1,g2=>g2,y1=>y1,y2=>y2
);
u2: div port map(clk=>clk1,clk_out=>clki);
end if;
end if;
end if;
when s3=>
if k0='0' then
next_state<=s0;
else
if k1='0' then
next_state<=s1;
基于VHDL的交通灯控制器的设计
基于VHDL的交通灯控制器的设计一、设计目的1、掌握计数器、分频器、译码器的工作原理和设计方法；2、掌握数码管的动态扫描译码显示的工作原理和设计方法；3、掌握交通灯控制器的设计方法；4、掌握在EDA开发软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法，掌握该环境下系统的功能仿真、时序仿真、管脚锁定和芯片下载的方法。
二、概述在城市的的十字路口处都设置有交通信号灯控制系统，这个系统由绿、黄、红信号灯指挥十字路口车辆和行人的正常通行。
其示意图如下所示：要支道主要干道S主要干道次要支道三、设计任务与要求设计一个主要干道和次要支道交叉路口处的交通信号灯控制器,其技术要求如下：1、要求主要干道和次要支道上各具有绿、黄、红三色信号灯，用来指示车辆的允许通行或禁止通行，同时设有计时、译码及显示电路,显示定时器的定时状态。
2、如果只有一个方向有车时，则保持该方向畅通；当两个方向都有车时，主要干道和次要支道交替通行，但主要干道通行的时间要比次要支道长一些。
设主要干道每次通行的时间为60秒，即主要干道每次绿灯亮的时间为60秒；次要支道上每次通行时间为30秒，即次要支道上绿灯亮的时间为30秒。
3、要求主要干道或是次要支道上绿灯亮足规定的时间后，要求黄灯先亮5秒钟后红灯才能亮，然后才能交换通行车道。
四、系统框图及组成系统主要由控制器和处理器两部分组成，控制器接受外部系统时钟信号。
处理器由定时器和译码显示器组成。
定时器能向控制器发出5秒、30秒和60秒的定时信号，译码器在控制器的控制下，改变交通灯的信号。
根据上述要求画出系统框图如下：图中：R：主要干道传感器来的信号，高电平表示有车，低电平表示设车。
S：次要支道传感器来的信号，高电平表示有车，低电平表示设车。
T L：主要干道绿灯亮的时间间隔为60秒，即主要干道车辆通行的时间为60秒，定时时间到时，T L=1，否则，T L=0。
T S：次要支道绿灯亮的时间间隔为30秒，即次要支道车辆通行的时间为30秒，定时时间到时，Ts=1，否则，T S=0。
VHDL状态机设计的智能交通控灯 精品
题目：基于VHDL状态机设计的智能交通控灯1 引言可编程器件的广泛应用，为数字系统的设计带来了极大的灵活性。
由于可编程器件可以通过软件编程对硬件的结构和工作方式进行重构，使得硬件的设计可以如同软件设计那样快捷方便。
由于高速发展的FPGA/CPLD兼有串、并行工作方式和高速、高可靠性的特点[1]，在电子系统设计中得到了广泛应用。
通常使用硬件描述语言（Hardware Description Language，HDL）进行数字电子系统设计。
目前应用广泛的硬件描述语言有：VHDL语言，Verilog HDL语言，AHDL语言。
VHDL语言由于具有强大的行为描述能力和丰富的仿真语句从而成为系统设计领域最佳的硬件描述语言。
2设计方案2.1状态机简介关于状态机的一个极度确切的描述是它是一个有向图形，由一组节点和一组相应的转移函数组成[2]。
状态机通过响应一系列事件而“运行”。
每个事件都在属于“当前”节点的转移函数的控制范围内，其中函数的范围是节点的一个子集。
函数返回“下一个”（也可以是同一个）节点。
这些节点中至少有一个必须是终态。
当到达终态，状态机停止。
包含一组状态集（states）、一个起始状态（start state）、一组输入符号集（alphabet）、一个映射输入符号和当前状态到下一状态的转换函数（transition function）的计算模型[3]。
当输入符号串，模型随即进入起始状态。
它要改变到新的状态，依赖于转换函数[4]。
在有限状态机中，会有有许多变量，例如，状态机有很多与动作（actions）转换或状态关联的动作，多重起始状态，基于没有输入符号的转换，或者指定符号和状态（非定有限状态机）的多个转换，指派给接收状态（识别者）的一个或多个状态[5]，等等。
有限状态机克服了纯硬件数字系统顺序方式控制不灵活的缺点[6]。
状态机的工作方式是根据控制信号按照预先设定的状态进行顺序运行的，状态机是纯硬件数字系统中的顺序控制电路，因此状态机在其运行方式上类似于控制灵活和方便的CPU ，而在运行速度和工作可靠性方面都优于CPU [7]。
十字路口交通灯控制器的VHDL设计
基于FPGA的半整数分频器设计一.系统设计任务及功能概述1.系统设计任务基于FPGA的半整数分频器设计任务要求：设有一个5MHz(或7、9、11、13、15、17、19、21、23 、25MHz)的时钟源，但电路中需要产生一个2MHz的时钟信号，由于分频比为2.5（或3.5、4.5、5.5、6.5、7.5、8.5、9.5、10.5、11.5、12.5），因此采用小数分频。
2.小数分频的基本原理小数分频的基本原理是采用脉冲吞吐计数器和锁相环技术先设计两个不同分频比的整数分频器，然后通过控制单位时间内两种分频比出现的不同次数来获得所需要的小数分频值。
如设计一个分频系数为10.1的分频器时，可以将分频器设计成9次10分频，1次11分频，这样总的分频值为：F=（9×10+1×11）/（9+1）=10.13.系统功能概述本系统是一个基于FPGA的半整数分频器，具有以下功能：有一个5MHz的时钟源，通过半整数分频器后电路中可以产生的是一个2MHz的时钟信号二.系统设计方案和程序设计1.系统设计方案下图给出再利用模PORT(CLR,ENA,CLK:IN STD_LOGIC;QA,QB,QC,QD:OUT STD_LOGIC);END ENTITY JSHQ11;ARCHITECTURE ART OF JSHQ11 IS --定义了结构体SIGNAL CQI: STD_LOGIC_VECTOR(0 TO 3);BEGINPROCESS(CLK,CLR,ENA)IS --进程开始，CLK,CLR,ENA为敏感信号BEGINIF CLR='1' THEN CQI<="0000";ELSEIF CLK'EVENT AND CLK='1'THENIF ENA='1'THENIF CQI=10THEN CQI<="0000";ELSECQI<=CQI+1;END IF;END IF;END IF;END IF;END PROCESS;QA<=CQI(0); -- 信号赋值QB<=CQI(1);QC<=CQI(2);QD<=CQI(3);END ARCHITECTURE ART;三、仿真结果及原理图1.模11计数器仿真波形图图1计数器仿真波形图2.模11计数器元件图图2计数器元件图3.半整数分频器原理图图3 分频器原理图4.半整数分频器仿真波形图图4分频器仿真波形图5.半整数分频器元件图图5分频器元件图6 输入输出管脚说明表1 半整数分频器管脚三.课程设计总结本次试验采用了程序与原理图相结合的设计方法，主要编写计数器的程序实现分频。
基于VHDL语言的交通信号灯设计
基于VHDL语言的交通信号灯设计交通信号灯的设计是交通管理中非常重要的一环，通过合理的交通信号灯设计，可以提高道路交通的效率，并保证交通的安全性。
在本文中，将基于VHDL语言设计一个简单的交通信号灯系统，对信号灯进行控制。
首先，我们需要了解交通信号灯的基本原理。
一般情况下，交通信号灯通常分为红灯、黄灯和绿灯三个状态。
每个状态的时间长度可以根据实际情况进行调整。
在设计中，我们将考虑两个十字路口，每个十字路口设置一个交通信号灯。
接下来，我们将使用VHDL语言进行交通信号灯的设计。
首先定义一个信号类型，表示交通灯的三种状态：```vhdltype traffic_light_state is (red, yellow, green);```然后，定义信号灯实体，包括输入信号和输出信号：```vhdlentity traffic_light isportclk: in std_logic;reset: in std_logic;north_south_light: out traffic_light_state;east_west_light: out traffic_light_stateend traffic_light;```在实体中，我们使用了时钟clk和复位信号reset，以确保交通灯的状态按照预期进行转换。
north_south_light和east_west_light是输出信号，表示两个十字路口的交通信号灯状态。
接下来，我们定义信号灯行为。
在时钟上升沿或复位信号为高时，交通灯的状态会发生变化。
我们可以使用一个计数器和状态机来实现交通灯的控制。
当计数器达到一定值时，状态机将更新信号灯的状态。
```vhdlarchitecture behav of traffic_light issignal state: traffic_light_state := red;beginprocess(clk, reset)beginif reset = '1' thencounter <= 0;state <= red;elsif rising_edge(clk) thencounter <= counter + 1;case state iswhen red =>state <= green;counter <= 0;end if;when green =>state <= yellow;counter <= 0;end if;when yellow =>state <= red;counter <= 0;end if;end case;end if;end process;north_south_light <= state; east_west_light <= state; end behav;```最后，我们需要在顶层模块中实例化交通信号灯实体，并提供时钟和复位信号。
交通灯控制器的vhdl程序设计
交通灯控制器一、实验目的：1、学会使用VHDL语言编程解决实际问题；2、实现高速公路与乡间小路的交叉路口红绿灯的控制;3、熟悉MAX-plusⅡ的使用。
二、实验设备：PC 机一台三、实验原理与内容：实现高速公路与乡间小路的交叉路口红绿灯的控制。
功能如下要求：1.只有在小路上发现汽车时，高速公路上的交通灯才可能变为红灯。
2.当汽车行驶在小路上时、小路的交通灯保持为绿灯，但不能超过给定的延迟时间。
〔注；这段时间定义为20S时间)。
3.高速公路灯转为绿灯后，即使小路上有汽车出现,而高速公路上并无汽车，也将在给定的时间内保持高速公路绿灯。
(注：这段时间定义为60S)。
程序流程图：高速公路通车小路有车T>60S5S黄灯小路通车T>20S 5S黄灯小路有车YYYN NN N Y四、实验步骤：1、在C 盘以后的盘上建一个文件夹,后缀名不能有中文。
2、打开MAX-plus Ⅱ，单击file ，在new 中选择text editorfile ，单击ok 打开文本编辑框。
3、保存到新建的文件夹中，名称与实体一致，类型为 .vhd 。
4、在编辑框中输入程序，保存，置顶（file->project->setproject current file ）；5、编译MAX-plusⅡ->compiler->star,如果有错误，可根据错误提示修改源程序，直到编译没有错误。
6、波形编辑MAX-plusⅡ->Wavefrom editor->Enter Nodes from Snf->list-> => ->ok;7、设置仿真信号（时钟信号，输入信号），保存。
8、仿真simulator，保存，改变输入信号仿真。
五、程序：LIBRARY IEEE; --库和程序包USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY JTDKZ IS --实体JTDKZ的说明PORT(CLK:IN STD_LOGIC; --时钟信号SB:IN STD_LOGIC; --小路有无车信号(SB=1:小路有车）MR,MY,MG,BR,BY,BG:OUT STD_LOGIC);--交通灯信号END ENTITY JTDKZ;ARCHITECTURE ART OF JTDKZ IS--JTDKZ的结构体说明TYPE STATE_TYPE IS(A,B,C,D);--定义信号SIGNAL STATE:STATE_TYPE;BEGINCNT:PROCESS(CLK) ISV ARIABLE CLR:BIT;--在进程中定义变量CLR（CLR=0：计时清零）V ARIABLE S:STD_LOGIC_VECTOR(0 TO 5);--在进程中定义变量S（S为时钟计时器）BEGINIF(CLK'EVENT AND CLK='1')THEN--判断时钟信号上升沿IF CLR='0'THEN--当CLR=0时计时变量清零S:="000000";ELSES:=S+1;END IF;CASE STATE IS--状态A为大路通车（绿灯），小路禁止通车（红灯）WHEN A=>MR<='0';MY<='0';MG<='1';BR<='1';BY<='0';BG<='0';IF(SB='1') THEN--判断小路是否有车IF(S="111011") THEN--判断大路通行是否满60秒STATE<=B;CLR:='0';--大路满60秒，计时清零，转到状态BELSESTATE<=A;CLR:='1';--大路不满60秒，继续状态AEND IF;ELSESTATE<=A;CLR:='1';--小路没车，大路一直通车END IF;--状态B为大路禁止通车（黄灯），小路禁止通车（红灯）WHEN B=>MR<='0';MY<='1';MG<='0';BR<='1';BY<='0';BG<='0';IF S="000100" THEN--判断大路黄灯是否满5秒STATE<=C;CLR:='0';--满5秒，计时清零，跳转到C状态ELSESTATE<=B;CLR:='1';--不满5秒继续状态B。
交通灯控制器VHDL设计
EDA课程设计.题目：交通灯控制器VHDL设计&专业：通信工程班级：通信082姓名：XXX学号：XXXXXXXX【$设计要求；乐曲硬件演奏电路的VHDL设计要求：1、设计一个交通信号灯控制器，由一条主干道和一条支干道汇合成十字路口，在每个入口处设置红、绿、黄三色信号灯，红灯亮禁止通行，绿灯亮允许通行，黄灯亮则给行驶中的车辆有时间停在禁行线外。
2、红、绿、黄发光二极管作信号灯，。
3、主干道处于常允许通行的状态，支干道有车来时才允许通行。
主干道亮绿灯时，支干道亮红灯；支干道亮绿灯时，主干道亮红灯。
4、主、支干道均有车时，两者交替允许通行，主干道每次放行45秒，支干道每次放行25秒，设立45秒、25秒计时、显示电路。
5、在每次由绿灯亮到红灯亮的转换过程中，要亮5秒黄灯作为过渡，使行驶中的车辆有时间停到禁行线外，设立5秒计时、显示电路。
：教学提示:1、选择1HZ时钟脉冲作为系统时钟。
2、 45秒、25秒、5秒定时信号可用顺计时，也可用倒计时，计时起始信号由主控电路给出，每当计满所需时间，即向主控电路输出“时间到”信号，并使计数器清零，由主控电路启、闭三色信号灯或启动另一计时电路。
显示结果：设计一个十字路口的交通灯控制器，能显示十字路口东西、南北两个方向的红、黄、绿灯的指示状态。
用两组红、黄、绿三种颜色的灯分别作为东西、南北两个方向的红、黄、绿灯，变化规律为：东西绿灯亮，南北红灯亮→东西黄灯亮，南北红灯亮→东西红灯亮、南北绿灯亮→东西红灯亮，南北黄灯亮→东西绿灯亮，南北红灯亮….，这样依次循环。
南北方向是主干道车道，东西方向是支干道车道，要求两条交叉道路上的车辆交替运行，主干道每次通行时间都设为45秒，支干道每次通行时间都设为25秒，时间可设置修改。
在绿灯转为红灯时，要求黄灯先亮5秒钟，才能变换运行车道。
要求交通灯控制器有复位功能，在复位信号使能的情况下能够实现交通灯的自动复位，并且要求所有交通灯的状态变化，包括复位信号引起的均发生时钟脉冲的上升沿处。
交通信号灯的VHDL设计
EDA课程设计报告（交通信号控制器）院系班级姓名学号指导老师一、设计任务及要求：设计任务：模拟十字路口交通信号灯的工作过程，利用实验板上的两组红、黄、绿LED 作为交通信号灯，设计一个交通信号灯控制器。
要求：（1） 交通灯从绿变红时，有4秒黄灯亮的间隔时间；（2） 交通灯红变绿是直接进行的，没有间隔时间；（3） 主干道上的绿灯时间为40秒，支干道的绿灯时间为20秒；（4） 在任意时间，显示每个状态到该状态结束所需的时间。
主干道图1路口交通管理示意图二、设计方案的选择图2 交通信号灯控制器的原理框图图3 交通信号灯控制器程序原理框图三、程序清单和仿真波形图library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity traffic isport( clk: in std_logic;A1,B1,C1,D1,A2,B2,C2,D2: out std_logic;R1,Y1,G1,R2,Y2,G2:out std_logic) ;end ;architecture arch of traffic istype states is(s3,s2,s1,s0);signal state: states:=s0;signal next_state: states:=s0;signal count:std_logic_vector(2 downto 0);signal count0:std_logic_vector(3 downto 0);signal count1:std_logic_vector(3 downto 0);signal data0:std_logic_vector(3 downto 0);signal data1:std_logic_vector(3 downto 0);signal light:std_logic_vector(5 downto 0);signal en,load,carry:std_logic;beginp1:process(clk)beginif rising_edge(clk) thencount<=count+'1';end if;end process p1;p2:process(clk)beginif rising_edge(clk) thenif count="111" thencarry<='1';elsecarry<='0';end if;end if;end process p2;p3: process (carry,load)beginif rising_edge(carry) thenif load='1' thencount0<=data0;elsif count0="0000" thencount0<="1001";elsecount0<=count0-'1';end if;end if;end process p3;p4:process(carry)beginif carry='0' thenif count0="0000" thenen<='1';elseen<='0';end if;end if;end process p4;p5:process(carry,load,en)beginif(rising_edge (carry) and en='1') then if load ='1' thencount1<=data1;elsif count1="0000" thencount1<="1001";elsecount1<=count1-'1';end if;end if;end process p5;p6:process(carry)beginif(falling_edge(carry)) thenif(count0="0000" and count1="0000" ) thenload<='1';state<=next_state;elseload<='0';end if;end if;end process p6;p7: process(state)begincase state iswhen s0=> light<="001100";next_state<=s1;data0<="1001";data1<="0011";when s1=> light <="010100";next_state<=s2;data0<="0011";data1<="0000";when s2=> light <="100001";next_state<=s3;data0<="1001";data1<="0001";when s3=> light <="100010";next_state<=s0;data0<="0011";data1<="0000";end case;end process p7;A1<=count0(0);B1<=count0(1);C1<=count0(2);D1<=count0(3); A2<=count1(0);B2<=count1(1);C2<=count1(2);D2<=count1(3); R1<=light(5);Y1<=light(4);G1<=light(3);R2<=light(2);Y2<=light(1);G2<=light(0);end arch;四、调试过程1、采用VHDL语言编写交通灯的源程序，并在QUARTUSII上进行源程序的仿真，直至没有错误。
智能交通灯--VHDL
设计报告课程名称在系统编程技术任课教师设计题目交通信号灯班级姓名学号日期一、项目分析及设计要求（一）项目分析本项目设计一个智能交通灯控制系统，使其能模仿城市“十字”路口交通灯的功能，并能满足特殊的控制要求（如按键m的使用），该系统的具体功能如下：（1）该控制系统能控制东、西、南、北四个路口的红、黄、绿信号灯正常工作。
（2）当东西方向准行，南北方向禁行时，东西方向亮绿灯，南北方向亮红灯。
（3）当南北方向准行，东西方向禁行时，南北方向亮绿灯，东西方向亮红灯。
（4）绿灯亮完后，加亮一盏黄灯，以警告车辆及行人，准行方向即将改变（即准行变为禁行）。
（5）四个道口各用一组由十位和个位组成的数码管显示准行（或禁行）的剩余时间。
（6）在交通情况比较特殊的情况下，可以通过按键对交通灯进行紧急控制。
（二）设计要求本系统有两种工作状态：正常工作状态、紧急工作状态，可利用按键进行改变工作状态。
1.正常工作时：（1）十字路口的4个路口信号灯（红、黄、绿）显示各路口的各条通道的状态；（2）每个路口都有两位数码管显示当前信号灯的倒计时。
表1 信号灯状态转换表2.紧急情况：（1）四个路口的红灯全亮，禁止车辆通行；（2）四个路口的数码管显示全0，停止倒计时；（3）扬声器报警，警告车辆及行人。
图1 系统总体方框图二、系统设计及方案论证基于项目分析及设计要求，本系统采用“自顶向下”的设计思想，将整个交通灯控制系统分为四个子模块，即分频模块、倒计时控制模块、信号灯控制模块、报警模块。
本项目使用Quartus II软件进行设计，四个子模块（底层模块）分别采用VHDL语言设计，并进行元件打包，以供顶层文件使用。
设计好四个子模块后即可进行顶层文件的搭建，即交通灯控制系统，顶层文件采用图形设计方法，利用打包好的底层元件进行原理图绘制以实现项目功能。
图2 系统设计方框图根据GW48 EDA/SOPC系统使用说明，输入时钟信号采用CLOCK5的1024Hz，紧急情况按键输入使用高低电平发生器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Page 10
10
STATE<=S1;T1<=5;T2<=5; END IF; --states为s1时，南北方向亮黄灯，东西方向亮红，5s WHEN S1=> LIGHT<="001010"; T1<=T1-1;T2<=T2-1; Q1<=T1;Q2<=T2; IF T1=0 THEN STATE<=S2;T1<=35;T2<=30; END IF; --states为s2时，南北方向亮红灯，东西方向绿灯， 30s WHEN S2=> LIGHT<="010100"; T1<=T1-1;T2<=T2-1; Q1<=T1;Q2<=T2; IF T2=0 THEN STATE<=S3;T1<=5;T2<=5;
交通信号控制器VHDL设计
2014.12.7
设计构思
1.设计一个南北方向为主干道，东西方向为支干道； 2.选择一个标准时钟发生电路，为电路提供一个标准1HZ信 号； 3.（1）交通灯从绿变红时，有5秒黄灯亮的间隔时间；
（2）交通灯红变绿是直接进行的，没有间隔时间；
（3）主干道上的绿灯时间为50秒，支干道的绿灯时间为 30秒；
11
Page 11
STATE<=S3;T1<=5;T2<=5; END IF; --states为s3时，南北方向亮红灯，东西方向黄灯， 5s WHEN S3=> LIGHT<="010001"; T1<=T1-1;T2<=T2-1; Q1<=T1;Q2<=T2; IF T1=0 THEN STATE<=S0;T1<=50;T2<=55; END IF; WHEN OTHERS=>STATE<=S0;T1<=50;T2<=55;--主 干道 END CASE; END IF; END PROCESS; END behav;
12
Page 12
仿真波形
Page 13
13
总结
通过这次实训，我们在程序的功能，源程序修改以及最后 的硬件调试波形仿真中取得了更深一步的成就，通过理论 结合实际进行不断地修改、讨论。填补了我们在这一方面 的不足，当最后结果出来的时候，我们心比蜜甜，通过这 次实训，我们在实践中学会了很多在平时的实验中无法学 到得东西。将使我们在以后的工作中受益匪浅。
Page 14
14Leabharlann Page 22设计内容
交通信号控制器的VHDL源程序
交通信号控制器的仿真波形
Page 3
3
具体要求
设计一个交通信号控制器。 原理框图如下
Page 4
4
设计过程
选择我们所要制作的课程设计题目；
用Quartus Ⅱ 9.0写出交通信号控制器的VHDL源 程序代码；
将程序代码编译完成后对其波形进行仿真； 分析并验证功能仿真
Page 5
5
系统功能
用VHDL编写程序实现交通信号控制器以下功能：
（1）交通灯从绿变红时，有5秒黄灯亮的间隔时间；
（2）交通灯红变绿是直接进行的，没有间隔时间； （3）主干道上的绿灯时间为50秒，支干道的绿灯时间 为30秒
Page 6
6
用VHDL编写程序实现交通信号控制器的端口控制信号。 其中， clk为标准的1HZ的时钟信号；R为复位信号；SPC 为紧急情况信号，负责紧急情况的处理，当紧急情况发 生时，南北主干道和东西支干道均显示红灯。 该程序定义了4个状态S0,S1,S2,S3。当状态为S0时，南 北方向亮绿灯，东西方向亮红灯,50s；当为状态为S1时 ，南北方向亮黄灯，东西方向亮红，5s ；当状态为S2时 ，南北方向亮红灯，东西方向绿灯，30s；当状态为S3时 ，南北方向亮红灯，东西方向黄灯，5s；程序还设计了 一个紧急信号情况，当遭遇紧急情况时，主干道和支干 道都亮红灯。
7
Page 7
程序说明
Page 8
8
VHDL设计代码
LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; USE IEEE.STD_LOGIC_ARITH; ENTITY TRAFFIC2 IS PORT (CLK,R,SPC: IN STD_LOGIC; --时钟、复位、特殊 情况 LIGHT: OUT STD_LOGIC_VECTOR(5 DOWNTO 0); -light:G1,R1,Y1,G2,R2,Y2; Q1,Q2 : OUT INTEGER RANGE 0 TO 55); END TRAFFIC2 ; ARCHITECTURE behav OF TRAFFIC2 IS TYPE STATES IS (S0,S1,S2,S3); --定义枚举 SIGNAL STATE : STATES ; SIGNAL T1,T2: INTEGER RANGE 0 TO 55; BEGIN Page 9
9
P1: PROCESS (CLK,STATE) BEGIN IF R='1'THEN STATE<=S0;T1<=50;T2<=55; --复位 ELSIF SPC='1' THEN LIGHT<="010010"; --特殊情况 亮红灯 ELSIF CLK'EVENT AND CLK='1' THEN CASE STATE IS --states为s0时，南北方向亮绿灯，东西方向亮红灯,50s WHEN S0=> LIGHT<="100010"; T1<=T1-1;T2<=T2-1; Q1<=T1;Q2<=T2; IF T1=0 THEN