TI达芬奇系列DM6437核心板中文资料整理

合集下载

基于达芬奇技术的处理器

图一评估板实物图评估板3D模型网址：/dsp/docs/dspsplash.tsp?contentId=15222
SZU－TI DSPs Lab 14
评估板硬件框架图
SZU－TI DSPs Lab 15
DaVinci 技术支持系统
达芬奇技术包含系统集成商以及软硬件解决方案供应商（具备达芬奇技术知识与视频系统专业技能）提供的端到端支持，可显著加速OEM厂商的产品上市进程。达芬奇技术的设计和支持方案提供商包括：
DVEVM允许开发者为ARM编写即将投入生产的应用程序代码和使用DaVinci API访问DSP内核，从而立即开始针对 DM6443和DM6446器件的应用开发。评估板实物图
SZU－TI DSPs Lab 12
评估板（DVEVM）套件
SZU－TI DSPs Lab 13
评估板实物图
图二 DM6446
•API框架图
SZU－TI DSPs Lab 7
API框架图
SZU－TI DSPs Lab 8
APIs使用示例
以家庭媒体网关为例——其允许用户播放各种来源的视频，包括通过以太网连接的 PC、通过 USB 2.0 连接的相机以及通过 ATA 连接到硬盘的文件存储器。显示 H.264 视频的 HDD 伪代码示例： InitPeripherals(); InitEthernet(); InitUSB(); InitATA(); InitDisplay(); InitH264Decoder(); OpenCodec() OpenH264Channel(); StartDecode(ATA.Address, H264.Channel, Display.Address); 这就是访问各种来源的视频的全部代码。

DM6437平台介绍

提供30个左右基础DSP实验：
1、CCS入门实验1（CCS使用）
2、CCS入门实验2（C语言的使用）
3、CCS入门实验3（汇编语言的使用）
4、CCS入门实验4（混合语言编程）
5、CCS入门实验5（简单应用试验的调试）
6、DSP数据存取实验
7、片上存储器实验2--DARAM读写实验EMIF口
8、读写实验1--静态存储器的访问与控制
实验1.3图像的阈值分割
实验1.4灰度图的线性变换
实验1.5灰度的窗口变换
实验1.6灰度拉伸
实验1.7灰度均衡
(2)图像的几何变换
实验2.1图像平移
实验2.2图像的垂直镜像变换
实验2.3图像的水平镜像变换
实验2.4图像的缩放
实验2.5图像的旋转
(3)图像的增强
实验3.1图像的平滑（平均模板）
实验3.2图像的平滑（高斯模板）
28、回声实验
29、和声实验
30、PCM实验
31、音频滤波实验
32、USB实验
33、MCBSP实验1--数据发送
34、MCBSP实验2--用户菜单建立
35、FLASH测试实验
36、BOOT实验
提供30个以上图像处理实验例程（不含CCS基础使用实验）：
(1)图像的点运算
实验1.1图像的反色
实验1.2灰度图显示
2、SRAM：64K×16位(可扩至256K×16位)
3、Flash：256K×16位（用于存放二级标准汉字库及驻留实验程序）
4、提供手动复位
5、1路RS232接口
6、4路12位10μS建立时间±10V输出D/A，为信号发生器功能
7、17键按键键盘
8、240*128大屏幕液晶显示

MEMORY存储芯片TMS320DM6437ZWT4中文规格书

ProductFolder OrderNowTechnicalDocumentsTools &SoftwareSupport &CommunityTMS320C6745,TMS320C6747Fixed-and Floating-Point Digital Signal Processor 1TMS320C6745,TMS320C6747Fixed-and Floating-Point Digital Signal Processor 1.1Features•Software Support–TI DSP/BIOS™–Chip Support Library and DSP Library•375-and456-MHz TMS320C674x VLIW DSP•C674x Instruction Set Features–Superset of the C67x+and C64x+ISAs–Up to3648MIPS and2736MFLOPS C674x–Byte-Addressable(8-,16-,32-,and64-Bit Data)–8-Bit Overflow Protection–Bit-Field Extract,Set,Clear–Normalization,Saturation,Bit-Counting–Compact16-Bit Instructions•C674x Two-Level Cache Memory Architecture –32KB of L1P Program RAM/Cache–32KB of L1D Data RAM/Cache–256KB of L2Unified Mapped RAM/Cache–Flexible RAM/Cache Partition(L1and L2)•Enhanced Direct Memory Access Controller3 (EDMA3):–2Transfer Controllers–32Independent DMA Channels–8Quick DMA Channels–Programmable Transfer Burst Size•TMS320C674x Fixed-and Floating-Point VLIW DSP Core–Load-Store Architecture with Nonaligned Support–64General-Purpose Registers(32-Bit)–Six ALU(32-and40-Bit)Functional Units –Supports32-Bit Integer,SP(IEEE Single Precision/32-Bit)and DP(IEEE DoublePrecision/64-Bit)Floating Point–Supports up to Four SP Additions Per Clock, Four DP Additions Every2Clocks–Supports up to Two Floating-Point(SP or DP) Reciprocal Approximation(RCPxP)andSquare-Root Reciprocal Approximation(RSQRxP)Operations Per Cycle–Two Multiply Functional Units–Mixed-Precision IEEE Floating Point Multiply Supported up to:–2SP x SP->SP Per Clock–2SP x SP->DP Every Two Clocks–2SP x DP->DP Every Three Clocks–2DP x DP->DP Every Four Clocks –Fixed-Point Multiply Supports Two32x32-BitMultiplies,Four16x16-Bit Multiplies,orEight8x8-Bit Multiplies per Clock Cycle,andComplex Multiples–Instruction Packing Reduces Code Size–All Instructions Conditional–Hardware Support for Modulo LoopOperation–Protected Mode Operation–Exceptions Support for Error Detection and Program Redirection•128KB of RAM Shared Memory(TMS320C6747 Only)• 3.3-V LVCMOS I/Os(Except for USB Interfaces)•Two External Memory Interfaces:–EMIFA–NOR(8-or16-Bit-Wide Data)–NAND(8-or16-Bit-Wide Data)–16-Bit SDRAM with128-MB Address Space (TMS320C6747Only)–EMIFB–32-Bit or16-Bit SDRAM with256-MBAddress Space(TMS320C6747)–16-Bit SDRAM with128-MB Address Space (TMS320C6745)•Three Configurable16550-Type UART Modules:–UART0with Modem Control Signals–Autoflow Control Signals(CTS,RTS)on UART0 Only–16-Byte FIFO–16x or13x Oversampling Option•LCD Controller(TMS320C6747Only)•Two Serial Peripheral Interfaces(SPIs)Each with One Chip Select•Multimedia Card(MMC)/Secure Digital(SD)Card Interface with Secure Data I/O(SDIO)•Two Master and Slave Inter-Integrated Circuit(I2C Bus™)•One Host-Port Interface(HPI)with16-Bit-Wide Muxed Address/Data Bus for High Bandwidth(TMS320C6747Only)•Programmable Real-Time Unit Subsystem (PRUSS)–Two Independent Programmable Realtime Unit (PRU)Cores–32-Bit Load and Store RISC Architecture–4KB of Instruction RAM per Core–512Bytes of Data RAM per Core3TMS320C6745,TMS320C6747SPRS377F –SEPTEMBER 2008–REVISED JUNE 2014Submit Documentation FeedbackProduct Folder Links:TMS320C6745TMS320C6747TMS320C6745,TMS320C6747Fixed-and Floating-Point Digital Signal Processor Copyright ©2008–2014,Texas Instruments Incorporated The peripheral set includes:a 10/100Mbps Ethernet MAC (EMAC)with a management data input/output (MDIO)module;two I 2C Bus interfaces;3multichannel audio serial ports (McASPs)with 16/9serializers and FIFO buffers;two 64-bit general-purpose timers each configurable (one configurable as watchdog);a configurable 16-bit host-port interface (HPI)[TMS320C6747only];up to 8banks of 16pins of general-purpose input/output (GPIO)with programmable interrupt/event generation modes,multiplexed with other peripherals;3UART interfaces (one with both RTS and CTS);three enhanced high-resolution pulse width modulator (eHRPWM)peripherals;three 32-bit enhanced capture (eCAP)module peripherals which can be configured as 3capture inputs or 3auxiliary pulse width modulator (APWM)outputs;two 32-bit enhanced quadrature encoded pulse (eQEP)peripherals;and 2external memory interfaces:an asynchronous and SDRAM external memory interface (EMIFA)for slower memories or peripherals,and a higher speed memory interface (EMIFB)for SDRAM.The Ethernet Media Access Controller (EMAC)provides an efficient interface between the TMS320C6745/6747device and the network.The EMAC supports both 10Base-T and 100Base-TX,or 10Mbps and 100Mbps in either half-or full-duplex mode.Additionally,an MDIO interface is available for PHY configuration.The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors.For details on each of the peripherals,see the related sections later in this document and the associated peripheral reference guides.(1)For more information on these devices,see Section 8,Mechanical Packaging and OrderableInformation.Device Information (1)PART NUMBERPACKAGE BODY SIZE TMS320C6745HLQFP (176)24.00mm x 24.00mm TMS320C6747BGA (256)17.00mm x 17.00mm。

DM6437烧写总结

DM6437烧写总结1 要了解烧写，首先要了解6437的存储器组织存储器的硬件组织原理可以参看TMSC6000结构原理与硬件设计(北京航天航空大学)；具体的存储器的硬件连接可以参照合众达的DEC6437原理图。

从原理图可以知道，flash的控制信号线CE/OE/WE 都是连接与板子上面的CPLD，如需要控制读写，还要参看flash的datasheet来了解其读写时序，编写CPLD的程序，这里暂且略过，S29AL032D数据线22根，相当于内部有4M*8bit的存储空间（在flash 烧写的程序中会有一句if(FillSize > 0x100000){printf("The OUT file is too big!\n");}之所以这里是1M，不是4M，是因为后面调用fread的时候是按照4字节为单位来读取的！），地址线连接于EM_BA0-1(用于bank区分) EM_A0-A19片选是选择的cs2，因此flash用到的空间是EMIF_CS2 = 0x0x4200 0000，查看存储器映射表(详见TMS320DM6437 Digital Media Processor中table 2-3)因此，在烧写的程序中基址被定为#define FLASH_BASE ( EMIF_CS2_BASE )数据总线与dsp的连接是：EM_D0-7 8位因此，flash写数据时，指针设置为从FLASH_BASE开始的地方。

2 CCS烧写flash的办法：a.Ti提供的软件flashburn，需要将.out->rom格式；b 将编写两个工程：一个主程序工程（即用户应用程序，其中包括二次引导程序），一个搬运程序工程。

搬移程序不能使用与主程序的程序空间和中断向量表重合的物理空间，以免覆盖。

烧写时，同时打开主程序和搬移程序的PROJECT，先LOAD主程序，再LOAD搬移程序，然后执行搬移程序，烧写OK!C 用户应用程序(必须包含boot引导程序，否则无法启动)编译生成.out，然后编写烧写程序，在烧写程序中将生成的.out烧写到flash中。

TI最新达芬奇处理器DM6467 — TMDXEVM6467

TI最新达芬奇处理器DM6467 — TMDXEVM6467德州仪器(TI)最新推出了一款能够在多种应用间进行视频转码的新型达芬奇技术数字媒体处理器，这些应用包括媒体网关、多点控制设备、数字媒体适配器、视频安全监控DVR 以及IP 机顶盒等。

新型TM S320DM6467达芬奇处理器是一种基于DSP的片上系统(SoC)，特别适合实时多格式高清(HD)视频编解码，并配套了完整的开发工具及数字多媒体软件。

该芯片集成了ARM926EJ-S内核与600MHz C64x+ DSP内核，并采用了高清视频协处理器、转换引擎与目标视频端口接口，在执行高清H.264 HP@ L4(1080p 30fps、1080i 60fps、720p 6 0fps)的同步多格式编码、解码与转码方面，比前代处理器性能提升了十倍。

实时多格式高清转码技术DM6467专为应对商业及消费类电子市场的高清转码挑战而设计的，通过其多内核设计，能够实现较前代数字媒体处理器高十倍的性能。

DM6467 处理器集成了ARM与DSP内核，并采用高清视频/影像协处理器(HD-VICP)、视频数据转换引擎以及目标视频端口接口。

HD-VICP 通过面向HD 1080i H.264 high profile 转码的专用加速器，实现了超过3GHz 的DSP处理能力，同时视频数据转换引擎还能管理包括垂直下调节(downscaling)、色度采样(chroma samp ling) 以及菜单覆盖(menu overlay) 等功能在内的视频处理任务。

不到300MHz的DSP内核可用于管理多格式视频转码，并为其它应用预留了足够的空间。

DM6467 可满足媒体网关与MCU 等需要转码技术的市场要求，但其强大的灵活性与高效性对要求同时进行高清编码与解码的应用来说也非常具有吸引力，如视频语音或视频安全等对于多通道标清编码要求较高的市场。

该器件的连接外设中还包括标准PCI 总线及千兆以太网。

DM6437评估板技术手册

DM6437评估板技术手册一、DM6437 EVM概述1.1 dm6437关键特性> 时钟频率达600MHz> 1个TVP5146M2视频解码器(TI提供)，支持复合或S视频端子(TVP5146M2: 是一个单芯片数字视频解码器，将所有流行带宽模拟格式视频转化为数字视频分量。

它支持RGB和YPbPr输入信号分量的模数转换，并支持NTSC,PAL和SECAM复合和S-video等输入信号的模数转换并解码成YCbCr分量)> 4个视频DACV输出---支持分量输出，RGB输出，复合输出> 128M DDR2 DRAM> 提供16M non-volatile flash memory, 64M NAND flash, 2M SRAM (volatile: 易丢失的)> 提供UART, CAN(控制器局域网络,一种总线协议) I/O接口> AIC33 立体音频编码器> 10/100 MBS以太网接口> 可配置的boot load 选项> 嵌入式的JTAG 仿真器接口> 4个用户LEDs及4个用户切换点> 提供子板扩展插槽> VL YNQ接口(VLINQ是由Ti公司研制的一种宽带接口，可使用在WLAN、modems, VOIP处理器以及音频视频媒体处理器上。

是一种全双工串行通信接口，将外部扩展物理设备连接到内部总线中。

当这些外部设备连接到内部总线时，就会被映射到内部物理地址空间。

多个VL YNQ 设备会形成一个菊链，设备间采用点对点或主从模式通信。

通过VL YNQ的数据采用8B/10B 编码分包。

VLYNQ总线包括1个时钟信号（CLK）和8个发送线以及8个接受线。

所有VL YNQ 信号只能同时由一个设备控制。

一个设备的发射脚同下一个设备的接收脚相连。

VL YNQ总线的理论最高速率可达125 MHz，而实际数度取决于连接在VL YNQ总线上的物理设备。

DM6437系统连接及功能块图

DM6437系统连接及功能块图
DM6437设备上，C64x+ megamodule,EDMA3传输控制器，各系统外设是通过一套switch fabrec(SF) architecture连接的。

SF由多个切换中心源SCRs和连接桥组成，如图所示。

SCRs在master设备与slave 设备间建立低延时连接，另外，SCRs还可以根据优先级来对mster/slave设备间同发性的数据移动做出裁决。

通过一个SCR,DSP子系统可以发送数据到DDR2控制器，而不会影响EMAC和L2之间的数据传输。

bridge 主要用于执行总线宽度的转换，以及总线操作频率的转换。

如图中，bridge 6在DSP/3的时钟频率总线与DSP/6的总线之间实现频率转换。

此外，bridge 5执行64-bit到32-bit的总线宽度转换。

C64x+ megamodule, EDMA3传输控制器(EDMA3TC[2:0]),以及各种系统外设可以分成两类：master设备和slave设备。

m设备通常可以在系统中发起读和写传输，而无需依赖于EDMA3或CPU来执行从这些设备的读出或写入操作。

系统m设备包括C64x+ Megamodule, the EDMA3传输控制器, VLYNQ, EMAC, HPI, PCI, and VPSS. 注意不是所有m设备都可以与salve设备相连。

DSPDM6437启动模式简介(精)

DSP DM6437 启动模式简介系统设备模块包括状态和控制两种寄存器需要配置。

DM6437 设备有4种不同的模块状态—Enable, Disable, SyncReset, or SwRstDisable1. boot sequence & boot modesboot过程中,程序和数据段从设备内存中load出来,同时某些设备的内部寄存器由预先设定的值进行编程。

每一个设备级的全局reset后boot就被自动启动。

有几种内存和寄存器初始化的方法,此即是boot模式。

DM6437的boot模式分为三类—Non-Fastboot Modes, Fixed-Multiplier Fastboot Modes, and User-Select Multiplier Fastboot Modes. 具体模式由BOOTCFG寄存器的以下几个位域决定:BOOTMODE[3:0]、 PCIEN 这两个联合决定boot类型,如I2C BOOT, EMIFA BOOT, HPI BOOT, PCI BOOT >FASTBOOT---->决定是否使能PLL以加速boot进程。

AEM[2:0]、PLLMS[2:0]这两个联合,在FASTBOOT=1时决定PLL倍频器。

有一点要注意:除了EMIFA ROM Direct Boot模式的DSPBOOTADDR=0x42000000外,其他boot模式下缺省的DSPBOOTADDR=0x00100000.且bootloader程序会去禁止所有c64x+的cache,包括L2,L1P,L1D,故在bootloader后,c64x+的所有内存都被配置成RAM,如果需要,则需自己手动配置cache.由上述三类boot模式,在设备reset后,boot控制器缺省下有两个启动地址DSPBOOTADDR,由boot模式而定,在任何一种boot模式下,c64x+立即从reset 状态下释放,并开始从DSPBOOTADDR所给的地址处开始执行。

DM6437

一、DaVinci DM6437 概述TMS320DM6437是TI公司2006年推出的、专门为高性能、低成本视频应用开发的、主频600MHz的、32位定点DSP达芬奇(DaVinci(TM)) 技术的处理器系列。

TMS320DM6437具有下列特点：采用TI第3代超长指令集结构(VelociTI.3)的TMS320C64x+ DSP内核，主频可达600MHz，支持8个8位或4个16位并行MAC运算，峰值处理能力高达4800MIPS，可实时处理8路CIF或3路D1格式的H.264编码算法。

采用2级Cache存储器体系结构，片上有32K字节RAM/Cache可配置的1级程序存储器L1P，48K字节RAM + 32K字节RAM/Cache可配置的1级数据存储器L1D，和128K字节RAM/Cache可配置的2级程序/数据存储器L2，存储器体系结构更灵活、合理，有利于提高图像处理代码/数据的吞吐率。

片上具有64通道增强型DMA控制器EDMA3，其支持复杂的数据类型的传输，有利于图像数据的高效传输和格式变换。

丰富的外部存储器接口：一个专用的32位、200MHz、256M字节寻址空间的DDR2存储器接口用于接口高速、大容量的DDR2存储器，以存储代码和数据;一个8位、64M字节寻址空间的异步存储器接口用于接口8位Nor Flash或Nand Flash，以存储固化代码。

丰富的片上外设：一个专用的单通道视频输入接口，既可以方便地与各种数字视频输入标准接口，还具有常用的视频预处理功能;一个专用的单通道视频输出接口，既可以提供多种模拟视频输出标准，还可以提供各种数字视频输出标准接口，并且在视频输出之前，还支持多个视频窗口管理及在视频画面上叠加文本数据;一个多通道音频串口，可无缝接口音频Codec器件，实现模拟视频信号的输入/输出;一个I2C总线，可无缝接口视频解码器/编码器和音频Codec的控制口，方便实现音/视频编解码器的控制;32位PCI总线，方便与PC机接口，实现多板并行工作。

基于TMS320DM6437的视频采集接口设计

97科技创新导报 Science and Technology Innovation Herald 工程技术1 引言视频监控系统以直观、方便、实时性等优点被广泛应用于如交通、水利、安防等领域而成为人们一直关注的焦点,然而基于人脸识别的考勤机设计也是很热门的领域。

但是视频监控系统的广泛使用的前提是视频采集。

TMS320DM6437(以下简称DM6437)是TI公司推出的一款专门面向多媒体应用的DSP。

时钟可达600MHz,具有8个并行运算单元,处理能力达4800MIPS;采用的是二级缓存结构;具可外接64位存储器。

使用DM 6437设计视频信号采集电路具有以下优点:（1）电路简单（2）高集成度（3）高速。

基于这些优点的视频设计系统是有重要的实用意义。

[1]D M 6437的内部集成了存储视频数据的FIFO和视频的行、场同步信号,如果使用DM 6437来做视频采集系统的话只需要在一块前端视频采集芯片即可。

本文提出一种利用TI公司的高性能视频解码器TVP5146设计DM6437视频接口的方法。

该方法不仅能实现高速实时的视频数据采集,且无需外加CPLD逻辑控制电路和FIFO缓存,具有电路简单、可靠性高、容易实现等优点。

本文首先介绍DM6437的视频端口,然后论述利用T VP 5146来实现D M6437视频采集接口的方法。

2 DM6437视频端口T M S 320D M 6437提供了V P S S 视频处理子系统,方便与各种视频格式接口。

可实现P A L /N T S C 标准模拟视频输入,本系统采用的TVP5146是由TI公司推出的一款低功耗,超小封装的高性能视频解码器。

该芯片内核电源电压为1.8V,输入输出电压为3.3V,采用外部独立的14.318MHz的晶振为其提供时钟频率,它支持两路CVBS (复合视频信号)输入和一路超级视频信号Y/C ,模拟摄像头输出的模拟视频信号在T VP 5146内部经过钳位、抗混叠滤波、A D 转换、Y U V 分离电路之后,在Y U V 到Y C r C b 的转换电路中转换成8位的I T U -RBT.656格式的视频数据。

dm6467中文

目录数字媒体片上系统TMS320DM6467T (2)ARM 子系统 (2)DSP子系统 (3)设备的配置 (3)电源供应 (3)复位 (3)中断 (3)SRM CPU 中断 (4)异步EMIFA (4)DDR2存储器控制器 (4)VIDEO 端接口（VPIF） (4)传送数据流接口（TSIF） (5)视频数据变换引擎(VDCE) (5)HPI (5)USB 2.0 (5)UART通用异步收发器 (6)Inter-Integrated Circuit (I2C) (6)脉宽调节器（PWM） (6)定时器 (6)IEEE 1149.1 JTAG (7)DEVICE CONFIGURATION (7)系统模块寄存器 (7)电源因素 (7)时钟因素 (8)启动顺序 (8)复位配置 (9)复位后的配置 (9)复用管脚的配置 (9)调试 (10)数字媒体片上系统TMS320DM6467TTMS320DM6467T利用TI’s DaVinci™技术满足下一代嵌入式设备的网络媒体编码解码应用处理需求。

ARM 子系统用于控制设备，通常用来负责配置和控制设备。

包括DSP子系统，VPSS子系统，和大量外设和内部存储器。

ARM926EJ-S精简指令，ARMv5TEJ16/32位命令设置，cp15，16K命令缓存，8K数据缓存，写缓存器，Memory Management Unit (MMU)，32K Tightly-Coupled Memory (TCM) RAM 32位带宽访问，8K内部ROM(ARM bootloader for non-EMIFA boot options)，Embedded Trace Module and Embedded Trace Buffer (ETM/ETB)，ARM中断控制，PLL控制，Power and Sleep Controller (PSC)。

DSP子系统C64x+CPU 8个功能单元，两个寄存器文件，两个数据路径，两个通用寄存器文件（A,B）每个包含32个32bit寄存器。

DM6437学习笔记

DM6437学习笔记---推荐一概述C64x+。

DaVinci Vodeo 400 500 600MHz 只支持小端方式L1 SRAM 112k (32K程序,80k数据)L2 SRAM 128kROM 64k一个 8位EMIFA一个 16/32位 DDR2EDMA 64通道Video Ports 1 input 1 output串口： McASP IIC 1个 HECC 1个 McBSP 2个UART接口： 32位PCI， VLYNQ ，10/100EMAC，16位 HPI程序数据存储：Async SRAM,DDR2 SDRAM,NAND Flash二外设Asynchronous External Memory Interface EMIF SPRU984DDR2 Memory Controller DDR2 SPRU986 DSP Megamodule—Internal Direct Memory Access Controller IDMA SPRU871 DSP Megamodule—Interrupt Controller INTC SPRU871 DSP Megamodule—Power-Down Controller PDC SPRU871DSP Subsystem—Phase-Locked Loop Controller PLLC SPRU978 DSP Subsystem—Power and Sleep Controller PSC SPRU978 Enhanced Direct Memory Access Controller EDMA SPRU987 Ethernet Media Access Controller/ EMAC/MDIO SPRU941 Management Data Input/Output ModuleGeneral-Purpose Input/Output GPIO SPRU988 High-End CAN Controller HECC SPRU981 Host Port Interface HPI SPRU998Inter-Integrated Circuit Module I2C SPRU991 Multichannel Audio Serial Port McASP SPRU980 Multichannel Buffered Serial Port McBSP SPRU943 Peripheral Component Interconnect PCI SPRU985 Pulse-Width Modulator PWM SPRU995 Timer, 64-bit Timer SPRU989 Two-Level Internal Memory Cache SPRU862 Universal Asynchronous Receiver/Transmitter UART SPRU997VLYNQ Port VLYNQ SPRU938 Video Processing Back End VPBE SPRU952 Video Processing Front End VPFE SPRU977三 Boot :The TMS320DM643x DMP 通过配置既可以从异步 EMIFA/NOR直接启动，也可从内部 Boot ROM 启动不管哪种启动：C64x+ CPU 立即从Reset返回，从下面的地址开始执行：EMIFA Chip Select Space 2 (4200 0000h)Internal Boot Rom (0010 0000h)启动模式选择：通过SW1SW2 Bootload 配置启动模式引脚的状态在POR reset 上升沿采集到BOOTCFG寄存器中.bootloader读取BOOTCFG寄存器的值,然后跳转到相应的程序段.启动模式分为三类:· Non-Fastboot Modes (FASTBOOT = 0):· Fixed-Multiplier Fastboot Modes (FASTBOOT = 1, AEM[2:0] = 001b):· User-Select Multiplier Fastboot Modes (FASTBOOT = 1, AEM[2:0] =000b,011b,100b,101b):四 EMIF:32位DDR2 SDRAM 控制器 (256M地址空间)8位异步 EMIFA (64M地址空间)4个高达32M的片选空间8位数据宽度两个EMIF接口，一个DDR2专用32位，两片个64M 由内部的DDR2控制器负责刷新最高支持166MHz 一个8位的通过映射到CS2空间，FLASH(16M)，NAND FLASH(64M), SRAM(2M),DC_P1通过JP2共享五 EDMA：通道控制器，传输控制器特点：3传输规模传输灵活六引脚复用：通过PINMUX0和PINMUX1进行配置七视频输入接口DM6437 EVM内部视频接口支持视频捕获经过VP5146M2解码composite video或者S-video 信号，P2 S-video信号输入端 J5 composite video信号输入端八片内视频输出DACDM6437内部有四个DAC 通过J1-J4端口输出通过软件编程可支持composite video, component video, or RGB.P1口输出 S-VIDEO OUT九 AIC33接口通过TLV320AIC33进行编解码，IIC总线控制，数据通道默认双向McBSP通道，也可选择McASP，数据通道的选择是通过IIC扩展(U64)，进行选择十 S/PDIF Analog, and Optical 接口McBSP’s FSR 引脚可以配置成S/PDIF发送器，支持模拟和光接口，J10当S/PDIF使能时，McASP ，McBSP都不能用当S/PDIF接口使能时TLV320AIC33 codec停止工作，WCLK 应该在使能 S/PDIF输出前停止通过在拉高卡接口上的AIC_ENABLEn 引脚，是McBSP 接口停止，使能子卡十一子卡接口包括：存储器，外设，视频扩展接口引出了DSP 的EMIF信号(用于与存储器和映射到存储器的器件接口)、视频捕获接口AIC33_ENABLEn Disconnects CPU from on board codecCI_EMA_ENABLEn Disables CI0 to CI7 from upper on board EMIF address linesMEM_EMD7-0_ENABLEn Disables CPU from on board data busVIC_TINPOL_ENABLEn Disable CPU TINPOL pin from on board useENET_ENABLEn Disconnects CPU from on board ethernet PHYCAN_ENABLEn Disconnects CPU from on board CANRS232_ENABLEn Disconnects CPU from on board UARTTVP5146_ENABLEn Disconnects CPU from on board video decoderNAND FLash 每页528字节(512+16) 每BLOCK 32页,每页分成 256 256 16PCI总线接口概述：信号线包括：32地址数据复用线、仲裁线、接口控制线、总线命令字允许复用线和系统复位线等在进行基本的数据传输操作时，数据线先出现地址，同时总线命令出现在C/BE[3:0],设备根据这些命令判断所要进行的操作，在接下来的数据节拍中传输数据，如果传送或接受方没有准备好，那么就插入等待周期，PCI总线的其他操作还有设备选择、配置周期和中断应答。

多媒体TITMS320DM6437开发板硬件资源详解

多媒体TITMS320DM6437开发板硬件资源详解多媒体TI TMS320DM6437开发板硬件资源详解目录1 开发板简介 (2)2 典型运用领域 (3)3 软硬件参数 (4)4 开发资料 (6)5 电气特性 (6)6 机械尺寸图 (7)7 核心板型号 (8)8 技术支持 (9)1开发板简介基于TI TMS320DM6437的32位定点多媒体DSP处理器，适合高性能、低成本视频应用开发，最高主频为700MHz；支持8个8bit或4个16bit并行MAC运算，峰值处理能力高达5600MIPS，可实时处理8路CIF或3路D1格式的H.264编码算法；2级Cache体系结构：32KB可配置L1P、80KB可配置L1D和128KB可配置L2；64通道增强型DMA控制器EDMA3，支持复杂的数据类型的传输，利于图像数据高效传输和格式变换；视频处理子系统（VPSS）：具有1个VPFE视频输入接口，支持BT.656输入，1个VPBE 视频输出接口，支持NTSC/PAL，S-Video，RGB，YPbPr输出；集成McASP、McBSP、I2C、UART、PCI、HPI、EMIFA等常见接口；核心板大小仅63.5mm*38mm；采用精密工业级B2B连接器，占用空间小，稳定性强，易插拔，防反插。

图1 TL6437-EVM正面图2 TL6437-EVM侧视图1图3 TL6437-EVM侧视图2图4 TL6437-EVM侧视图3图5 TL6437-EVM 侧视图4广州创龙自主研发的TL6437-EVM开发板是基于TMS320DM6437定点DSP核心板，大小仅63.5mm*38mm，功耗小、成本低、性价比高。

采用沉金无铅工艺的二层板设计，专业的PCB Layout保证信号完整性的同时，经过严格的质量控制，满足工业环境应用。

TL6437-EVM引出CPU全部资源信号引脚，二次开发极其容易，用户只需要专上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。

DM6437外设详细介绍

DM6437外设详细介绍一1. EDMA3 控制器控制器处理所有DM6437上memory与外设之间的数据传输。

包括cache服务，非cache内存访问，用户可编程数据传输以及host访问，列举如下:> 传输to/from片上内存：DSP L1D, DSP L2> 传输to/from外部存储器：DDR2 SDRAM, NAND flash, Asynchronous EMIF(EMIFA)> 传输to/from外设peripherals/hosts:VLYNQ,HPI,McBSP0/1,McASP0,PWM,UART0/1,HECC,PCIEDMA支持两种寻址模式：常量寻址和递增寻址模式。

在DM6437上，所有外设或内部内存都不支持常量寻址。

EDMA支持64个传输通道，每个可编程的传输通道都对应有EDMA同步事件。

对6437设备，通道与对应同步事件是固定了的，每个通道都有一个特定相应的同步事件。

即使事件被EDMA事件使能寄存器(EER,EERH)去使能了，这些特定事件也会在EDMA事件寄存器(ER,ERH)中捕获。

EDMA事件如何使能，捕捉，处理，linked,chained以及清除等等，见EDMA3用户手册。

注意，每个通道除了可以被同步事件触发外，还可以由chaining传输模式的传输结束事件同步。

2. Clock PLLsDM6437有两个独立控制的PLLs。

PLL1产生DSP,DMA,VPFE以及其他外设所需要的时钟频率。

PLL2产生DDR2接口和VPBE在特定模式下所需要的时钟频率。

推荐的PLLs输入时钟频率是27MHz晶振频率。

关于PLL的相信信息见SPRU978.3. EMIFDM6437支持几种内存和外部设备接口，包括：连接NOR Flash,SRAM等的EMIFA及NAND Flash.>EMIFA: 提供8-bit数据总线，24-bit地址总线，4个带内存控制信号的片选，这些信号在以下设备中多路复用: EMIFA and NAND 接口；VPFE(CCDC); VPBE(VENC); PCI; GPIO.>NAND: EMIFA接口提供异步EMIF和NAND接口，提供4个片选，每个可独立配置来支持EMIFA或NAND。

达芬奇技术的几个学习资料

码，这一特性在编译如编解码器、服务器和引擎等可执行程序时尤为重要。
>XDC 的调用语法格式： XDC <target files> <XDCPATH> <XDCBUILDCFG>
target files: 指编译产生的目标文件。可以通过命令脚本来指定要产生哪些目标文
件;
XDCPTH:
编译时所要查找的目录;
2. DVTB 的安装和使用数字视频测试平台(DVTB)是不用 C 代码而直接利用一些脚本语言来测试 DSP 端算法的工具。在 DVSDK 安装后，会在 dvevm_#_#_#目录下有个 dvtb 的目录，就在此执行安装，然后到 DSP 的可执行目录下去运行(DSP 的可执行目录下必须要有 cmemk.ko, dsplink.ko 等文件)，如/nfshost/mydemos. DVTB 的命令语法如下：<Command> <class> <options> 通过 DVTB 命令，可以控制 audio/vpbe/bpfe 等外设或各音视频编解码器，来完成一些测试工作。具体安装过程和命令使用方法可以参考：\opt\dvevm_#_#_#\dvtb_#_#\目录下文档。暂时还没有用到。
义了与平台有关的特性，包含如下几部分：DSP Target、Arm Target、Linux Host Target、 Build Targets、Pkg.attrs.Profile、Pkg.lib 等具体信息。通常都是基于 TI 提供的模板对这三个配置文件做修改。
DAVINCI 开发原理之三----达芬奇编解码引擎 Codec Engine(CE)
>DM6446x SoC Analyzer(DSA): 这个软件是安装在 windows OS 上的，用来观测分析 DSP 端和 ARM 上运行中程序的负载、资源冲突以及性能瓶颈等，不是一定得要，我没有使用过，好像是要另外付费的;

DM6437中的PSP库介绍

DM6437中的PSP库介绍
TMS320DM6437芯片中，TI公司并不提供的CSL(Chip Support Library)进行编程操作，而是改用PSP(Proeessor Support Package)。

PSP是一种针对目标芯片进行硬件操作而在上层提供的复杂任务控制软件包，例如外设I/O传输等。

每个PSP对应一个设备，如DM6437拥有自己的PSP。

在DSP/BIOS中PSP 的基本功能是对所有外设进行设置，这些驱动以库的形式被提供，能够被链接到应用程序中。

PSP驱动由多层构成。

1、DDA层（Device Driver Adapter）
DDA层是操作系统的驱动接口。

它执行IOM调用到适当的、低层的（DDC）功能调用。

它的唯一目的就是解析操作系统的功能性内核驱动。

2、DDC层（Device driver core）
DDC层是驱动的心脏。

DDC层处理处理核心的驱动特性，与设备相关和操作系统相关的操作则调用其它的功能层。

因此，改变DDC层是唯一的步骤来改变或加强驱动器性能。

3、LLC层（Low Level Controller）
LLC层通过芯片支持库（CSL）与外设直接交互。

但是LLC层并不包含在所有PSP驱动中，一些驱动器直接在DDC层中执行LLC层的功能。

4、PAL OS
为操作系统服务的平台抽象层（PALOS）允许DDC层使用基本的操作系统功能，例如旗标处理和中断设置等。

通过使用PALOS功能替代直接调用DSP/BIOS模块，DDC层可以从操作系统中提取出来。

PALOS是一个单独的库，要包括PSP的安装，可以被多个驱动使用。

DM6437数字媒体处理器

达芬奇系列处理器拥有非常大的字节可寻址地址空＋１．８Ｖ（供ＤＤＲ２接１３和内存），＋３．３Ｖ（供ＤＳＰ输入，输出
缓冲及板上的其他芯片）。衄
道康宁光学灌封胶助下一代ＬＥＤ设计提升质量和性能标准
道康宁日前进一步扩展了其苯基硅光学灌封胶产品球ＬＥＤ光源生产企业都在寻找创新性的新材料解决方线，推出五个全新的双组份、热固化产品。新产品的可靠案，以耐受新的ＬＥＤ产品更高的内部温度，以及越发严性得到进一步提升，并拥有更佳的银电极防腐蚀功能和针苛的工作环境， ”道康宁照明解决方案全球工业总监Ｋａｚ对日益严苛ＬＥＤ产品设计标准的更好的耐久性。Ｍａｒｕｙａｍａ评论说，“ 新的道康宁的有机硅光学灌封胶
・
为ＥＭＩＦｂｏｏｔ模式。ＤＭ６４３７仅支持小头模式，且不可配置。
Байду номын сангаас
提供Ｓ／ＰＤＩＦ接【＿＿Ｊ
ＥｖＭ供电
存储寻址
司，对字节寻址的某些限制由ＤＭ６４３７相连的外设决定，
外部单独的＋５Ｖ输入，然后分成＋１．２Ｖ（供ＤＳＰ核），
等级。这两款产品具有的更好的气体屏障功能，从而可以质量的照明效果。 ”
保护纤精细的镀银ＬＥＤ电极免受硫的侵蚀。除了能减少发
光效率损失外，这种特性还能延长高级ＬＥＤ的整体质量和使用寿命。新的ＯＥ一７６２０、ＯＥ－７６３０和ＯＥ－７６４０光学密封胶分

DM6437处理器简述

ＤＭ６４３７有四种复位类型：ｐｏｗｅｒ — ｏｎｒｅｓｅｔ、ｗａｒｍｒｅｓｅｔ、ｍａｘｒｅｓｅｔ和ｓｙｓｔｅｍｒｅｓｅｔ。其中，ｐｏｗｅｒ — ｏｎｒｅｓｅｔ是由引脚ＰＣＲ发起，它是全局芯片复位（ｃｏｌｄｒｅｓｅｔ），复位整个芯片，包括仿真逻辑（ｅｍｕｌａｔｉｏｎｌｏｇｉｃ），同时设备启动及配置引脚被锁存。Ｗａｒｍｒｅｓｅｔ是由引脚ＲＥＳＥＴ发起，它除了不复位仿真逻辑外，其他和引脚ＰＣＲ一样。Ｍａｘｒｅｓｅｔ由仿真器（Ｅｍｕｌａｔｏｒ）及看门狗计数器（ＷＤＴｉｍｅｒ）发起，它和ｗａｒｍｒｅｓｅｔ功能一样，除了不锁存设备启动及配置引脚。Ｓｙｓｔｅｍｒｅｓｅｔ由仿真器发起，存储单元（ｍｅｍ０ｒｙ）内容不变，仿真电路不复位，设备启动及配置引脚也不被锁存。在ＰＣＲ及ＲＥＳＥＴ引脚发起的复位中，低电平持续时间至少是１２个时钟周期。ＰＯＲ引脚和ＲＥＳＥＴ引脚都接有ＲＣ上电自动复位电路，同时还接有手动复位按键。同时ＰＯＲ引脚上还接电源电压监控芯片复位电路。电路图如图１。
１２０
ＤＭ６４３７处理器简述

DM6437原理图(ReV2.1)

T3 D4 L4 M4 P19 W16 N20
VCC1v8 R2 VCC1v8
B
R2 W3
PCIEN MXO
C3
18pF
Y1 27MHz
北
C2
18pF
M22 N22
C4 1000pF
C5 1uF
C6 0 0.1uF
PLLPWR18 MXVDD
MXI/CLKIN N21 MXVss
DM6437
M21
质量好一点
京7 TINP0L R12 17 TOUT0L 这两个直接引出去
33 33
EXT_INT4 EXT_INT5 EXT_INT6 EXT_INT7
TP2
.
VCC3v3
C7 C8
1uF 1uF
B
VCC VV+ C2C2+ C1C1+
16 6 2 5 4 3 1 11 10 8 13
A
1 6 2 7 3 8 4 9 5 10
E20 C20 C21 B20 A20 D21 B21 C16
9 10 11 12 13 14 15 16
8 7 6 5 4 3 2 1
EM_BA0 13,15,17,18,21 EM_BA1 13,15,17,18,21 EMIFA00 13,15,17,18 EM_A01_ALE 15,17,18 EM_A02_CLE 15,17,18 EMIFA03 15,17,18 EMIFA04 13,15,17,18 C_FIELD 14,18 EMIFA05 EMIFA06 EMIFA07 EMIFA08 EMIFA09 EMIFA10 EMIFA11 EMIFA12 CI7 CI6 CI5 CI4 CI3 CI2 CI1 CI0 15,17 15,17 15,17 15,17 15,17 15,17 15,17 15,17