第三章组合逻辑电路
第三章 组合逻辑电路
特点
应用举例 8421 BCD 码 → 余 3 码
优点：速度快 缺点：电路比较复杂
集成芯片
CMOS：CC4008 TTL：74283 74LS283
C3 超前进位电路
A3 B3
A2 B2 A1 B1 A0 B0 C0-1 逻辑结构示意图
Σ CI
加法器 比较器 数据选择器和分配器 2. 按开关元件不同：
3. 按集成度不同：
编码器 译码器 只读存储器
CMOS SSI MSI TTL LSI VLSI
3. 1 组合电路的分析方法和设计方法
3. 1. 1 组合电路的基本分析方法
一、分析步骤
逻辑图
逻辑表达式
化简
真值表
说明功能
二、分析举例 [例] 分析图中所示电路的逻辑功能 A 0 0 0 0 1 1 1
4.化简或变换： 根据所用元器件的情况将 函数式进行化简或变换。
5.画逻辑图
3.2 加法器和数值比较器
3.2.1 加法器 一、半加器和全加器
1. 半加器（Half Adder）
两个 1 位二进制数相加（不考虑低位进位）。 Ai+Bi = Si (和) Ci (进位)
真 值 表
Ai 0 0 1 1
比 较 输 入
B = B3B2B1B0
输
A0 B0
真值表
出
A3 B3 A2 B2 A1 B1 L G M
4位数值比较器
A3 B3 A2 B2 A1 B1 A0 B0
A> B A= B A< B
L=1 G=1 M=1
> = = = = < = = =
第3章组合逻辑电路习题解答
第3章组合逻辑电路习题解答复习思考题3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)(2)化简与变换：令Y1ABY2CD则YY1Y2(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图(1)由逻辑图逐级写出表达式：BA(2)化简与变换：Y=1由此可见，无论输入是什么状态，输出均为1 3-2试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
数字电子技术 第三章 组合逻辑电路
2021/6/10
23
3.2.2 二进制编码器
由于每次操作只有一个输入信号，即输入IR、IY、IG 具有互斥性，根据表3.5，将输出变量取值为1对应的输入 变量相加，可得输出Y1、Y0与输入IR、IY、IG之间的逻辑 关系表达式如下。
Y0 = IR + IG Y1 = IY + IG
对Y1、Y0两次取非，得
5. 断开开关S1、S2，观察发光二极管的发光情况，记 录观察到的结果。
2021/6/10
39
3.3.1 任务描述
图3.18所示是开关S1闭合、S2断开时，观察到的现象。
2021/6/10
图3.18 闭合S1、断开S2时观察到的现象
40
3.3.2 二进制译码器
1. 译码器的基本功能 二进制译码真值表如表3.11所示。
2021/6/10
27
3.2.2 二进制编码器
表中的“×”号表示：有优先级高的输入信号输入时， 优先级低的输入信号有输入还是无输入，不影响编码器的 输出。
2021/6/10
28
3.2.2 二进制编码器
3. 集成8线-3线优先编码器 集成8线-3线优先编码器74LS148、74LS348的引脚排 列完全相同，如图3.12（a）所示。
第四步，判断逻辑电路的逻辑功能。其方法是：根据
真值表进行推理判断。在实际应用中，当逻辑电路很复杂
时，一般难以用简明扼要的文字来归纳其逻辑功能，这时
就用真值表来描述其逻辑功能。
2021/6/10
7
3.1.2 组合逻辑电路的分析
2. 分析举例 【例3.1】 试分析图3.1所示电路的逻辑功能。
解：画出图3.1所示电路的逻辑图如图3.4所示。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
数字电子电路技术 第三章 SSI组合逻辑电路的分析与设计 课件
表3-1 例3-1真值表
第四步：确定电路的逻 辑功能。
由真值表可知，三个变
量输入Ａ，Ｂ，Ｃ，只有两
个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。
Ａ ＢＣ F ０ ００ ０ ０ ０１ ０ ０ １０ ０ ０ １１ １ １ ００ ０ １ ０１ １
１ １０ １
21.10.2020
h
11
2. 组合逻辑电路设计方法举例。
例3-3 一火灾报警系统，设有烟感、温感和 紫外光感三种类型的火灾探测器。为了防止误报警， 只有当其中有两种或两种以上类型的探测器发出火 灾检测信号时，报警系统产生报警控制信号。设计 一个产生报警控制信号的电路。
解：(1)分析设计要求，设输入输出变量并逻辑赋值；
用方法和应用举例。
21.10.2020
h
4
３.1 SSI组合逻辑电路的分析和设计
小规模集成电路是指每片在十个门以下的集成芯片。
3.1.1 组合逻辑电路的分析方法
所谓组合逻辑电路的分析，就是根据给定的逻辑 电路图，求出电路的逻辑功能。
1. 分析的主要步骤如下： (1)由逻辑图写表达式； (2)化简表达式； (3)列真值表； (4)描述逻辑功能。
21.10.2020
h
18
对M个信号编码时，应如何确定位数N？
N位二进制代码可以表示多少个信号？
例：对101键盘编码时，采用几位二进制代码？ 编码原则：N位二进制代码可以表示2N个信号， 则对M个信号编码时，应由2N ≥M来确定位数N。
例：对101键盘编码时，采用了7位二进制代码 ASCⅡ码。27＝128＞101。
０１１１
１０００
１０１１
１１０１
１ １ １ １ 21.10.2020
电子教案--数字电子技术-第三章组合逻辑电路-XXXX-1
L ABC ABC ABC ABC m1 m2 m4 m7 m1 m2 m4 m7
F ABC ABC ABC m3 m5 m6 m3 m5 m6 G ABC ABC ABC ABC m0 m2 m4 m6 m0 m2 m4 m6
G
F
=m3+m5+m6+m7
= m3 m5 m6 m7 用一片74138加一个与非门
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 74138
G1 G2AG2B A2 A1 A0
就可实现该逻辑函数。
1 00 AB C
中北大学电子信息工程系
第三章 组合逻辑电路
例3.4.2.2 某组合逻 辑电路的真值表如表 4.2.4所示，试用译码器 和门电路设计该逻辑电路。 解： 写出各输出的最小项 表达式，再转换成与 非—与非形式:
1．七段数字显示器原理
COM
g f ab
a fgb
e
c
d DP
COM
e d c DP
中北大学电子信息工程系
COM
a b c d e f g DP
第三章 组合逻辑电路
a b c d e f g DP
COM
按内部连接方式不同，七段数字显示器分为共阴极和共阳极两 种。
2．七段显示译码器7448 七段显示译码器7448是一种 与共阴极数字显示器配合 使用的集成译码器。
S4 S5 S6 S7 S8 S9
中北大学电子信息工程系
解：（1）列出真值表：
第三章 组合逻辑电路
（2）由真值表写出各输出的逻辑表达式为：
A S8 S9 S8S9
B S4 S5 S6 S7 S4S5S6S7 中北大学电子信息工程系
组合逻辑电路
第三章组合逻辑电路基本知识点*组合逻辑电路的特点*组合逻辑电路功能的表示方法及相互转换*组合逻辑电路的分析方法和设计方法*常用集成组合逻辑电路的逻辑功能、使用方法和应用举例*组合逻辑电路中的竞争–冒险现象及消除竞争–冒险现象的常用方法3.1概述在数字电路中根据逻辑功能的不同特点，可将其分为两大类：一类是组合逻辑电路，另一类是时序逻辑电路。
组合逻辑电路在逻辑功能上的共同特点是：任意时刻的输出状态仅取决于该时刻的输入状态，与电路原来的状态无关。
在电路结构上的特点是：它是由各种门电路组成的，而且只有从输入到输出的通路，没有从输出到输入的反馈回路。
由于组合逻辑电路的输出状态与电路的原来状态无关，所以组合逻辑电路是一种无记忆功能的电路。
由此可知第二章中介绍的各种门电路都属于组合逻辑电路。
描述一个组合逻辑电路逻辑功能的方法很多，通常有：逻辑函数表达式、真值表、逻辑图、卡诺图、波形图五种。
它们各有特点，又相互联系，还可以相互转换。
3. 2逻辑功能各种表示方法的特点及其相互转换一、逻辑功能各种表示方法的特点1、逻辑函数表达式逻辑表达式是用与、或、非等基本运算来表示输入变量和输出函数因果关系的逻辑代数式。
其特点是形式简单、书写方便，便于进行运算和转换。
但表达式形式不唯一。
2、真值表真值表是根据给定的逻辑问题，把输入变量的各种取值的组合和对应的输出函数值排列成表格。
其特点是：直观、明了，可直接看出输入变量与输出函数各种取值之间的一一对应关系。
真值表具有唯一性。
3、逻辑图逻辑图是用若干基本逻辑符号连接成的电路图。
其特点是：与实际使用的器件有着对应关系，比较接近于实际的电路，但它只反映电路的逻辑功能而不反映电气参数和性能。
同一种逻辑功能可以用多种逻辑图实现，它不具备唯一性。
4、卡诺图卡诺图是按相邻性原则排列的最小项的方格图。
它实际上是真值表的特定的图示形式。
其特点是在化简逻辑函数时比较直观容易掌握。
卡诺图具有唯一性，但化简后的逻辑表达式不是唯一的。
数字电子技术基础简明教程(第三版)余孟尝第三章-完成ok
第三章 组合逻辑电路【】 分析图P3.1电路的逻辑功能,写出Y 1、Y 2的逻辑函数式,列出真值表,指出电路完成了什么逻辑功能.Y 1【解】1()Y ABC A B C AB AC BC ABC ABC ABC ABC=+++•++=+++2Y AB BC AC =++由真值表可见,这是一个全加器电路。
A 、B 、C 为加数、被加数和来自低位的进位，Y 1是和，Y 2是进位输出。
【】 图3.2是对十进制数9求补的集成电路CC14561的逻辑图,写出当COMP=1;Z=0和COMP=0,Z=0时Y 1,Y 2,Y 3,Y 4的逻辑式,列出真值表。
Y 1Y 2Y 3Y 4A 1A 2A 3A 4Z【解】(1)COMP=1、Z=0时输出的逻辑式为11223234234Y A Y A Y A A Y A A A⎧=⎪=⎪⎨=⊕⎪⎪=++⎩ 〔2〕COMP=0、Z=0时输出的逻辑式为11223344Y A Y A Y A Y A =⎧⎪=⎪⎨=⎪⎪=⎩〔即不变换，真值表从略〕3个或3个以上为1时输出1，输入为其他状态时输出0。
【解】Y ABCD ABCD ABCD ABCD ABCD ABC ABD ACD BCD ABC ABD ACD BCD=++++=+++=•••B D Y【】 有一水箱由大、小两台水泵M L 、M S 供水,如图P3.4所示.水箱中设置了3个水位检测元件A、B 、C 。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C 点时水泵停止工作；水位低于C 点高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 、M S 同时工作。
试用门电路设计一个控制两台水泵的逻辑电路，要求电路尽量简单。
【解】图P3.4M L真值表中的ABC 、ABC 、ABC 、ABC 为约束项，利用卡诺图【图A3.4(a)】化简后得到S L M A BCM B⎧=+⎪⎨=⎪⎩ 〔M S 、M L 的1状态表示工作，0状态表示停止〕 逻辑图如图A3.4(b).S M A BC =+L M B =〔a 〕(b)A B CM SM L【】。
第三章组合逻辑电路
1．74LS151为8选一数据选择器，分析下图，写出Y 的逻辑函数表达式，74LS151的功能表见表1。
(A)2． 试写出下图所示电路中的Y 的逻辑函数式。
74HC153为四选一数据选择器，其功能表见下表。
(A)74HC153的功能表3． 试写出下图所示电路中的Y 的逻辑函数式。
74HC151为八选一数据选择器，其功能表见下表。
(A)74HC151的功能表4．试写出下图所示电路中的Y的逻辑函数式。
74HC138为3线-8线译码器，其功能表见下表。
（A）74HC138的功能表5．试写74HC138为三线八线译码器（功能表如下），分析下图，写出F的逻辑函数表达式。
（A）74HC138的功能表6．试写74HC138为三线八线译码器（功能表如下），分析下图，写出Y1Y2的逻辑函数表达式，分析该电路的功能。
（B）74HC138的功能表7．试用4选1数据选择器（74HC153），实现逻辑函数''''Y A C A B C A B C =++。
74HC153功能表和逻辑符号如下。
（B ）74HC153的功能表 74HC153的逻辑符号8. 试设计两位二进数平方电路，其功能是：输入一个两位二进制数，输出该数的平方。
要求：写出真值表，函数表达式。
（A ） 9．设计三人表决电路，其功能是：三人中有两人或两人以上同意则输出‘1’，否则输出‘0’。
要求：写出真值表，函数逻辑式，用74HC138实现（74HC138的功能表和逻辑符号如下）。
（B ）74HC138的功能表 74HC138的逻辑符号10．设计三变量一致电路，其功能是：三个变量输入一样时，则输出‘1’，否则输出‘0’。
要求：写出真值表，函数逻辑式，用74HC138实现（74HC138的功能表及逻辑符号如下）。
（B ）74HC138的功能表 74HC138的逻辑符号11．设计逻辑电路，实现下面功能：三输入变量中若含有奇数个1，则Y 输出1，否则Y 输出0。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
第3章 组合逻辑电路
F
&
&
&
&
A
B
C
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数（一个数，如果除了一和他本身还有 别的因数，这样的数叫做合数，与之相对的是质数）。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数 (4 、 6 、 8、 9) 时，输出 F 为 1，否则 F为 0。
毛刺
使用卡诺图判断一个组合逻辑电路是否存在着 竞争冒险的一般步骤是： • 先画出该电路逻辑函数的卡诺图； • 然后在函数卡诺图上画出与表达式中所有乘积项 相对应的卡诺圈； • 如果图中有相切的卡诺圈，则该逻辑电路存在着 竞争冒险。（“0”冒险是1构成的圈，“1”冒险是 0构成的圈。
所谓卡诺圈相切即两个卡诺圈之间存在不被同一卡 诺圈包含的相邻最小项。
产生冒险的原因
A
1
≥1
F=A+A=1 理想情况
以例说明
A A
F 实际情况
造成冒险的原因是由于A和 A到达或门的时间不同。
再举一例 A C B
1 & BC & AC ≥1
A B F=AC+BC C C AC BC F
(分析中略去与门和或门的延时）
产生冒险的原因 ： 电路存在由非门产生的互补信 号，且互补信号的状态发生变化 时有可能出现冒险现
有公用项
经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。
多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。
第3章组合逻辑电路
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
第3章 组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法和设计方法
组合逻辑电路可以有一个或多个输入端，也可以 有一个或多个输出端。其一般框图如图所示。在组合 逻辑电路中，数字信号是单向传递的，即只有从输入 端到输出端的传递，没有反向传递，所以各输出仅与 各输入的即时状态有关。
输 入 I0 I1
„„
组合逻辑电路
1 3 2
F0 = A3 + A1
第3章 组合逻辑电路
一、二进制编码器 1.ASCII码 ASCII码是一种通用的编码，用于大多数计算机 和电子设备中。大多数计算机键盘都以ASCII码为标 准。当输入一个字母、数字、符号或者控制命令时， 相应的ASCII码就会进入计算机中。ASCII码是一种 字母数字混合编码，其中包含字母、数字、标点和其 他一些特殊符号。 ASCII码的标准形式是由7位二进制码表示的128 种字符和符号。
第3章 组合逻辑电路
据二进制译码器的功能，可列出三位二进制译 码器的真值表。
三位二进制译码器的真值表
输入 输出
逻辑表达式：
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1
Y0=A2A1A0 Y1=A2A1A0 Y2=A2A1A0 Y3=A2A1A0 Y4=A2A1A0 Y5=A2A1A0 Y6=A2A1A0 Y7=A2A1A0
第3章 组合逻辑电路
其步骤是：
1.根据给定的逻辑电路图，写出各输出端的逻辑表 达式。
2.将得到的逻辑表达式化简。 3.由简化的逻辑表达式列出真值表。 4.根据真值表和逻辑表达式对电路进行分析，判断 该电路所能完成的逻辑功能，作出简要的文字描述， 或进行改进设计。
第三章组合逻辑电路的分析及设计
第三章组合逻辑电路的分析与设计3.1 用真值表法证明下列恒等式：(1)(2) (A B) C=A (B C)3.2 用代数法化简下列各式：(1)(2)(3)(4)(5)(6)(7)(A B)C+ABC+AB C(8) A C DBC (C D)+B D+AC +A D(9)3.3 下列逻辑式中，变量A、 B、C 取哪些值时， L 的值为 1。
(1)(2)(3)3.4 求下列函数的反函数并化成最简“与- 或”形式。
(1)(2)(3)(4)3.5 将下列各函数式化成最小项表达式。
(1)(2)(3)3.6 用卡诺图化简下列各式：(1)(2)(3)(4)(5)L(A,B,C,D)=m(3,4,5,6,9,10,12,13,14,15)(6)L(A,B,C,D)=m(0,2,5,7,8,10,13,15)(7)L(A,B,C,D)=m(1,4,6,9,13)+d(0,3,5,7,11,15)(8)L(A,B,C,D)=m(2,4,6,7,12,15)+d(0,1,3,8,9,11)3.7 用与非门实现下列逻辑函数，画出逻辑图。
（1）（2）（3）3.11 用三个异或门和三个与门实现下列逻辑关系：3.12 用一片 74LS00（四 2 输入端与非门）实现异或逻辑关系Y=A B，画出逻辑图。
3.13 按下列要求实现逻辑关系L（ A， B，C， D）= m(1,3,4,7,13,14,15), 分别画出逻辑图。
（1）用与非门实现。
（2）用或非门实现。
（3）用与或非门实现。
3.14 试用与非门设计一个组合逻辑电路，它接收四位二进制数B3、 B2、 B1、 B0，仅当2<B3B2B1B0<7时，输出 Y 才为 1。
3.15 试用与非门设计一个组合电路，它接收一位8421BCD 码B3、 B2、 B1、 B0，仅当2<B3B2B1B0<7时，输出 Y 才为 1。
3.16 设计一个将 8421BCD码变成余 3 码的组合逻辑电路。
第3章 组合逻辑电路
例3-5的真值表 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F1 F2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0
图3－9
3.2.2 组合逻辑电路设计举例 例3-3 设计一个三人按少数服从多数的表决电路。并用与 非门实现。 解：（1）由题意可知，三人代表三个输入变量，通过与 否的结果为一个输出变量。三个输入变量用字母A、B、 C表示，输出用F表示。列出真值表，见表3－2，输入变 量“1”表示同意，“0”表示不同意；输出变量“1”表示通 过，“0”表示不通过。 （2）对真值表用卡诺图化简，如图3－4所示，得到化简 函数 F=AB+BC+AC （3）把化简的与或式转换成“与非－与非”表达式`
_ I7 X 1 0 1 1 1 1 1 1 1
表3－6 表3-6 74148的真值表 输 入 输 _ _ _ _ _ _ _ _ _ _ I 6 I5 I4 I3 I2 I 1 I0 Y2 Y 1 Y0 X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X X 0 0 0 0 X X X X X X 0 0 1 1 0 X X X X X 0 1 0 1 1 0 X X X X 0 1 1 1 1 1 0 X X X 1 0 0 1 1 1 1 0 X X 1 0 1 1 1 1 1 1 0 X 1 1 0 1 1 1 1 1 1 0 1 1 1
S ABC ABC ABC ABC
C′= A B + A C + B C （3）把表达式转化为“与非－与非”表达式
第三章组合逻辑电路 (1)
第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。
数字电路与逻辑设计第3章组合逻辑电路
（2）根据真值表，用卡诺图（图3-5 a）化简后，
可以得到该电路的逻辑函数表达式：
F AC BC AB
由于题目中没有特别要求以何种逻辑门 输出，所以可用与门和或门输出来实现 该逻辑功能，表达式形式无需转换。
（3）逻辑图 由化简后的表达式和真值 表可以看出，(图 3-5 b)即使该题的逻 辑电路图。
表 3-7 8线—3线编码器的真值表
因为任意时刻 I0 ～ I7 中只有一个值为“1”利 用约束项的知识把上述真值表化简后如表3-8 所示。
表 3-8 化简后的真值表
由真值表写出其对应的逻辑函数表达式：
Y2 I4 I5 I6 I7 I4I5I6I7 Y1 I2 I3 I6 I7 I2I3I6I7 Y0 I1 I3 I5 I7 I1I3I5I7
3) 将表达式转化成用“与非” 逻辑形式实 现的形式：
图3-9 （a）卡诺图 （b）逻辑电路
3.2 编码器
编码就是将特定的逻辑信号变换成 一组二进制的代码，而能够实现这种功 能的逻辑部件就称为编码器。编码器的 功能是将输入信号转换为对应的代码信 号，即是用输出的代码信号来表示相对 应的输入信号，以便于进行对代码进行 存储，传输及运算等处理。
FA A FB AB FC ABC FD ABCD
(3)由上述表达式可得其对应的优先编码逻辑 电路如图3-12所示。
图3-13 16线—4线优先编码器的逻辑电路
（2）根据列写出的逻辑问题的真值表，写出对应 的逻辑函数表达式。
（3）将得到的逻辑函数表达式进行变换和化简。 逻辑函数的化简可以利用我们前面所学习的代 数法或卡诺图法，从而得到逻辑函数的最简表 达式，对于一个逻辑电路，在设计时应尽可能 使用最少数量的逻辑门，逻辑门变量数也应尽 可能少用，还应根据题意变换成适当形式的表 达式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第三章 组合逻辑电路本章教学目的、要求：1.掌握组合逻辑电路的分析方法和设计方法。
2.熟悉常用中规模集成组合逻辑电路的工作原理。
3.了解组合电路中的竞争和冒险现象。
重点：组合逻辑电路的分析方法和设计方法。
难点：组合逻辑电路分析中的功能判断第一节 概述一、组合逻辑电路的特点数字电路按逻辑功可分为两大类 1．组合逻辑电路：任意时刻 的输出只取决于该时刻的输 入，与电路原来的状态无关。
2．时序逻辑电路：任意时刻 的输出不仅取决于该时刻的输 入，而且与电路原来的状态有关。
在组合逻辑电路中 例：右图所示电路：CI B A S ⊕⊕=)( AB CI B A CO +⊕=)(二、逻辑功能的描述逻辑图、函数式或真值表均能描述，这里用函数式说明： y 1=f 1(a 1,a 2,…a n ) 框图 y 2=f 2(a 1,a 2,…a n ) . . y m =f m (a 1,a 2,…a n ) 1．功能特点： 电路的输出状态不影响输入；电路的输入确定后，输出即确定。
2．结构特点：电路不包含存储信号的记忆元件；电路不存在从输出到输入的反馈电路。
组合逻辑电路a 1 y 1y 2 y ma 2 a n· ·· ·＝1&≥11A iB iC iS iC i +1(a )全加器S i C i +1A iB iC i(b )＝1第二节、组合逻辑电路的分析方法和设计方法一、组合逻辑电路的分析方法所谓逻辑电路的分析，就是找出给定逻辑电路输出和输入之间的逻辑关系，并指出电路的逻辑功能。
分析过程一般按下列步骤进行：1．根据给定的逻辑电路，从输入端开始，逐级推导出输出端的逻辑函数表达式。
2．根据输出函数表达式列出真值表。
3．用文字概括出电路的逻辑功能。
例1：分析图4-2所示组合逻辑电路的逻辑功能。
解：根据给出的逻辑图， 逐级推导出输出端的逻辑函数表达式：列真值表由真值表可以看出，在三个输入变量中，只要有两个或两个以上的输入变量为1，则输出函数F 为1，否则为0，它表示了一种“少数服从多数”的逻辑关系。
因此可以将该电路概括为：三变量多数表决器。
例2：分析下图所示电路，指出该电路的逻辑功能。
解：① 写出函数表达式。
② 列真值表。
③ 分析功能。
A B C F0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 010 1 1 1A iB iC iC i+1 S i&&&&P 2P 1P 3FA BC图 4-2AC BC AB AC BC AB P P P F AC P BC P AB P ++=⋅⋅=⋅⋅====321321,,ii i i i i i i i i B A C B A C C B A S +⊕=⊕⊕=+)(1逻辑功能 真值表逻辑图 函数式由真值表可见，当三个输入变量A i 、B i 、C i 中有一个为1或三个同时为1时，输出S i =1，而当三个变量中有两个或两个以上同时为1时，输出C i +1=1，它正好实现了A i 、B i 、C i 三个一位二进制数的加法运算功能，这种电路称为一位全加器。
其中，A i 、B i 分别为两个一位二进制数相加的被加数、加数，C i 为低位向本位的进位，S i 为本位和，C i+1是本位向高位的进位。
一位全加器的符号如上图(b )所示。
如果不考虑低位来的进位，即C i =0，则这样的电路称为半加器，其真值表和逻辑电路分别如表4-3和图4-4所示。
表 4-3 半加器真值表 A i B i C i+1 S i 0 0 0 1 1 0 1 10 0 0 1 0 1 1 0二、设计方法步骤：1．根据逻辑问题，确定输入、输出变量，列真值表 2．由真值表写出表达式或直接画出卡诺图。
3．化简（根据选定的器件化成相应的形式）。
4．画出逻辑图例1：交通信号灯故障检测电路。
要求在非“只有一只灯亮”时给出出错信号。
解： 1．真值表首先进行逻辑抽象。
用R 代表红、A 代表黄、G 代表绿；用‘1’表示灯亮，“0”表示灯灭；用Z 表示输出，且“1”表示有故障。
得到真值表： 2．函数式注意：在用门电路（即SSI ）实现时要注意： 第一，把函数式划成所用门要求的形式； 第二，要把函数式划成最简。
为此，要尽0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 10 0 0 1 0 1 1 0 0 1 1 0 1 0 1 1&A iB iS iC i +1＝1量使用卡诺图。
得到函数式：GA RG RA AG R Z +++⋅=若用与非门：GA RG RA G A R Z ⋅⋅⋅⋅⋅= 3.逻辑图：例2：用门电路设计一个将8421BCD 码转换为余3码的变换电路。
解：①分析题意，列真值表。
该电路输入为8421BCD 码，输出为余3码，因此它是一个四输入、四输出的码制变换电路，其框图如下图(a )所示。
根据两种BCD 码的编码关系，列出真值表，如右表所示。
由于8421BCD 码不会出现1010~1111这六种状态，因此把它视为无关项。
②选择器件，写出输出函数表达式。
R A G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1A B C D E 3 E 2 E 1 E 00 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 11 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 × × × × × × × × × × × × × × × × × × × × × × × ×码制变换电路A B DC 3210(a )ABCD 000111100001×111×11101×1×××3ABCD 0001111000011×11×11110×1×××21ABCD0001111000011×1×111101××××11ABCD0001111000011×1×1110×11×××0(b )1 10 11 0110R 11 1 AG 1 00③画逻辑电路。
第三节 若干常用的组合逻辑电路一、编码器：编码：用二值代码表示具体事物。
如：用0101表示十进制数5。
二进制编码器：用n 位二进制代码对N =2n 个信号进行编码的电路，叫做二进制编码器。
编码器分为普通编码器和优先编码器。
（一）普通编码器普通编码器任何时刻只允许输入一个编码信号。
以3位二进制编码器的设计为例： 1．真值表2．函数式D E D C CD D C E D C B D C B D C B D B C B D C B E BDBC A BD BC A E =⊕=+⋅=+⊕=+++=++⋅=⋅⋅=++=0123)()(1&≥11&&＝1＝1E 3E 2E 1E 0A B CD3．逻辑图特点：普通编码器为“或”逻辑关系。
（二）优先编码器优先编码器允许输入多个编码 信号，但电路只对优先权最高的 信号进行编码。
如：74LS148是8—3线优先编 码器。
1．逻辑表达式：S I I I I I I I I Y S ⋅⋅⋅⋅⋅⋅⋅⋅=76543210S I I I I I I I I Y EX )(76543210+++++++= 2．功能表：S ：为使能(允许)输入端，低电平有效；EX Y 和S Y 为扩展端和选通输出端，主要用于级联和扩展；当S =1时，表示电路禁止编码，即无论7~0中有无有效信号，输出2Y 、1Y 、0Y 均为1，并且EX Y =S Y =1。
当S =0时，表示电路允许编码，如果7~0中有低电平(有效信号)输入，则输出2Y 、1Y 、0Y 是申请编码中级别最高的编码输出(注意是反码)，并且EX Y =0，S Y =1；如果7~0中无有效信号输入，则输出2Y 、1Y、0Y 均为高电平，并且EX Y =1，S Y =0。
从另一个角度理解EX Y 和S Y 的作用。
当S Y =0，EX Y =1时，表示该电路允许编码，但无码可编；当S Y =1，EX Y =0时，表示该电路允许编码，并且正在编码；当S Y =EX Y =1时，表示该电路禁止编码，即无法编码。
例：用两片74LS148接成16—4线优先编码器。
1．若06=A ，则片1工作，但无编码输入，1片S Y =0，EX Y =1，111012=Y Y Y ； 所以2片工作，且对6编码，001012=Y Y Y ，所以Z 3Z 2Z 1Z 0=0110。
2．若012=A ，则片1工作，且有编码输入，1片S Y =1，EX Y =0，对4编码，011012=Y Y Y ；使用与非门，输出变为原码由于74LS148的输出无效时(S=1或无输入)，其三个输出均为“1”,故可用与非门将两片的相同输出端组合最高位由Y EX `给出这样连接可保证第(1)片的 输入信号优先于第(2)片所以2片不工作，111012=Y Y Y ，所以Z 3Z 2Z 1Z 0=1100 （三）二—十进制优先编码器将十进制数0、 1、 2、 3、 4、 5、 6、 7、 8、 9 等10个信号编成二进制代码的电路叫做二—十进制编码器。
I 0为隐编码，当I 1~I 8无效时，输出为I 0的编码。
若输入、输出均为低电平有效，且9I 优先权最高，则下表为二—十进制优先编码器74LS147的功能表：9753107632176542983I I I I I Y I I I I Y I I I I Y I I Y ++++=+++=+++=+=逻辑图如课本173页。
例：用8线—3线优先编码器和门电路组成二—十进进制优先编码器，且优先权I 9'最高。