数字电路公司笔试试题

合集下载

数字电路试题及答案

数字电路试题及答案二、单项选择题（本大题共10小题，每小题2分,共20分）１、十六进制数（8F）16对应的十进制数是（ C ）Ａ、141 Ｂ、142 Ｃ、143 Ｄ、1442、逻辑函数L（A,B，C）=（A+B)（B+C）(A+C）的最简与或表达式为（ D）A、 (A+C）B+ACB、 AB+（B+A）CC、 A（B+C）+BCD、 AB+BC+AC3、与非门输出为低电平时,需满足 ( D ）A、只要有一个输入端为低电平B、只要有一个输入端为高电平C、所有输入端都是低电平D、所有输入端都是高电平4、能够实现“线与”功能的门电路是( D ）A、与非门Ｂ、或非门Ｃ、三态输出门Ｄ、集电极开路门5、由与非门构成的基本ＲＳ触发器，要使Ｑn+1＝Ｑｎ，则输入信号应为（A）Ａ、Ｒ＝Ｓ＝１Ｂ、Ｒ＝Ｓ＝０Ｃ、Ｒ＝１，Ｓ＝０Ｄ、Ｒ＝０，Ｓ＝１6、要使Ｔ触发器Ｑn+1＝Ｑn，则（B）Ａ、Ｔ＝ＱｎＢ、Ｔ＝０Ｃ、Ｔ＝１Ｄ、Ｔ＝n7、对于JK触发器,要使Q n+1=Q n,则 ( B）A、J=K=1B、J=K=0C、J=1，K=0D、J=0,K=18、为实现D触发器转换成T触发器，题图所示的虚线框内应是.（ C )A、与非门B、异或门C、同或门D、或非门9、十六个数据输入端的数据选择器必有地址输入端的个数为 ( D）A、1B、2C、3D、410、一个4位二进制计数器的最大模数是（ C ）A、4B、8C、16D、32三、简答题（本大题共2小题,每小题5分，共10分）1、数字电路从整体上看可分为几大类?答：(1）、按集成度分，有小、中、大、超大、甚大规模；（3分）(2）、按结构工艺分，有TTL、CMOS集成电路。

（2分）2、最简与－或表达式的标准是什么?答：（1）、包含的与项最少; （3分)（2）、每个与项中变量的个数最少。

(2分)四、分析计算题（本大题共6小题，每小题10分,共60分)1、逻辑电路的输入变量A、B和输出函数F的波形如题3—1图所示,试列出真值表，写出逻辑函数F的逻辑表达式，并画逻辑图。

数电模电笔试题及答案

数电模电笔试题及答案【篇一：模电数电基础笔试总结】txt>1、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。

2、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）3、基尔霍夫定理的内容是什么？基尔霍夫定律包括电流定律和电压定律。

电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流代数和恒等于零。

电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。

4、描述反馈电路的概念，列举他们的应用？反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。

反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。

负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。

电压（流）负反馈的特点：电路的输出电压（流）趋向于维持恒定。

5、有源滤波器和无源滤波器的区别？无源滤波器：这种电路主要有无源元件r、l和c组成有源滤波器：集成运放和r、c组成，具有不用电感、体积小、重量轻等优点。

集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。

但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。

6、基本放大电路的种类及优缺点，广泛采用差分结构的原因。

答：基本放大电路按其接法的不同可以分为共发射极放大电路、共基极放大电路和共集电极放大电路，简称共基、共射、共集放大电路。

共射放大电路既能放大电流又能放大电压，输入电阻在三种电路中居中，输出电阻较大，频带较窄。

常做为低频电压放大电路的单元电路。

共基放大电路只能放大电压不能放大电流，输入电阻小，电压放大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中最好的电路。

数字电路考试试题

数字电路考试试题数字电路考试试题数字电路是计算机科学与工程中的重要基础课程，它涉及到数字电子技术的原理和应用。

在学习这门课程时，我们需要通过考试来检验自己的学习成果。

本文将以数字电路考试试题为主题，探讨一些常见的考题及其解答。

1. 请简述逻辑门的基本原理及其分类。

逻辑门是数字电路中的基本构建单元，它根据输入信号的逻辑关系产生输出信号。

逻辑门主要分为与门、或门、非门、异或门等。

与门输出信号仅在所有输入信号均为高电平时才为高电平，否则为低电平。

或门输出信号仅在至少有一个输入信号为高电平时才为高电平，否则为低电平。

非门将输入信号取反，即低电平变为高电平，高电平变为低电平。

异或门输出信号仅在输入信号中有奇数个高电平时才为高电平，否则为低电平。

2. 请简述半加器和全加器的功能及其电路图。

半加器是一种用于实现二进制加法的数字电路。

它有两个输入信号A和B，分别代表两个二进制位的输入，有两个输出信号S和C，分别代表和与进位。

半加器的电路图包含一个异或门和一个与门。

异或门用于计算和，与门用于计算进位。

全加器是一种用于实现三个二进制位相加的数字电路。

它有三个输入信号A、B 和Cin，分别代表两个二进制位的输入和进位。

有两个输出信号S和Cout，分别代表和与进位。

全加器的电路图包含两个半加器和一个或门。

第一个半加器用于计算前两个输入位的和与进位，第二个半加器用于计算第一个半加器的输出与第三个输入位的和与进位。

或门用于计算两个半加器的进位的或。

3. 请简述多路选择器的功能及其电路图。

多路选择器是一种用于实现多个输入信号中选择一个输出信号的数字电路。

它有一个控制信号和多个数据输入信号，还有一个数据输出信号。

多路选择器根据控制信号的不同，将其中一个数据输入信号输出。

多路选择器的电路图包含多个与门和一个或门。

与门用于根据控制信号生成选择信号，或门用于将多个与门的输出信号进行逻辑或运算。

4. 请简述触发器的功能及其分类。

触发器是一种用于存储和延时输入信号的数字电路。

数字电路试题及答案

数字电路试题及答案一、选择题（每题10分，共20分）1. 下列数字电路元件中，属于组合逻辑的是A. 集线器B. 隧道二极管C. 寄存器D. D触发器答案：A2. 十进制数 8 的二进制表示形式为A. 1010B. 1110C. 1000D. 1001答案：C3. 十六进制数 B 的二进制表示形式为A. 1010B. 1101C. 1111D. 1011答案：D4. 以下哪个逻辑门的输出是其他逻辑门输出的非A. 与门B. 或门C. 非门D. 异或门答案：C二、填空题（每题10分，共20分）1. 使用 2 输入 AND 门，将 A 和 B 两个开关输入，如果 A 和 B 均为高电平时，输出为________答案：高电平2. 使用 2 输入 OR 门，将 A 和 B 两个开关输入，如果 A 和 B 中有一个或两个为高电平时，输出为________答案：高电平3. 使用 2 输入 XOR 门，将 A 和 B 两个开关输入，如果 A 和 B 中只有一个为高电平时，输出为________答案：高电平4. 使用 2 输入 NAND 门时，输出为低电平的条件是________答案：A 和 B 均为高电平三、简答题（每题20分，共40分）1. 请简述组合逻辑和时序逻辑的区别。

答案：组合逻辑是指电路的输出仅由当前时刻的输入确定，与之前的输入无关。

组合逻辑电路的输出仅取决于输入信号的组合，对于相同的输入，始终保持相同的输出。

而时序逻辑是指电路的输出除了与当前输入有关外，还与之前的输入和输出有关。

时序逻辑电路的输出不仅取决于输入信号的组合，还受到电路之前状态的影响。

2. 请简述二进制和十六进制之间的转换原理。

答案：二进制是一种基于2的数制，只有两个数位 0 和 1。

而十六进制是一种基于16的数制，包含了 0 到 9 的数字和 A 到 F 的六个字母。

进行二进制到十六进制的转换时，将二进制数按照每四位分组，然后将每个四位二进制数转换为相应的十六进制数，最终得到的十六进制数就是对应的表示。

(完整版)数字电路试题及参考答案

《数字电路》试卷及答案一、【单项选择题】 ( 本大题共20 小题，每题 2 分，共40 分) 在每题列出的四个选项中只有一个选项是切合题目要求的，请将正确选项前的字母填在答题卷相应题号处。

1、关于钟控 RS触发器，若要求其输出“ 0”状态不变，则输入的RS信号应为（ A）。

[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X2、以下各电路中，（ B）能够产生脉冲准时。

[A]多谐振荡器[B]单稳态触发器[C]施密特触发器[D]石英晶体多谐振荡器3、以下逻辑电路中为时序逻辑电路的是（C）。

[A]变量译码器[B]加法器[C]数码存放器[D]数据选择器4、同步时序电路和异步时序电路比较，其差别在于后者（B）。

[A]没有触发器[B]没有一致的时钟脉冲控制[C]没有稳固状态[D]输出只与内部状态相关5、当用专用输出构造的PAL设计时序逻辑电路时，一定还要具备有（A）。

[A]触发器[B]晶体管[C] MOS 管[D]电容6、能将输出端直接相接达成线与的电路有（C）。

[A] TTL 与门[B]或门[C]三态门[D]三极管非门7、 TTL 与非门的剩余脚悬空等效于（A）。

[A] 1[B] 0[C] Vcc[D] Vee8、以下哪一条不是除去竟争冒险的举措（B）。

[A]接入滤波电路[B]利用触发器[C]加当选通脉冲[D]改正逻辑设计9、主从触发器的触发方式是（D）。

[A] CP=1[B] CP上涨沿[C] CP 降落沿[D]分两次办理10、组合型 PLA 是由（ A）组成。

[A]与门阵列和或门阵列[B]一个计数器[C]一个或阵列[D]一个存放器11、以下四个数中，最大的数是（B）。

[A] (AF) 16[B] (001010000010)8421BCD[C] (10100000) 2[D] (198) 1012、触发器有两个稳态，储存8 位二进制信息要（B）个触发器。

[A] 2[B] 8[C] 16[D] 3213、以下门电路属于双极型的是（A）。

数字电路笔试题

数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

電路設計可分類為同步電路和非同步電路設計。

同步電路利用時鐘脈衝使其子系統同步運作，而非同步電路不使用時鐘脈衝做同步，其子系統是使用特殊的“開始”和“完成”信號使之同步。

由於非同步電路具有下列優點--無時鐘歪斜問題、低電源消耗、平均效能而非最差效能、模組性、可組合和可複用性--因此近年來對非同步電路研究增加快速，論文發表數以倍增，而Intel Pentium 4處理器設計，也開始採用非同步電路設計。

异步电路主要是组合逻辑电路，用于产生地址译码器、ＦＩＦＯ或ＲＡＭ的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。

同步电路是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。

这些时序电路共享同一个时钟ＣＬＫ，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。

在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻。

（线或则是下拉电阻）4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。

（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。

（威盛VIA2003.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。

建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

数字电路试题及答案

数字电路试题及答案一、选择题1. 数字电路中最基本的逻辑门是以下哪一个？A. 与非门B. 或非门C. 与门D. 异或门答案：C2. 在二进制数系统中，用三个比特（bit）可以表示多少个不同的数值？A. 4B. 6C. 8D. 10答案：C3. 下列哪个触发器具有记忆功能？A. 组合逻辑B. 时序逻辑C. D型触发器D. T型触发器答案：C4. 在数字电路中，"0" 和 "1" 分别代表什么逻辑状态？A. 低电平 / 高电平B. 高电平 / 低电平C. 接地 / 供电D. 禁用 / 启用答案：A5. 以下哪种类型的逻辑门是使用晶体管实现开关功能的？A. 模拟门B. 数字门C. 模拟数字门D. 晶体管逻辑门答案：D二、填空题1. 在数字电路中，一个______门输出的高电平可以驱动多个输入端，而不会改变输出电平。

答案：或门2. _______是数字电路设计中的一种基本方法，它将复杂的电路分解为更简单的子电路。

答案：模块化设计3. 在数字电路中，一个______触发器在时钟信号的上升沿改变状态，而______触发器在下降沿改变状态。

答案：D型；JK型4. 一个4位二进制计数器的最大输出值是______。

答案：155. 在数字电路中，______是一种用于存储数据的电路，它可以在没有时钟信号的情况下保持信息。

答案：触发器三、简答题1. 请简述数字电路与模拟电路的主要区别。

答：数字电路处理的是离散的信号，通常只有两种状态（如高电平代表“1”，低电平代表“0”），而模拟电路处理的是连续变化的信号。

数字电路的主要优点是抗干扰能力强，易于实现逻辑运算和存储功能，而模拟电路则更擅长处理连续变化的信号，如音频和视频信号。

2. 什么是组合逻辑和时序逻辑？答：组合逻辑是指其输出仅依赖于当前输入信号的逻辑电路，不包含存储元件，如与门、或门和非门等。

时序逻辑则包含存储元件（如触发器），其输出不仅依赖于当前的输入信号，还依赖于历史状态，因此具有记忆功能。

数字电路试题及答案

数字电路试题及答案一、选择题（每题2分，共20分）1. 数字电路中最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 以下哪个不是数字电路的优点？A. 高速度B. 低功耗C. 可编程性D. 易于制造3. 一个3输入的与门，当所有输入都为1时，输出为：A. 0B. 1C. 2D. 34. 触发器的主要用途是：A. 存储一位二进制信息B. 进行算术运算C. 执行逻辑判断D. 放大信号5. 下列哪个不是组合逻辑电路的特点？A. 输出只依赖于当前的输入B. 输出可以延迟输入C. 没有记忆功能D. 可以进行复杂的逻辑运算二、填空题（每空2分，共20分）6. 一个典型的数字电路由________、________和输出三部分组成。

7. 一个4位二进制计数器可以计数的最大数值是________。

8. 一个D触发器的两个主要输入端是________和________。

9. 在数字电路中，________是一种常用的同步信号，用于协调电路的时序。

10. 一个3-8译码器可以将3位二进制信号转换为________种可能的输出状态。

三、简答题（每题15分，共30分）11. 简述数字电路与模拟电路的主要区别。

12. 解释什么是时钟信号，并说明它在数字电路中的作用。

四、计算题（每题15分，共30分）13. 给定一个逻辑表达式 Y = A'B + AB'，使用卡诺图化简该表达式，并画出相应的逻辑电路图。

14. 设计一个2位二进制计数器，使用D触发器实现，并说明其工作原理。

答案一、选择题1. 答案：A（与逻辑）2. 答案：D（易于制造）3. 答案：B（1）4. 答案：A（存储一位二进制信息）5. 答案：B（输出可以延迟输入）二、填空题6. 答案：输入、处理7. 答案：15（2^4 - 1）8. 答案：数据输入（D）、时钟输入（CLK）9. 答案：时钟信号（Clock Signal）10. 答案：8三、简答题11. 数字电路与模拟电路的主要区别在于：数字电路处理的是离散的数字信号，而模拟电路处理的是连续的模拟信号。

数字电路试题

数字电路综合测试题一、选择题：1．数字电路用来研究和处理( )A ．连续变化的信号B 、离散信号C 、二者均可D 、模拟信号 2．正逻辑体制中，若要求“与非”门输出高电平，则其输入端状态不能为( ) A ．1,1 B 、0,0 C 、1,0 D 、0,1 3．十进制数1986中的第三位的“权”是( ) A ．8×102 B 、8×103 C 、101 D 、8×101 4．二进制数11101中第三位的“权”是( ) A ．2×100B 、101C 、22D 、235．将二进制数(1110100)2转换成十进制数是( ) A ．15 B 、116 C 、110 D 、74 6．“与门”输入与输出的逻辑关系是( )A ．有0出0，全1出1B 、有1出1，全0出0C 、有1出0，全0出0D 、有0出0，全1出0 7．八位二进制数所能表示的最大十进制数为( ) A ．255 B 、256 C 、128 D 、99 8．在逻辑代数中下列式子不正确的有( )A ．1+1=10B 、1+1=1C 、1·1=1D 、1+1+1=1 9．脉冲信号是( )A ．模拟信号B 、既是模拟信号，也是数字信号C ．数字信号D 、既不是模拟信号，也不是数字信号10．如下图所示，能实现Y=A 逻辑功能的逻辑图是()A BY 11．符合下列真值表的是( )门电路A ．与非门B 、或非门C 、异或门D 、与或非门11．在逻辑代数中D+D 等于( )A ．2D 、D 2 D 、不确定 12表示的逻辑是( )A ．有1出0，全0出0B 、相同出1，相异出0C 、相同出0，相异出1D 、有1出1，全0出0 13．不是数字电路的逻辑表示方法的有( )A ．逻辑函数表达式B 、波形图C 、真值表D 、二进制 14．下列表达式中( )是不对的A ．A·0=AB 、A+0=AC 、A·0=0D 、A·- A =0 15．逻辑函数Y=ABC+- A C+- B C 的最简式为( )A ．Y=CB 、Y=BC+- A C+- BC C 、Y=ABC+- A C+- B CD 、Y=1 16．与函数式Y=AB+- A C 相等的表达式为( )A ．Y=AB+CB 、Y=AB+- A C+BCDC 、Y=A+BCD 、Y=ABC 17．逻辑函数表达式-E F+E -F +EF ，化简后的答案是( ) A ．EF B 、- E F+E - F C 、─EF D 、E+F18．下列四个逻辑图中，不论输入信号A 、B 为何值，输出Y 恒为1的电路为( )Y1 Y2A BY3 Y4C D19．对于输入变量为三个变量的逻辑函数来讲，其输入可能产生的情况有( )种 A ．2 B 、4 C 、8 D 、无数二、综合题：1．根据下列函数式，画出相应的逻辑图。

数字电路试题及答案

数字电路试题一、单项选择题1、以下代码中为无权码的为〔〕 A . 8421BCD 码 B . 5421BCD 码 C . 余三码 D .2421BCD 码2、图示逻辑电路的逻辑式为〔〕A ．F=CB A ++ B ．F=C B A ++ C ．F=C B AD ．F=ABC3、以下关于异或运算的式子中，不正确的选项是〔〕 A ．0A A =⊕ B ． 1A A =⊕ C ．A 0A =⊕ D ．A 1A =⊕4、一个n 变量的逻辑函数应该有个最小项〔〕 A ．n B ．n2 C ．n 2 D ．2n5、假设编码器中有50个编码对象，那么要求输出二进制代码位数为位。

〔〕 A .5 B .6 C .10 D .506、在以下逻辑电路中，不是组合逻辑电路的是。

〔〕 A .译码器 B .编码器 C .全加器 D .存放器7、欲使JK 触发器按01=+n Q工作，可使JK 触发器的输入端。

〔〕A .1==K JB .Q J =，Q K =C .Q J =，Q K =D .0=J ，1=K 8、同步时序电路和异步时序电路比拟，其差异在于两者。

〔〕 A .没有触发器 B .是否有统一的时钟脉冲控制 C .没有稳定状态 D .输出只与内部状态有关9、8位移位存放器，串行输入时经个脉冲后，8位数码全部移入存放器中。

〔〕 A .1 B .2 C .4 D .810、555定时器D R 端不用时，应当。

〔〕 A .接高电平 B .接低电平C .通过F μ01.0的电容接地D .通过小于Ω500的电阻接地二、填空题1、当传送十进制数5时，在8421奇校验码的校验位上值应为。

2、()10＝〔〕2＝〔〕8＝〔〕163、用反演律求函数D A D C ABC F ++=的反函数〔不用化简〕=F 。

4、消除竟争冒险的方法有、、等。

5、触发器有个稳态，存储8位二进制信息要个触发器。

电子类公司招聘笔试题

一、模拟电路1基尔霍夫定理的内容是什么？〔仕兰微电子〕基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(C=εS/4πkd)〔未知〕3、最基本的如三极管曲线特性〔未知〕4、描画反应电路的概念，罗列他们的运用〔仕兰微电子〕5、负反应种类〔电压并联反应，电流串联反应，电压串联反应和电流并联反应〕；负反应的优点〔降低缩小器的增益灵敏度，改动输入电阻和输入电阻，改善缩小器的线性和非线性失真，有效地扩展缩小器的通频带，自动调理作用〕〔未知〕6、缩小电路的频率补偿的目的是什么，有哪些方法？〔仕兰微电子〕7、频率照应，如：怎样才算是动摇的，如何改动频响曲线的几个方法〔未知〕8、给出一个查分运放，如何相位补偿，并画补偿后的波特图〔凹凸〕9、基本缩小电路种类〔电压缩小器，电流缩小器，互导缩小器和互阻缩小器〕，优缺陷，特别是普遍采用差分结构的缘由〔未知〕10、给出一差分电路，通知其输入电压Y 和Y-,求共模重量和差模重量〔未知〕11、画差放的两个输入管〔凹凸〕12、画出由运放构成加法、减法、微分、积分运算的电路原理图并画出一个晶体管级的运放电路〔仕兰微电子〕13、用运算缩小器组成一个10倍的缩小器〔未知〕14、给出一个复杂电路，让你剖析输入电压的特性〔就是个积分电路〕，并求输入端某点的rise/fall 时间(Infineon口试试题)15、电阻R和电容C串联，输入电压为R和C之间的电压，输入电压区分为C上电压和R上电压，要求制这两种电路输入电压的频谱，判别这两种电路何为高通滤波器，何为低通滤波器当RC<q,还有clock 的delay,写出决议最大时钟的要素，同时给出表达式〔威盛VIA 2003.11.06 上海口试试题〕18、说说静态、静态时序模拟的优缺陷〔威盛VIA 2003.11.06 上海口试试题〕19、一个四级的Mux,其中第二级信号为关键信号如何改善timing〔威盛VIA2003.11.06 上海口试试题〕20、给出一个门级的图，又给了各个门的传输延时，问关键途径是什么，还问给出输入，使得输入依赖于关键途径〔未知〕21、逻辑方面数字电路的卡诺图化简，时序〔同步异步差异〕，触发器有几种〔区别，优点〕，全加器等等〔未知〕22、卡诺图写出逻辑表达使〔威盛VIA 2003.11.06 上海口试试题〕23、化简F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和〔威盛〕24、please show the CMOS inverter schmatic,layout and its cross sectionwith P-well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? 〔威盛口试题circuit design-beijing-03.11.09〕25、To design a CMOS invertor with balance rise and fall time,please define the ration of channel width of PMOS and NMOS and explain?26、为什么一个规范的倒相器中P管的宽长比要比N管的宽长比大？〔仕兰微电子〕27、用mos管搭出一个二输入与非门〔扬智电子口试〕28、please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster res0824ponse for output rising edge.(less delay time)〔威盛口试题circuitdesign-beijing-03.11.09〕29、画出NOT,NAND,NOR的符号，真值表，还有transistor level的电路〔Infineon口试〕30、画出CMOS的图，画出tow-to-one mux gate〔威盛VIA 2003.11.06 上海口试试题〕31、用一个二选一mux和一个inv完成异或〔飞利浦－大唐口试〕32、画出Y=A*B C的cmos电路图〔科广试题〕33、用逻辑们和cmos电路完成ab cd〔飞利浦－大唐口试〕34、画出CMOS电路的晶体管级电路图，完成Y=A*B C(D E)〔仕兰微电子〕35、应用4选1完成F(x,y,z)=xz yz’〔未知〕36、给一个表达式f=xxxx xxxx xxxxx xxxx用最少数量的与非门完成〔实践上就是化简〕37、给出一个复杂的由多个NOT,NAND,NOR组成的原理图，依据输入波形画出各点波形〔Infineon 口试〕38、为了完成逻辑〔A XOR B〕OR 〔C AND D〕，请选用以下逻辑中的一种，并说明为什么？1〕INV 2〕AND 3〕OR 4〕NAND 5〕NOR 6〕XOR 答案：NAND〔未知〕39、用与非门等设计全加法器〔华为〕40、给出两个门电路让你剖析异同〔华为〕41、用复杂电路完成，当A为输入时，输入B波形为…〔仕兰微电子〕42、A,B,C,D,E停止投票，少数听从少数，输入是F〔也就是假设A,B,C,D,E中1的个数比0 多，那么F输入为1，否那么F为0〕，用与非门完成，输入数目没有限制〔未知〕43、用波形表示D触发器的功用〔扬智电子口试〕44、用传输门和倒向器搭一个边沿触发器〔扬智电子口试〕45、用逻辑们画出D触发器〔威盛VIA 2003.11.06 上海口试试题〕46、画出DFF的结构图,用verilog完成之〔威盛〕47、画出一种CMOS的D锁存器的电路图和幅员〔未知〕48、D触发器和D锁存器的区别〔新太硬件面试〕49、简述latch和filp-flop的异同〔未知〕50、LATCH和DFF的概念和区别〔未知〕51、latch与register的区别,为什么如今多用register.行为级描画中latch如何发生的〔南山之桥〕52、用D触发器做个二分颦的电路.又问什么是形状图〔华为〕53、请画出用D触发器完成2倍分频的逻辑电路？〔汉王口试〕54、怎样用D触发器、与或非门组成二分频电路？〔东信口试〕55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分频？56、用filp-flop和logic-gate设计一个1位加法器，输入carryin和current-stage，输入carryout和next-stage. 〔未知〕57、用D触发器做个4进制的计数〔华为〕58、完成N位Johnson Counter,N=5〔南山之桥〕59、用你熟习的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？〔仕兰微电子〕60、数字电路设计当然必问Verilog/VHDL，如设计计数器〔未知〕61、BLOCKING NONBLOCKING 赋值的区别〔南山之桥〕62、写异步D触发器的verilog module〔扬智电子口试〕module dff8(clk , res0824et, d, q);input clk;input res0824et;input [7:0] d;output [7:0] q;reg [7:0] q;always @ (posedge clk or posedge res0824et)if(res0824et)q <= 0;elseq <= d;endmodule63、用D触发器完成2倍分频的Verilog描画？〔汉王口试〕module divide2( clk , clk_o, res0824et);input clk , res0824et;output clk_o;wire in;reg out ;always @ ( posedge clk or posedge res0824et)if ( res0824et)out <= 0;elseout <= in;assign in = ~out;assign clk_o = out;endmodule64、可编程逻辑器件在现代电子设计中越来越重要，请问：a) 你所知道的可编程逻辑器件有哪些？b) 试用VHDL或VERILOG、ABLE描画8位D触发器逻辑〔汉王口试〕PAL，PLD，CPLD，FPGAmodule dff8(clk , res0824et, d, q);input clk;input res0824et;input d;output q;reg q;always @ (posedge clk or posedge res0824et)if(res0824et)q <= 0;elseq <= d;endmodule65、请用HDL描画四位的全加法器、5分频电路〔仕兰微电子〕66、用VERILOG或VHDL写一段代码，完成10进制计数器〔未知〕67、用VERILOG或VHDL写一段代码，完成消弭一个glitch〔未知〕68、一个形状机的标题用verilog完成〔不过这个形状机画的真实比拟差，很容易曲解的〕〔威盛VIA 2003.11.06 上海口试试题〕69、描画一个交通讯号灯的设计〔仕兰微电子〕70、画形状机，接受1，2，5分钱的卖报机，每份报纸5分钱〔扬智电子口试〕71、设计一个自动售货机系统，卖soda水的，只能投进三种硬币，要正确的找回钱数〔1〕画出fsm 〔有限形状机〕；〔2〕用verilog编程，语法要契合fpga设计的要求〔未知〕72、设计一个自动饮料售卖机，饮料10分钱，硬币有5分和10分两种，并思索找零：〔1〕画出fsm 〔有限形状机〕；〔2〕用verilog编程，语法要契合fpga设计的要求；〔3〕设计工程中可运用的工具及设计大致进程〔未知〕73、画出可以检测10010串的形状图,并verilog完成之〔威盛〕74、用FSM完成101101的序列检测模块〔南山之桥〕a为输入端，b为输入端，假设a延续输入为1101那么b输入为1，否那么为0例如a：0001100110110100100110b：0000000000100100000000请画出state machine；请用RTL描画其state machine〔未知〕75、用verilog/vddl检测stream中的特定字符串〔分形状用形状机写〕〔飞利浦－大唐口试〕76、用verilog/vhdl写一个fifo控制器(包括空，满，半满信号)〔飞利浦－大唐口试〕77、现有一用户需求一种集成电路产品，要求该产品可以完成如下功用：y=lnx，其中，x为4位二进制整数输入信号y为二进制小数输入，要求保管两位小数电源电压为3~5v假定公司接到该项目后，交由你来担任该产品的设计，试讨论该产品的设计全程〔仕兰微电子〕78、sram，falsh memory，及dram的区别？〔新太硬件面试〕79、给出单管DRAM的原理图(西电版«数字电子技术基础»作者杨颂华、冯毛官205页图9 －14b)，问你有什么方法提高refres0824h time，总共有5个效果，记不起来了〔降高温度，增大电容存储容量〕〔Infineon口试〕80、Please draw schematic of a common SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? 〔威盛口试题circuit design-beij 81、名词:sram,ssram,sdram 名词IRQ,BIOS,USB,VHDL,SDRIRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial BusVHDL: VHIC Hardware Description Language SDR: Single Data Rate压控振荡器的英文缩写(VCO)静态随机存储器的英文缩写(DRAM)名词解释，无聊的外文缩写罢了，比如PCI、ECC、DDR、interrupt、pipeline IRQ,BIOS,USB,VHDL,VLSI VCO(压控振荡器) RAM (静态随机存储器)，FIR IIR DFT(团圆傅立叶变换)或许是中文的，比如：a.量化误差b.直方图c.白平衡二、IC设计基础〔流程、工艺、幅员、器件〕1、我们公司的产品是集成电路，请描画一下你对集成电路的看法，罗列一些与集成电路相关的内容〔如讲清楚模拟、数字、双极型、CMOS、MCU、RISC、CISC、DSP、ASIC、FPGA等的概念〕〔仕兰微面试标题〕2、FPGA和ASIC的概念，他们的区别〔未知〕答案：FPGA是可编程ASICASIC:公用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的依据一个用户的特定要求，能以低研制本钱，短、交货周期供货的全定制，半定制集成电路与门阵列等其它ASIC(Application Specific IC)相比，它们又具有设计开发周期短、设计制形本钱低、开发工具先进、规范产品无需测试、质量动摇以及可实时在线检验等优点3、什么叫做OTP片、掩膜片，两者的区别何在？〔仕兰微面试标题〕4、你知道的集成电路设计的表达方式有哪几种？〔仕兰微面试标题〕5、描画你对集成电路设计流程的看法〔仕兰微面试标题〕6、简述FPGA等可编程逻辑器件设计流程〔仕兰微面试标题〕7、IC设计前端到后端的流程和eda工具〔未知〕8、从RTL synthesis到tape out之间的设计flow,并列出其中各步运用的tool.〔未知〕9、Asic的design flow〔威盛VIA 2003.11.06 上海口试试题〕10、写出asic前期设计的流程和相应的工具〔威盛〕11、集成电路前段设计流程，写出相关的工具〔扬智电子口试〕先引见下IC开发流程：1.〕代码输入〔design input)用vhdl或许是verilog言语来完成器件的功用描画，生成hdl代码言语输入工具：SUMMIT VISUALHDLMENTOR RENIOR图形输入: composer(cadence);viewlogic (viewdraw)2.〕电路仿真〔circuit simulation)将vhd代码停止先前逻辑仿真，验证功用描画能否正确数字电路仿真工具：Verolog：CADENCE Verolig-XLSYNOPSYS VCSMENTOR Modle-simVHDL : CADENCE NC-vhdlSYNOPSYS VSSMENTOR Modle-sim模拟电路仿真工具：***ANTI HSpice pspice，spectre micro microwave: eesoft : hp3.〕逻辑综合〔synthesis tools)逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手腕的门级电路；将初级仿真中所没有思索的门沿〔gates delay〕反标到生成的门级网表中,前往电路仿真阶段停止再仿真最终仿真结果生成的网表称为物理网表12、请简述一下设计后端的整个流程？〔仕兰微面试标题〕13、能否接触过自动规划布线？请说出一两种工具软件自动规划布线需求哪些基本元素？〔仕兰微面试标题〕14、描画你对集成电路工艺的看法〔仕兰微面试标题〕15、罗列几种集成电路典型工艺工艺上常提到0.25,0.18指的是什么？〔仕兰微面试标题〕16、请描画一下国际的工艺现状〔仕兰微面试标题〕17、半导体工艺中，掺杂有哪几种方式？〔仕兰微面试标题〕18、描画CMOS电路中闩锁效应发生的进程及最后的结果？〔仕兰微面试标题〕19、解释latch-up现象和Antenna effect和其预防措施.〔未知〕20、什么叫Latchup?〔科广试题〕21、什么叫窄沟效应? 〔科广试题〕22、什么是NMOS、PMOS、CMOS？什么是增强型、耗尽型？什么是PNP、NPN？他们有什么差异？〔仕兰微面试标题〕23、硅栅COMS工艺中N阱中做的是P管还是N管，N阱的阱电位的衔接有什么要求？〔仕兰微面试标题〕24、画出CMOS晶体管的CROSS-OVER图〔应该是纵剖面图〕，给出一切能够的传输特性和转移特性〔Infineon口试试题〕25、以interver为例,写出N阱CMOS的process流程,并画出剖面图〔科广试题〕26、Please explain how we describe the res0824istance in semiconductor. Compare theres0824istance of a metal,poly and diffusion in tranditional CMOS process.〔威盛口试题circuitdesign-beijing-03.11.09〕27、说明mos一半任务在什么区〔凹凸的标题和面试〕28、画p-bulk 的nmos截面图〔凹凸的标题和面试〕29、写schematic note〔？〕，越多越好〔凹凸的标题和面试〕30、寄失效应在ic设计中怎样加以克制和应用〔未知〕31、太底层的MOS管物理特性觉得普通不大会作为口试面试题，由于全是微电子物理，公式推导太罗索，除非面试出题的是个老学究IC设计的话需求熟习的软件: Cadence,Synopsys, Avant，UNIX当然也要大约会操作32、unix 命令cp -r, rm,uname〔扬智电子口试〕__________________________________________________ __________ 三、单片机、MCU、计算机原理1、复杂描画一个单片机系统的主要组成模块，并说明各模块之间的数据流流向和控制流流向简述单片机运用系统的设计原那么〔仕兰微面试标题〕2、画出8031与2716〔2K*8ROM〕的连线图，要求采用三-八译码器，8031的P2.5,P2.4和P2.3参与译码，基本地址范围为3000H-3FFFH该2716有没有堆叠地址？依据是什么？假定有，那么写出每片2716的堆叠地址范围〔仕兰微面试标题〕3、用8051设计一个带一个8*16键盘加驱动八个数码管〔共阳〕的原理图〔仕兰微面试标题〕4、PCI总线的含义是什么？PCI总线的主要特点是什么？〔仕兰微面试标题〕5、中缀的概念？简述中缀的进程〔仕兰微面试标题〕6、如单片机中缀几个/类型，编中缀顺序留意什么效果；〔未知〕7、要用一个开环脉冲调速系统来控制直流电动机的转速，顺序由8051完成复杂原理如下：由P3.4输入脉冲的占空比来控制转速，占空比越大，转速越快；而占空比由K7-K0八个开关来设置，直接与P1口相连〔开关拨到下方时为"0"，拨到上方时为"1"，组成一个八位二进制数N〕，要求占空比为N/256 〔仕兰微面试标题〕下面顺序用计数法来完成这一功用，请将空余局部添完整MOV P1，#0FFHLOOP1 ：MOV R4，#0FFH--------MOV R3，#00HLOOP2 ：MOV A，P1--------SUBB A，R3JNZ SKP1--------SKP1：MOV C，70HMOV P3.4，CACALL DELAY ：此延时子顺序略----------------AJMP LOOP18、单片机上电后没有运转，首先要反省什么？〔东信口试题〕9、What is PC Chipset? 〔扬智电子口试〕芯片组〔Chipset〕是主板的中心组成局部，依照在主板上的陈列位置的不同，通常分为北桥芯片和南桥芯片北桥芯片提供对CPU的类型和主频、内存的类型和最大容量ISA/PCI/AGP插槽、ECC纠错等支持南桥芯片那么提供对KBC〔键盘控制器〕、RTC〔实时时钟控制器〕、USB〔通用串行总线〕、Ultra DMA/33(66)EIDE 数据传输方式和ACPI〔初级动力管理〕等的支持其中北桥芯片起着主导性的作用，也称为主桥〔Host Bridge〕除了最通用的南北桥结构外，目前芯片组正向更初级的减速集线架构开展，Intel的8xx系列芯片组就是这类芯片组的代表，它将一些子系统如IDE接口、音效、MODEM和USB直接接入主芯片，可以提供比PCI总线宽一倍的带宽，到达了266MB/s10、假设简历上还说做过cpu之类，就会问到诸如cpu如何任务，流水线之类的效果〔未知〕11、计算机的基本组成局部及其各自的作用〔东信口试题〕12、请画出微机接口电路中，典型的输入设备与微机接口逻辑表示图〔数据接口、控制接口、所存器/缓冲器〕〔汉王口试〕13、cache的主要局部什么的〔威盛VIA 2003.11.06 上海口试试题〕14、同步异步传输的差异〔未知〕15、串行通讯与同步通讯异同,特点,比拟〔华为面试题〕16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) 〔华为面试题〕-------------------------------------------------- ------------------------------四、信号与系统1、的话音频率普通为300~3400HZ，假定对其采样且使信号不失真，其最小的采样频率应为多大？假定采用8KHZ的采样频率，并采用8bit的PCM编码，那么存储一秒钟的信号数据量有多大？〔仕兰微面试标题〕2、什么耐奎斯特定律,怎样由模拟信号转为数字信号〔华为面试题〕3、假设模拟信号的带宽为5khz,要用8K的采样率，怎样办？lucent) 两路？4、信号与系统:在时域与频域关系〔华为面试题〕5、给出时域信号，求其直流重量〔未知〕6、给出一时域信号，要求〔1〕写出频率重量，〔2〕写出其傅立叶变换级数；〔3〕当波形经过低通滤波器滤掉高次谐波而只保管一次谐波时，画出滤波后的输入波形〔未知〕7、sketch 延续正弦信号和延续矩形波(都有图)的傅立叶变换〔Infineon口试试题〕8、拉氏变换和傅立叶变换的表达式及联络〔新太硬件面题〕__________________________________________________ __________五、DSP、嵌入式、软件等1、请用方框图描画一个你熟习的适用数字信号处置系统，并做简明的剖析；假设没有，也可以自己设计一个复杂的数字信号处置系统，并描画其功用及用途〔仕兰微面试标题〕2、数字滤波器的分类和结构特点〔仕兰微面试标题〕3、IIR，FIR滤波器的异同〔新太硬件面题〕4、拉氏变换与Z变换公式等相似东西，随意翻翻书把如.h(n)=-a*h(n-1) b*δ(n) a.求h(n)的z变换；b.问该系统能否为动摇系统；c.写出FIR数字滤波器的差分方程；〔未知〕5、DSP和通用途理器在结构上有什么不同，请简明画出你熟习的一种DSP结构图〔信威dsp软件面试题〕6、说说定点DSP和浮点DSP的定义〔或许说出他们的区别〕〔信威dsp软件面试题〕7、说说你对循环寻址和位反序寻址的了解.〔信威dsp软件面试题〕8、请写出【－8，7】的二进制补码，和二进制偏置码用Q15表示出0.5和－0.5.〔信威dsp软件面试题〕9、DSP的结构〔哈佛结构〕；〔未知〕10、嵌入式处置器类型(如ARM)，操作系统种类〔Vxworks,ucos,winCE,linux〕，操作系统方面偏CS 方向了，在CS篇外面讲了；〔未知〕11、有一个LDO芯片将用于对手机供电，需求你对他停止评价，你将如何设计你的测试项目？12、某顺序在一个嵌入式系统〔200M CPU，50M SDRAM〕中曾经最优化了，换到零一个系统〔300M CPU,电子电路基础知识２，50M SDRAM〕中能否还需求优化？〔Intel〕13、请简明描画HUFFMAN编码的基本原理及其基本的完成方法〔仕兰微面试标题〕14、说出OSI七层网络协议中的四层〔恣意四层〕〔仕兰微面试标题〕15、A〕〔仕兰微面试标题〕＃i ncludevoid testf(int*p){*p =1;}main(){int *n,m[2];n=m;m[0]=1;m[1]=8;testf(n);printf("Data v alue is %d ",*n);}------------------------------B)＃i ncludevoid testf(int**p){*p =1;}main(){int *n,m[2];n=m;m[0]=1;m[1]=8,反恐精英online外挂;testf(&n);printf(Data v alue is %d",*n); }下面的结果是顺序A还是顺序B的？Data v alue is 8那么另一段顺序的结果是什么？16、那种排序方法最快? 〔华为面试题〕17、写出两个排序算法,问哪个好？〔威盛〕18、编一个复杂的求n!的顺序〔Infineon口试试题〕19、用一种编程言语写n!的算法〔威盛VIA 2003.11.06 上海口试试题〕20、用C言语写一个递归算法求N！；〔华为面试题〕21、给一个C的函数，关于字符串和数组，找出错误；〔华为面试题〕22、防火墙是怎样完成的？〔华为面试题〕23、你对哪方面编程熟习？〔华为面试题〕24、冒泡排序的原理〔新太硬件面题〕25、操作系统的功用〔新太硬件面题〕26、学过的计算机言语及开发的系统〔新太硬件面题〕27、一个农夫发现围成正方形的围栏比长方形的节省4个木桩但是面积一样.羊的数目和正方形围栏的桩子的个数一样但是小于36，问有多少羊？〔威盛〕28、C言语完成统计某个cell在某.v文件调用的次数(这个标题真bt) 〔威盛VIA2003.11.06 上海口试试题〕29、用C言语写一段控制手机中马达振子的驱动顺序(威胜)30、用perl或TCL/Tk完成一段字符串识别和比拟的顺序〔未知〕31、给出一个堆栈的结构，求中缀后显示结果，主要是考堆栈压入前往地址寄存在低端地址还是高端〔未知〕32、一些DOS命令，如显示文件，拷贝，删除〔未知〕33、设计一个类，使得该类任何方式的派生类无论怎样定义和完成，都无法发生任何对象实例〔IBM〕34、What is pre-emption? (Intel)35、What is the state of a process if a res0824ource is not available? (Intel)36、三个float a,b,c;问值〔a b〕c==(b a) c，(a b) c==(a c) b(Intel)37、把一个链表反向填空(lucent)38、x^4 a*x^3 x^2 c*x d 最少需求做几次乘法？(Dephi)__________________________________________________ __________六、客观题1、你以为你从事研发任务有哪些特点？〔仕兰微面试标题〕2、说出你的最大弱点及改良方法〔威盛VIA 2003.11.06 上海口试试题〕3、说出你的理想说出你想到达的目的标题是英文出的，要用英文回答〔威盛VIA 2003.11.06 上海口试试题〕4、我们将研发人员分为假定干研讨方向，对协议和算法了解〔主要运用在网络通讯、图象语音紧缩方面〕、电子系统方案的研讨、用MCU、DSP编程完成电路功用、用ASIC设计技术设计电路〔包括MCU、DSP自身〕、电路功用模块设计〔包括模拟电路和数字电路〕、集成电路后端设计〔主要是指综合及自动规划布线技术〕、集成电路设计与工艺接口的研讨. 你希望从事哪方面的研讨？〔可以选择多个方向,如今非主流我不支持但是...这样就不好了〔仕兰微面试标题〕5、请谈谈对一个系统设计的总体思绪针对这个思绪，你觉得应该具有哪些方面的知识？〔仕兰微面试标题〕6、想象你将设计完成一个电子电路方案请简述用EDA软件〔如PROTEL〕停止设计〔包括原理图和PCB图〕到调试出样机的整个进程在各环节应留意哪些效果？电源的动摇，电容的选取，以及规划的大小〔汉王口试〕七、共同的留意点1.普通状况下，面试官主要依据你的简历提问，所以一定要对自己担任，把简历上的东西搞明白；2.一般招聘针对性特别强，就招目前他们确的方向的人，这种状况下，就要投其所好，尽量引见其所关心的东西3.其实技术面试并不难，但是由于很多东西都忘掉了，才觉得有些难所以最好在面试前把该看的书看看4.虽然说技术面试是实力的竞赛与表达，但是不可否认，由于不用面试官/公司所专范围及喜好不同，也有面试也有很大的偶然性，需求冷静看待不能由于被拒，就否认自己或责骂公司5.面试时要take it easy，对越是自己钟情的公司越要这样。

数字电路试题及答案

数字电路试题及答案一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案：A2. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 浮空D. 不确定答案：B3. 触发器的两个稳定状态是：A. 0和1B. 正和负C. 高和低D. 真和假答案：A4. 下列哪个不是数字电路的优点？A. 高速度B. 高稳定性C. 低功耗D. 易于集成答案：C5. 以下哪个是组合逻辑电路的特点？A. 输出状态只与当前输入有关B. 具有记忆功能C. 输出状态与过去输入有关D. 以上都不是答案：A6. 一个D触发器的Q端在时钟信号上升沿触发时，其输出将：A. 保持不变B. 变为0C. 变为1D. 翻转答案：D7. 以下哪个逻辑门不是基本逻辑门？A. 与门B. 或门C. 非门D. 异或门答案：D8. 以下哪个是数字电路设计中的同步设计？A. 所有信号在同一个时钟信号下操作B. 信号在不同的时钟信号下操作C. 信号没有时钟信号D. 以上都不是答案：A9. 一个4位二进制计数器，其计数范围是：A. 0到3B. 0到7C. 0到15D. 1到4答案：C10. 在数字电路中，布尔代数的基本原理不包括：A. 幂等律B. 互补律C. 反演律D. 欧拉定律答案：D二、简答题（每题10分，共30分）1. 简述数字电路与模拟电路的主要区别。

答：数字电路主要处理离散的数字信号，使用二进制数字表示信息，具有较高的抗干扰能力，易于实现大规模集成。

而模拟电路处理连续变化的模拟信号，使用电压或电流的连续变化来表示信息，通常需要较高的精度和稳定性。

2. 解释什么是时序逻辑电路，并给出一个例子。

答：时序逻辑电路是一种数字电路，其输出不仅依赖于当前的输入，还依赖于电路的历史状态。

这种电路通常包含存储元件，如触发器或寄存器。

一个常见的例子是计数器，它可以按照时钟信号的上升或下降沿进行计数。

数字电路,模拟电路名企的笔试面试

1、简单描述一个单片机系统的主要组成模块,并说明各模块之间的数据流流向和控制流流向.简述单片机应用系统的设计原则.(仕兰微面试题目)2、画出8031与2716(2K*8ROM)的连线图,要求采用三-八译码器,8031的P2.5,P2.4和P2.3参加译码,基本地址范围为3000H-3FFFH.该2716有没有重叠地址?根据是什么?若有蛐闯雒科?716的重叠地址范围.(仕兰微面试题目)3、用8051设计一个带一个8*16键盘加驱动八个数码管(共阳)的原理图.(仕兰微面试题目)4、PCI总线的含义是什么?PCI总线的主要特点是什么? (仕兰微面试题目)5、中断的概念?简述中断的过程.(仕兰微面试题目)6、如单片机中断几个/类型,编中断程序注意什么问题;(未知)7、要用一个开环脉冲调速系统来控制直流电动机的转速,程序由8051完成.简单原理如下:由P3.4输出脉冲的占空比来控制转速,占空比越大,转速越快;而占空比由K7-K0八个开关来设置,直接与P1口相连(开关拨到下方时为"0",拨到上方时为"1",组成一个八位二进制数N),要求占空比为N/256. (仕兰微面试题目)下面程序用计数法来实现这一功能,请将空余部分添完整.MOV P1,#0FFHLOOP1 :MOV R4,#0FFH--------MOV R3,#00HLOOP2 :MOV A,P1--------SUBB A,R3JNZ SKP1--------SKP1:MOV C,70HMOV P3.4,CACALL DELAY :此延时子程序略----------------AJMP LOOP18、单片机上电后没有运转,首先要检查什么?(东信笔试题)9、What is PC Chipset? (扬智电子笔试)芯片组(Chipset)是主板的核心组成部分,按照在主板上的排列位置的不同,通常分为北桥芯片和南桥芯片.北桥芯片提供对CPU的类型和主频、内存的类型和最大容量、ISA/PCI/AGP插槽、ECC纠错等支持.南桥芯片则提供对KBC(键盘控制器)、RTC(实时时钟控制器)、USB(通用串行总线)、Ultra DMA/33(66)EIDE数据传输方式和ACPI(高级能源管理)等的支持.其中北桥芯片起着主导性的作用,也称为主桥(Host Bridge).除了最通用的南北桥结构外,目前芯片组正向更高级的加速集线架构发展,Intel的8xx系列芯片组就是这类芯片组的代表,它将一些子系统如IDE接口、音效、MODEM和USB 直接接入主芯片,能够提供比PCI总线宽一倍的带宽,达到了266MB/s.10、如果简历上还说做过cpu之类,就会问到诸如cpu如何工作,流水线之类的问题.(未知)11、计算机的基本组成部分及其各自的作用.(东信笔试题)12、请画出微机接口电路中,典型的输入设备与微机接口逻辑示意图(数据接口、控制接口、所存器/缓冲器). (汉王笔试)13、cache的主要部分什么的.(威盛VIA 2003.11.06 上海笔试试题)14、同步异步传输的差异(未知)15、串行通信与同步通信异同,特点,比较.(华为面试题)16、RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) (华为面试题)总结了一下招聘团常问的问题（关于电子专业的），现在贴出来，和大家一起分享，祝愿还没找上工作的朋友们能早日找到心满意的工作。

数字电子技术试题及答案

数字电子技术试题及答案一、单项选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系是：A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑2. 下列哪个不是数字电路的特点：A. 抗干扰能力强B. 集成度高C. 功耗高D. 可靠性高3. 一个3输入的与门，当所有输入都为高电平时，输出为：A. 低电平B. 高电平C. 悬空D. 随机状态4. 在数字电路设计中，以下哪个不是常用的逻辑门：A. NAND门B. NOR门C. XOR门D. AND-OR-NOT门5. 一个D触发器的初始状态为0，当输入D=1时，时钟信号上升沿触发后，Q端的输出状态为：A. 0B. 1C. 保持不变D. 翻转6. 在数字电路中，计数器的主要功能是：A. 放大信号B. 存储信息C. 计数和分频D. 逻辑判断7. 下列哪个不是触发器的类型：A. SR触发器B. JK触发器C. D触发器D. 三态触发器8. 在数字电路中，一个4位二进制计数器最多可以计数到：A. 4B. 8C. 16D. 329. 一个简单的数字钟电路至少需要多少个计数器：A. 1B. 2C. 3D. 410. 在数字电路中，以下哪个不是同步计数器的特点：A. 所有触发器的时钟信号同步B. 计数速度快C. 结构复杂D. 计数精度高答案：1-5 B A B B B；6-10 C D C B C二、多项选择题（每题3分，共15分）1. 数字电路中常用的逻辑门包括：A. 与门B. 或门C. 非门D. 异或门E. 同或门2. 下列哪些是数字电路的优点：A. 集成度高B. 功耗低C. 抗干扰能力强D. 易于实现大规模集成E. 易于设计和测试3. 触发器的类型包括：A. SR触发器B. JK触发器C. D触发器D. T触发器E. 三态触发器4. 计数器的计数方式包括：A. 同步计数B. 异步计数C. 双向计数D. 递增计数E. 递减计数5. 以下哪些是数字电路设计中常用的优化方法：A. 逻辑简化B. 门电路优化C. 布局优化D. 时序优化E. 电源管理优化答案：1 ABCDE；2 ABCDE；3 ABCD；4 ABCE；5 ABCDE三、填空题（每空1分，共10分）1. 在数字电路中，最基本的逻辑关系包括______、______和非逻辑。

数字电路试题五套含答案汇总

数字电路试题五套含答案汇总数字电路试题五套含答案汇总TTA standardization office【TTA 5AB- TTAK 08- TTA 2C】《数字电⼦技术》试卷⼀⼀、填空（每空1分，共２５分）１、(10110)2=( )10=( )16(28)10=( )2=( )16 （56）10=（）8421BCD２、最基本的门电路是：、、。

３、有N 个变量组成的最⼩项有个。

4、基本RS 触发器的特征⽅程为_______ ,约束条件是 __.5、若存储器的容量是256×4RAM ,该RAM 有 ___存储单元，有字，字长_____位，地址线根。

6、⽤N 位移位寄存器构成的扭环形计数器的模是________.7、若令JK 触发器的J=K=T 则构成的触发器为_______.8、如图所⽰，Y= 。

9、如图所⽰逻辑电路的输出Y= 。

10、已知Y=D AC BC B A ++，则Y = ，Ｙ／＝。

11、组合逻辑电路的特点是_________、___________;与组合逻辑电路相⽐，时序逻辑电路的输出不仅仅取决于此刻的_______;还与电路有关。

⼆、化简(每⼩题5分，共20分)1、公式法化简（１）Ｙ＝ABC ABC BC BC A ++++ （２）Y ABC A B C =+++2、⽤卡诺图法化简下列逻辑函数（１）Y BCD BC ACD ABD =+++（２）(1,3,4,9,11,12,14,15)(5,6,7,13)m d Y =∑+∑三、设下列各触发器初始状态为0，试画出在CP 作⽤下触发器的输出波形(10分)四、⽤74LS161四位⼆进制计数器实现⼗进制计数器（15分）A 为主评判员，B 、C 为副74LS138和与⾮门实现此功能的逻辑电路。

(15分) 六、试分析如图电路的逻辑功能,设各触发器的初始状态为0(15分)《数字电⼦技术》试卷⼀参考答案⼀、填空（每空1分，共２５分）1、10(22)、16(16)；2(11100)、16(1)C ；8421(01010110)BCD 。

电子类公司笔试题精选

电子类公司笔试题精选一、模拟电路1基尔霍夫定理的内容是什么（仕兰微电子）基尔霍夫电流定律是一个电荷守恒定律,即在一个电路中流入一个节点的电荷与流出同一个节点的电荷相等.基尔霍夫电压定律是一个能量守恒定律,即在一个回路中回路电压之和为零.2、平板电容公式(C=εS/4πkd)。

（未知）3、最基本的如三极管曲线特性。

（未知）4、描述反馈电路的概念，列举他们的应用。

（仕兰微电子）5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；诺顿定理、戴维南定理、基尔霍夫定理、叠加定理诺顿定理诺顿定理：一个含独立、线性电阻和受控源的二端电路N，对两个端子来说都可等效为一个理想电流源并联内阻的模型。

其理想电流源的数值为有源二端电路N的两个端子短路时其上的电流，并联的内阻等于N内部所有独立源为零时电路两端子间的等效电阻。

也可以描述为:并联电阻等于二端网络中所有电源为0时的等效电阻;电流等于有源二端网络短路时的电流.它是戴维南定理的转换形式。

戴维南定律定义：又叫做等效电压源定理。

任何一个线性含源二端网络就其外部性能来说，可以用一个电压源等值代替，电压源的电压等于原含源二端网络的开路电压，电压源的内阻等于原含源二端网络变为无源二端网络的入端电阻。

通俗的说：一个有电压源、电流源(仅讨论不包括受控源的情形)及电阻构成的二端网络，可以用一个电压源UOC和一个电阻R0的串联等效电路来等效。

UOC等于该二端网络开路时的开路电压；R0称为戴维南等效电阻，其值是从二端网络的端口看进去，该网络中任何一个线性含源二端网络，对外部而言，总可以等效为一个电压源和电阻串联的电路模型；该电压源的电压等于网络的开路电压，电阻等于网络内部所有独立电源都不作用时的入端等效电阻。

具体操作：关键在于正确求出二端网络的开路电压和入端电阻。

所谓开路电压是指外电路（负载）断开后，两端纽间的电压；入端电阻指将含源二端网络变为无源二端网络后（电压源开路，电流源短路）的入端电阻。

数字电路考试试题

数字电路考试试题一、选择题（每题2分，共20分）1. 在数字电路中，最基本的逻辑关系不包括以下哪一项？A. 与（AND）B. 或（OR）C. 非（NOT）D. 异或（XOR）2. 二进制数 "1010" 转换为十进制数是多少？A. 8B. 10C. 12D. 143. 下列哪个门电路可以实现逻辑非功能？A. 与门（AND）B. 或门（OR）C. 非门（NOT）D. 与非门（NAND）4. 在数字电路设计中，上升时间是指：A. 输出电压从0上升到最大值的时间B. 输入电压从0上升到最大值的时间C. 输出电压从最小值上升到最大值的时间D. 输入电压从最小值上升到最大值的时间5. 一个D触发器的主要功能是：A. 数据存储B. 逻辑判断C. 信号放大D. 电压转换6. CPLD和FPGA的主要区别在于：A. 价格B. 可编程性C. 应用领域D. 制造材料7. 在数字电路中，一个简单的同步计数器的计数顺序是：A. 随机的B. 递减的C. 递增的D. 非线性的8. 布尔代数的基本运算不包括：A. 加法B. 乘法C. 取反D. 模除9. 一个完整的数字电路系统通常包括哪些部分？A. 组合逻辑和时序逻辑B. 输入和输出C. 电源和地D. 所有以上选项10. 下列哪个不是数字电路的优点？A. 高速性B. 灵活性C. 稳定性D. 高功耗二、填空题（每题2分，共20分）11. 在数字电路中，"0"和"1"通常分别对应于电压的_________和_________状态。

12. 一个4位二进制计数器的最大计数状态是_________（用十进制表示）。

13. 逻辑表达式 A + A'B + AB' 的等效布尔表达式是_________。

14. 在CMOS技术中，一个NAND门的输入端悬空相当于逻辑_________。

15. 一个简单的数字电路系统通常由_________、_________、输出和电源组成。

数字电路设计考试试题

数字电路设计考试试题一、单选题1. 下列哪个选项描述了半加器的功能？A. 将两个数字相加并输出和与进位B. 将两个数字相加并输出和C. 将两个数字相减并输出差D. 将两个数字相减并输出借位2. 在数字电路中，触发器用于存储和传输________。

A. 模拟信号B. 数字信号C. 音频信号D. 视频信号3. 以下哪个选项描述了多路选择器的功能？A. 将多个输入信号转换为单个输出信号B. 将单个输入信号转换为多个输出信号C. 控制输入信号的数量D. 控制输出信号的数量4. 下列哪个选项描述了选择加法器的功能？A. 将两个输入信号进行选择并输出B. 将两个输入信号相加并输出和以及进位C. 将两个输入信号相减并输出差D. 将两个输入信号相减并输出借位5. 哪个逻辑门的输出信号为输入信号的反向？A. 与门B. 或门C. 非门D. 异或门二、判断题1. 二进制代码由数字0和1组成，代表逻辑高和逻辑低的信号。

A. 正确B. 错误2. 翻转触发器是用来存储和传输数据的元件。

A. 正确B. 错误3. 数字逻辑电路是由数字集成电路组成的电路系统。

A. 正确B. 错误4. 门电路是数字电路最基本的组成单元。

A. 正确B. 错误5. 多路选择器可以控制输出信号的数量。

A. 正确B. 错误三、设计题1. 设计一个4位二进制加法器电路，请绘制电路图并给出真值表。

2. 设计一个3-8译码器电路，请绘制电路图并给出真值表。

3. 设计一个4位比较器电路，输入两个4位二进制数，请绘制电路图并给出真值表。

四、应用题1. 请说明如何将一个4位二进制数转换为BCD码。

2. 假设你正在设计一个4位计数器电路，请绘制电路图，并描述计数器的工作原理。

3. 请说明同步与异步触发器的区别，并举例说明其应用场景。

以上是数字电路设计考试试题，希望对您的学习和实践有所帮助。

祝您取得优异的成绩！。

数字电路试题及答案

数字电路试题及答案一、单项选择题（每题2分，共10分）1. 在数字电路中，最基本的逻辑门是：A. 与门B. 或门C. 非门D. 异或门答案：C2. 以下哪个不是数字电路的特点？A. 离散性B. 线性C. 确定性D. 可预测性答案：B3. 一个D触发器的输入端是：A. SB. RC. DD. Q答案：C4. 在TTL逻辑门中，高电平的最小值是：A. 0.8VB. 2.0VC. 3.5VD. 5.0V答案：A5. 以下哪个是组合逻辑电路？A. 计数器B. 寄存器C. 译码器D. 触发器答案：C二、填空题（每题2分，共10分）1. 一个标准的二进制数由______和______组成。

答案：0，12. 一个完整的触发器可以存储______位二进制信息。

答案：13. 一个4位二进制计数器可以计数到______。

答案：154. 一个8x3的译码器可以产生______个输出。

答案：85. 在数字电路中，______是最小的可识别信号单位。

答案：位三、简答题（每题5分，共20分）1. 简述数字电路与模拟电路的主要区别。

答案：数字电路处理的是离散信号，具有确定性，而模拟电路处理的是连续信号，具有不确定性。

2. 解释什么是上升沿触发。

答案：上升沿触发是指在时钟信号的上升沿（从低电平变为高电平）时，触发器会根据输入信号更新其状态。

3. 什么是同步电路和异步电路？答案：同步电路是指电路中的各个部分都由同一个时钟信号控制，而异步电路则没有统一的时钟信号，各个部分可以独立工作。

4. 描述一个典型的数字电路设计流程。

答案：数字电路设计流程通常包括需求分析、逻辑设计、电路设计、仿真测试、PCB布局布线、调试和验证。

四、计算题（每题10分，共20分）1. 给定一个逻辑表达式：Y = AB + A'C，请计算当A=0, B=1, C=0时，Y的值。

答案：Y = 0*1 + 0'*0 = 0 + 1 = 12. 一个4位二进制计数器，初始状态为0000，每次计数加1，求经过5次计数后的状态。

数字电路(公司笔试面试题目)33页

数字电路1、同步电路和异步电路的区别是什么？（仕兰微电子）2、什么是同步逻辑和异步逻辑？（汉王笔试）同步逻辑是时钟之间有固定的因果关系。

异步逻辑是各时钟之间没有固定的因果关系。

3、什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。

在硬件上，要用oc门来实现，由于不用oc门可能使灌电流过大，而烧坏逻辑门。

同时在输出端口应加一个上拉电阻。

4、什么是Setup 和Holdup时间？（汉王笔试）5、setup和holdup时间,区别.（南山之桥）6、解释setup time和hold time的定义和在时钟信号延迟时的变化。

（未知）7、解释setup和hold time violation，画图说明，并说明解决办法。

（威盛VIA2019.11.06 上海笔试试题）Setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求。

建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。

输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。

保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。

如果hold time不够，数据同样不能被打入触发器。

建立时间(Setup Time)和保持时间（Hold time）。

建立时间是指在时钟边沿前，数据信号需要保持不变的时间。

保持时间是指时钟跳变边沿后数据信号需要保持不变的时间。

如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现metastability的情况。

如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。

8、说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除。