实验五 74LS90计数器及其应用
计数器
计数器及应用
一、实验目的
（1）学习用集成触发器构成计数器的方法。 （2）掌握中规模集成计数器的使用方法及功 能测试方法。 （3）运用集成计数器构成1/N分频器。 ）运用集成计数器构成1/N 1/N分频器。
二、实验设备与器件
1、＋5V直流电源； 、＋5V直流电源； 2、双踪示波器； 3、连续脉冲源； 4、单次脉冲源； 5、逻辑电平开关； 6、0一1指示器； 7、译码显示器； 8、74LS74×2、74LS90×2、C4510×2、 74LS74× 74LS90× C4510× 74LS00和74LS20。 74LS00和74LS20。
输出端接发光二极管（数码管的 输出端接发光二极管（数码管的A.B.C.D） ）
4、设计一个数字钟秒位6进制计数器并进 、设计一个数字钟秒位6 行实验。
四、注意事项
1、接插集成块时，要认清定位标记，不得插反。 2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求 、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求 使用Vcc＝＋5V。电源极性绝对不允许接错。 使用Vcc＝＋5V。电源极性绝对不允许接错。 3、输出端不允许并联使用（集电极开路门(OC)和三态输出 、输出端不允许并联使用（集电极开路门(OC)和三态输出 门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会 门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会 导致器件损坏。 4、输出端不允许直接接地或直接接＋5V电源，否则将损坏 、输出端不允许直接接地或直接接＋5V电源，否则将损坏 器件，有时为了使后级电路获得较高的输出电平，允许输出 端通过电阻R接至Vcc，一般取R 端通过电阻R接至Vcc，一般取R＝3～5.1 K 。 5、级联芯片实现多位计数功能时芯片之间的连接关系。
EDA实验报告——计数器
EDA实验报告——计数器一、实验目的本实验主要是通过搭建计数器，了解计数器的基本原理和使用方法，掌握数字电路的设计方法及仿真分析方法。
二、实验原理计数器是数字电路的重要组成部分，在数字电路的多个应用中都有着广泛的应用。
计数器可以实现多种数字处理功能，如二进制计数、定量计数、计时、频率分频等。
三、实验材料1. Protues软件2. 74LS90集成电路3. 7段数码管4. 4位拨动开关5. 4个LED灯6. 电路板、杜邦线等。
四、实验内容1. 给定 74LS90 计数器数据手册，分析本实验使用到的 74LS90 芯片的接口及特性。
2. 根据实验需求，用 Protues 软件搭建计数器电路图。
3. 在计数器电路图中连通 74LS90 芯片的译码器输出端口，设置与四个拨动开关相连的输入端口以及 LED 显示器输出端口，实现计数器的计数。
4. 在计数器的输出端口增加 7 段数码管，通过数码管显示计数值。
5. 根据实验需求搭建模电流源电路，对实验电路进行仿真分析，并对仿真结果进行评估。
五、实验步骤2. 从库中拖动 74LS90 芯片、7 段数码管、拨动开关、LED 灯等元件到设计图中。
4. 在 74LS90 芯片工作模式的选择端口接上拨动开关，选择计数器的计数方式。
5. 配置模电流源电路，并设置仿真参数。
6. 进行仿真并记录仿真结果。
七、实验结果本实验搭建的计数器能够正确地进行计数，并且将计数结果通过数码管和 LED 灯显示出来。
在进行仿真分析时，根据仿真数据评估实验电路的合理性。
本实验通过搭建计数器，了解计数器的基本原理和使用方法，掌握数字电路的设计方法及仿真分析方法。
实验中主要学习了数字计数器的结构、性能和工作原理，在搭建计数器电路时主要包括了 74LS90 芯片的接口和设置以及输入输出端口的设置。
通过本实验，我进一步了解了计数器的基本知识和原理，也学习了如何使用 Protues 软件进行电路的搭建和仿真。
计数器实验报告
计数器实验报告一实验内容1 静态测试芯片74LS90的逻辑功能。
、2 动态测试芯片73LS90的芯片功能，画出clk与其中一个输出的波形图。
3 用一块74LS90芯片连接一个模2，模5计数器。
4用两个74LS90级联成一个模24计数器。
二实验条件数字万用表，模拟示波器，计算机电路基础实验箱，芯片：74LS90两片,74LS00一片。
三实验原理1 静态测试芯片74LS90的逻辑功能。
电路图其中clkA连接单脉冲，其他输入接电平控制按键，输出接到二极管指示灯。
经过测试得到真值表为11A Any0000Any Any111001Any1Any1 Count1Any Any1Count1Any1Any CountAny11Any Count这个可以看出器件清零和置九都是两个高电平有效。
其他的可以实现计数功能。
2 动态测试芯片73LS90的芯片功能，画出clk与其中一个输出的波形图。
电路图还是静态测试时候的电路图，把clk改接到连续脉冲输入即可。
途中上面的波形为模二计数器中Qa的输出波形，下面为clk输入波形，其中在波形显示控制旋钮中，两个通道的每格设置值为2.0V，时基为0.2us。
在把示波器接地后可以知道，各个波形的零刻度线在其低电平最靠近的水平刻度线上。
则可以看出输入输出波形的各参数为3 用一块74LS90芯片连接一个模5，模2计数器。
模5：注：Qa与clkB线上是有节点的，但是复制过来后没有显示。
如图所示：分别把输出接到数码管上显示。
首先连接成一个模10计数器，然后再输出为0101时候强制清零即可。
模2：先连接一个模10计数器，在输出为0010时候强制清零。
模24计数器用两个计数器级连，每个计数器控制一位数，每当控制地位的计数器计数到9时给高位计数器一个脉冲，用这个来控制进位。
图中的两个计数器的输出分别接到连个数码管上，可以显示到模24的效果。
四实验总结在示波器显示时候，连接了二极管显示灯，造成干扰较大，得出的波形不规则，不连接二极管即可。
74LS90
74LS90功能：十进制计数器（÷2 和÷5）原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。
有选通的零复位和置9 输入。
为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。
LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。
真值表：Reset Inputs 复位输入 输出R0(1) R0(2) R9(1) R9(2) QD QC QB QA H H L X L L L L H H X L L L L L X X H H HLLHX L X L COUNT COUNT COUNT COUNTL X L X L X X L XLLXH=高电平 L=低电平 ×=不定 BCD 计数顺序（注1） Count 输出QD QC QB QA 0 L L L L 1 L L L H 2 L L H L 3 L L H H 4 L H L L 5 L H L H 6 L H H L 7 L H H H 8 H L L L 9HLL H5-2 进制计数顺序（注2） Count 输出QA QD QC QB 0 L L L L 1 L L L H 2 L L H L 3LLHH4 L H L L5 H L L L6 H L L H7 H L H L8 H L H H9 H H L L注1：对于BCD（十进）计数，输出QA 连到输入B 计数注2：对于5-2 进制计数，输出QD 连到输入A 计数图1 74LS90引脚图图2 74LS90逻辑图Symbol 符号Parameter 参数最小典型最大UNIT单位VCC Supply Voltage 电源电压 4.755 5.25V VIH High Level Input Voltage输入高电平电压2--V VIL LOW Level Input Voltage 输入低电平电压--0.8V IOH HIGH Level Output Current高电平输出电流---0.4mA IOL LOW Level Output Current低电平输出电流--8mAfCLK Clock Frequency (Note 5)时钟频率A to QA0-32MHz B to QB0-16fCLK Clock Frequency (Note 6)时钟频率A to QA0-20MHz B to QB0-10tW Pulse Width (Note 5)脉冲宽度A15--ns B30--Reset15--tW Pulse Width (Note 6)脉冲宽度A25--ns B50--Reset25--tREL Reset Release Time (Note 5)重置发布时间25--ns tREL Reset Release Time (Note 6)重置发布时间35--ns TA Free Air Operating Temperature工作温度0-70℃Note 5: CL = 15 pF, RL = 2 kW, TA = 25℃and VCC = 5VNote 6: CL = 50 pF, RL = 2 kW, TA = 25℃and VCC = 5Vover recommended operating free air temperature range (unless otherwise noted)Symbol 符号Parameter 参数Conditions 条件最小典型最大UNIT单位VI Input Clamp Voltage输入钳位电压VCC = 最小, II = -18mA---1.5VVOH HIGH Level OutputVoltage输出高电平电压VCC=最小,IOH=最大VIL=最大,VIH=最小 2.73.4-VVOL LOW LevelOutputVoltage输出低电平电压VCC = 最小, IOL = 最大VIL = 最大, VIH= 最小(Note 8)-0.350.5VIOL= 4mA, VCC =最小-0.250.4II Input Current @ MAXInput Voltage输入电流@最大输入电压VCC = 最大, VI =7V Reset--0.1mAVCC = 最大VI =5.5VA--0.2B--0.4IIH HIGH Level InputCurrent输入高电平电流VCC = 最大, VI =2.7VReset--20μAA--40B--80IIL LOW LevelInputCurrent输入低电平电流VCC = 最大, VI =0.4VReset---0.4mAA---2.4B---3.2IOS Short Circuit OutputCurrent短路输出电流VCC = 最大(Note 9)-20--100mAICC Supply Current电源电流VCC = 最大(Note 7)-915mA交流电气特性：Symbol 符号Parameter 参数To (Output)RL=2KUNIT单位CL=15pFCL=50pF最小最大最小最大fMax Maximum Clock Frequency最大时钟频率A to QA32-20-MHz B to QB16-10-tPLH Propagation Delay Time LOW-to-HIGHLevel Output低到高电平输出传递延迟时间A to QA-16-20nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间A to QA-18-24nstPLH Propagation Delay Time LOW-to-HIGHLevel Output低到高电平输出传递延迟时间A to QD-48-52nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间A to QD-50-60nstPLH Propagation Delay Time LOW-to-HIGHLevel Output低到高电平输出传递延迟时间B to QB-16-23nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间B to QB-21-30nstPLH Propagation Delay Time LOW-to-HIGHLevel Output低到高电平输出传递延迟时间B to QC-32-37nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间B to QC-35-44nstPLH Propagation Delay Time LOW-to-HIGHLevel Output低到高电平输出传递延迟时间B to QD-32-36nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间B to QD-35-44nstPLH Propagation Delay Time LOW-to-HIGHLevel Output低到高电平输出传递延迟时间SET-9 to QA,QD-30-35nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间SET-9 to QB,QC-40-48nstPHL Propagation Delay Time HIGH-to-LOWLevel Output高到低电平输出传递延迟时间SET-0 to AnyQ-40-52ns应用电路：图3 74LS90脉冲发生器电路图图4 简单的计数器电路（接受任何TTL兼容逻辑信号）。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q 由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器Q端提供，输出负脉冲vO通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器调节电位器 RWQ＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP。
2图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。
实验报告：计数器
四川大学电气信息学院电气工程及其自动化网络专升本实验报告实验课程：电工电子综合实践实验名称：计数器班级：05秋电气工程及其自动化姓名：学号：VH1052U2003 日期： 2007-9-4一、实验目的1、了解中规模集成计数器74LS90、74LS161的功能，学习其使用方法。
2、掌握十进制计数器换成N进制计数器的方法。
3、了解同步、异步计数的分频功能，学会调整同步、异步计数器的分频数。
二、实验器材1、实物实验器材（1）、NET数字电子技术实验系统1套2、虚拟实验器材（1）、操作系统为Windows95/98/ME的计算机1台（2）、Electronics Workbench Multisim 2001电子线路仿真软件1套三、实验原理就是统计脉冲的个数，计数器就是实现“计数”操作的时序逻辑电路。
计数器的应用十分广泛，不仅用来计数，也可用来分频、定时等。
计数器种类繁多。
根据计数体制的不同，计数器可分为二进制计数器和非二进制计数器两大类。
在非二进制计数器中，最常用的是十进制计数，其它的一般称为任意进制计数器。
根据计数器的增减趋势不同，计数器可分为加法计数器；减法计数器；可逆计数器。
根据计数脉冲引入的方式不同，计数器又可分为同步计数器和异步计数器。
四、虚拟仿真实验内容及步骤§1 异步计数器74LS90功能测试1、74LS90的置位、复位功能（1）从器件箱中调入所需元件和仪器，绘制电路，图中采用74LS90，如图12-1所示；（2）按表12-1的逻辑状态将接入高电平或低电平，依次将测量值填入表12-1中。
图12-1 异步计数器真实验电路图表12-1 异步计数器虚拟仿真实验真值表2、74LS90计数功能测试8421 BCD码计数器功能测试，表12-25421BCD码计数器虚拟仿真实验2.5 V 表12-3真值表§2任意进制计数器1、用两片集成计数器74LS90构成一个100进制计数器，其电路如图12-3所示。
实验报告——计数器及其应用
实验五项目名称：计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备1、数字电路实验箱 2 译码显示器3、74LS74*274LS192*374LS00*174LS20*1三、实验内容及步骤1、用74LS74（引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。
(1) 按图5－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接数码管显示输入插口D、C、B、A（如图5-8所示），各S D接高电平“1”。
(2) 令R D=1，清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
图5-7 74LS74引脚图图5-8 数码管接口2、测试74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。
图4-9 74LS192引脚图(1)清除令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完成后，置CR＝0(2)置数CR＝0，CP U，CP D任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。
(3)加计数CR＝0，LD＝CP D＝1，CP U接单次脉冲源。
清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。
(4)减计数CR ＝0，LD ＝CP U ＝1，CP D 接单次脉冲源。
参照3)进行实验。
****拓展实验图5－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉冲，进行由00—99累加计数，记录之。
74LS90的详细说明功能表
实验十七电子秒表一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图17－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q 由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图17－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图17－2为各点波形图。
单稳态触发器的输入触发负脉冲信号vi 由基本RS触发器Q端提供，输出负脉冲vO通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻ROff。
定时元件RC 取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的RP 和CP。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
图17－1 电子秒表原理图3、时钟发生器图17－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器调节电位器 RWQ＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP。
2图17－2单稳态触发器波形图图17－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图17－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD取得周期为的矩形脉冲，作为计数器②的时钟输入。
集成计数器及其应用实验报告
中国石油大学现代远程教育电工电子学课程实验报告所属教学站：青岛直属学习中心姓名：杜广志学号：166********年级专业层次：网络16秋专升本学期：实验时间：2016-11-05实验名称：集成计数器及其应用小组合作：是○否●小组成员：杜广志1、实验目的：学习用中规模计数器构成任意进制计数器。
2、实验设备及材料：仪器：数字电路实验箱元件：74LS9074LS1613、实验原理：1.用74LS90实现六进制计数器。
（外加74LS08）74LS90的内部是由两个计数器构成，它们分别是2进制和5进制计数器，题目要求实现一个6进制计数器，因此，应首先将74LS90设计成10进制计数器以后再用反馈的方法实现6进制计数器。
其中构成10进制计数器的方法是将2进制的输出与5进制的脉冲输入连接在一起。
由于74LS90有置9端和置0端，这两个端子都是高电平有效。
如果用置9的话，则计数范围不是0――5，所以我们用反馈置0的办法。
由于是高电平有效，所以我们用与门作为反馈。
其原理图如下：由实验测得计数范围是0－1－2－3－4－5－0，所以该计数器是6进制计数器。
2.用74LS161实现10进制计数器。
（外加74LS00）74LS161是4位2进制计数器，计数范围是从0——15，因此可以采用反馈的办法实现10进制计数器。
74LS161具有置数和清零功能，在此我们采用反馈清零的办法实现10进制计数器，又由于74LS161的置数和清零端都是低电平有效，所以我们采用与非门作为反馈。
其电路图如下：由实验测得计数范围是0－1－2－3－4－5－6－7－8－9－0，所以该计数器是10进制计数器。
3.将上述两个计数器级联起来构成60进制计数器，并用数码管显示。
将6进制计数器作为十位，而将10进制计数器作为个位，级联后即成为M ＝6×10＝60进制计数器。
级联的方法应该是将个位的进位输出作为十位的脉冲输入端即可，然而，对于上述的10进制计数器，它的进位输出就是其反馈端，而不是TC端。
实验三异步计数器及其应用实验报告
异步计数器及其应用实验报告一、实验目的1、掌握计数器74LS90的逻辑功能和使用方法；2、掌握用74LS90实现可变模数（M<10）计数器的方法；3、掌握七段译码器和数码管的逻辑功能及其应用。
二、实验设备1、数字电路实验箱2、数字双踪示波器3、集成电路：74LS9074LS90：异步清零置数二-五-十进制异步计数器（下降沿计数）引脚的定义：三、实验原理——74LS90异步计数器74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0 ~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验内容与结果a.实现0～9十进制计数实验原理图如下：R0(1)=R0(2)=S9(1)=S9(2)=0时，①时钟从CP1引入，Q0接CP2，Q3Q2Q1Q0为十进制（8421BCD码）计数。
实验结果：数码管上依次显示0~9十个数字。
b.实现0～5六进制计数（复位法）实验原理图如下：R0(1)=R0(2)=S9(1)=S9(2)=0时，时钟从CP2引入，Q3接CP1，Q0Q3Q2Q1为十进制（5421BCD码）计数。
电路图如下:实验结果：数码管上依次显示0~5六个数字。
集成计数器74LS90测试及分频
集成计数器74LS90的测试与分频一、实验目的1、掌握二—十进制（BCD码）异步计数器的工作原理和设计方法2、掌握中规模集成二—五—十进制（BCD码）异步计数器74LS90的功能及应用3、熟悉任意进制计数器的设计与实现二、实验器材双踪示波器、函数信号发生器、三路直流稳压电源、万用表、74LS90三、实验原理异步集成计数器74LS9074LS90为中规模TTL集成计数器，可实现二分频、五分频和十分频等功能，它由一个二进制计数器和一个五进制计数器构成。
其引脚排列图和功能表如下所示：异步计数器7490功能描述：1、以CP0(CPA)为计数脉冲，Q0(QA)为输出，得到一位二进制计数器。
2、以CP1(CPB)为计数脉冲，Q3Q2Q1(QDQCQB)为输出，得到5进制计数器，计数状态为（Q3Q2Q1）：000、001、010、011、100，Q3为CP1的5分频输出。
3、R0(1)R0(2)为11时QDQCQBQA输出为0000；R9(1)R9(2)为11时QDQCQBQA输出为1001。
4、8421BCD码十进制计数器接法，输出高位到低位的顺序为QDQCQBQA，QD为最高位。
5、5421BCD码十进制计数器接法，输出高位到低位的顺序为QAQDQCQB，QA为最高位。
异步计数器7490内部逻辑图：集成电路74LS00为四组2输入端与非门（正逻辑）其引脚排列图和功能表如下所示：四、实验内容1、使用74LS90实现8421BCD码十进制计数器(十分频器)，使用示波器测量波形2、在8421BCD码十进制计数器设计六进制计数器（六分频器），有置零法和置九法两种方案3、十进制以上以上计数器：用两片74LS90构成一个BCD码的37进制计数器和100进制计数器五、实验步骤1、8421BCD码十进制计数器电路图观察多路信号时，以周期最长的一路信号作为最小周期，该实验中以QD为基准，为了便于观察绘制波形，示波器屏幕小格与CP调整成2:1的关系。
二-五-十进制异步加法计数器74LS90
2. 二-五-十进制异步加法计数器74LS90 ★ 从计数器命名可知：74LS90可以实现二进制、五进制加法计数功能，如果按照“低位片循环一周，向高位片进一位”的级联扩展方式，将二进制加法计数单元和五进制加法计数单元联系起来，就可以实现十进制加法计数器，此时，整个计数器组成了异步时序逻辑电路的结构，因此，74LS90被称为二-五-十进制异步加法计数器。
与74LS197的使用类似，74LS90通过级联组成十进制异步加法计数器时，也存在两种方式，下文中将详细介绍。
74LS90的芯片封装图和功能示意图如图8.3.16所示。
图8.3.17 二-五-十进制异步加法计数器74LS90 （a ）芯片封装图 （b ）功能示意图★ 分析图8.3.17，将得到的74LS90的管脚信息总结如下：74LS90的逻辑功能端包括2个下降沿有效的输入时钟信号端 和 、4个高有效的输入控制端 ，以及4个输出状态端 。
表8.3.10为74LS90的功能表，完整地表达了74LS90的逻辑功能。
表8.3.10 二-五-十进制异步加法计数器74LS90的功能表★ 分析表8.3.10，将得到的74LS90的逻辑功能完整总结如下：◆ 异步置9、高有效，为置数控制端。
0123 Q Q Q Q 、、、10 CLK CLK B 0A 0B 99A R R S S 、、、B 9A 9 S S 、74LS90没有提供输入数据端，当时， ，即输出状态被直接置为9。
◆ 异步清零、高有效， 为清零控制端。
◆ 计数器在不置数、不清零的前提下，时钟脉冲的下降沿工作，完成计数功能，有以下四种情况。
▲ 时钟信号从输入，则完成二进制加法计数，对应输出状态为； ▲ 时钟信号从输入，完成五进制加法计数，对应输出状态排列为 ，工作循环为000到100的递增循环， 为最高位； ▲ 时钟信号从 输入，且将二进制计数器的输出状态 作为五进制计数器的时钟信号，接入，则组成了“二进制单元先运行，五进制单元后运行”的级联结构，由此实现十进制加法计数功能，其输出状态排列为； ▲ 时钟信号从 输入，且将五进制计数器的输出最高位状态作为二进制计数器的时钟信号，接入，则组成了“五进制单元先运行，二进制单元后运行”的级联结构，由此实现的十进制加法计数器的输出状态排列为。
实验： 时序逻辑电路实验
实验： 时序逻辑电路实验一、 实验目的（1）学习集成电路计数器74LS90、74LS163的使用方法。
（2）用74LS90构成数字频率计及电子表计时电路。
二、 实验仪器(1) 双线示波器 （2）数字万用表(3) TES-1电子技术学习机三、 实验内容实验13.1 十进制计数器74LS90的使用(一) 用一片74LS90组件按BCD 码接成八进制计数器，其四个输出端接到实验箱上的译码电路的输入端，而在CP A 端送入单脉冲，验证其逻辑功能。
如图13.1所示。
(二) 用两片74LS90按BCD 码接成24进制计数器，计数结果的显示方式同(一)。
(三) 用一片74LS90按5421码接成八进制计数器，其四个输出端分别接到实验箱里的发光二极管上，计数信号仍用手动单脉冲，观察显示结果。
(四) 用两片74LS90按5421码接成24进制计数器，计数结果的显示方式同(三)。
实验13.2 四位同步二进制计数器74LS163的使用(一) 试用一片74LS163按8421码接成八进制计数器，并将计数结果用实验箱上的译码显示电路显示出来，注意将其清零方式与74LS90相比较。
(二) 试利用两片74LS163组件的置入端和进位端，构成24进制计数器。
C B A7D 译码电路Q D Q C Q B CP A Q A单脉冲学习机图13.1 74LS90实验13.3 数字频率计（一）数字频率计原理数字频率计是一个能测出某一变化信号的频率并用数字形式显示测量结果的仪器。
图13.2为数字频 率计的基本框图。
图中，设u x 是经过整形的某一频率的被测脉冲信号，当持续1秒钟的闸门控制信号到来后，与非门（闸门）处于开门状态，u x 得以通过，进入计数器并被累计起来。
1秒钟后，闸门控制信号为0，闸门关闭，于是显示器上显示的数字就是“脉冲数／秒”，这正是u x 的频率数。
（二）实验电路说明1.数字频率计电路原理图如图13.3所示，其中四位十进制计数显示系统在实验箱上已接好，实验者的任务是完成其余部分（称为时序控制部分）的接线。
74LS90引脚功能及真值表
集成异步计数器74LS9074LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R 0(1)、R 0(2)对计数器清零，借助S 9(1)、S 9(2)将计数器置9。
其具体功能详述如下：(1)计数脉冲从CP 1输入，Q A 作为输出端，为二进制计数器。
(2)计数脉冲从CP 2输入，Q D Q C Q B 作为输出端，为异步五进制加法计数器。
(3)若将CP 2和Q A 相连，计数脉冲由CP 1输入，Q D 、Q C 、Q B 、Q A 作为输出端，则构成异步8421码十进制加法计数器。
(4)若将CP 1与Q D 相连，计数脉冲由CP 2输入，Q A 、Q D 、Q C 、Q B 作为输出端， 则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a) 异步清零当R 0(1)、R 0(2)均为“1”；S 9(1)、S 9(2)中有“0”时，实现异步清零功能，即Q D Q C Q B Q A ＝0000。
b) 置9功能当S 9(1)、S 9(2)均为“1”；R 0(1)、R 0(2)中有“0”输 入输 出 功 能清 0置 9 时 钟 Q D Q C Q B Q A R 0(1)、R 0(2)S 9(1)、S 9(2) CP 1 CP 2 1 1 0 × × 0 × × 0 0 0 0 清 0 0 ×× 011× × 11置 9 0 × × 0 0 × × 0↓ 1 Q A 输 出 二进制计数1 ↓Q D Q C Q B 输出五进制计数。
(集成电路应用设计实验报告)计数、译码、显示电路实验
计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。
二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。
三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。
插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。
2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。
此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。
实验五 74LS90计数器及其应用
实验五 74LS90计数器及其应用吴宇 2009302301 9294一、 实验目的（1） 熟悉常用中规模计数器的逻辑功能。
（2） 掌握二进制计数器和十进制计数器的工作原理和使用方法 （3） 熟练掌握利用74LS90计数器设计其他进制计数器的方法二、 实验设备数字电路实验箱，数字万用表，74LS90，函数信号发生器，74LS47及数码管三、 实验原理计数是一种最简单的基本运算，计数器在数字系统中主要是对脉冲信号个数进行计数，以实现测量、计数和控制功能，同时兼有分频的功能。
计数器按计数进制分有二进制计数器，十进制计数器和任意进制计数器；按技术单元中触发器所接受计数脉冲和翻转顺序分有异步计数器、同步计数器；按计数供能分忧加法计数器，减法计数器，可逆计数器等。
1. 异步清零二——五——十进制异步计数器 74LS90 74LS90是一块二五十进制异步计数器，外形为双列直插。
计数脉冲由单次脉冲源提供，如果从1CP 端输入，从0Q 端输出，则是二进制计数器；如果从2CP 端输入，从321Q Q Q 输出，则是异步五进制加法计数器。
四、 实验内容(1).用74LS90实现十进制，并用数码管显示用BCD8421码实现十进制，时钟信号从1CP 端输入，0Q 端为最低位输出信号 ，并作为进位信号输入2CP 端，321Q Q Q 输出，由高到低排列。
十进制仿真实现图：(2).用74LS90实现六进制，并用数码管显示复位法：原理：先将74LS90连成十进制，然后连出进位信号至复位端进位。
即当输出为0110时，输出复位信号。
可以把21Q Q 练到0102R R 得到复位信号，仿真如图：六进制仿真实现图：六进制置数法：即输出012349：(3).用74LS90实现数字024*******循环，并用数码管显示分析：将024*******写成二进制代码如下：由上表可发现此脉冲序列信号和5421码有些类似，即把5421码最高位放到最低位即为此脉Q Q Q Q依次输入到数码管即可。
电子技术基础B计数器的应用(三)实验报告
（1）验证74ls90的功能引脚图如下图所示：功能表如下表所示：逻辑图如下所示1.二进制2.五进制3.十进制（2）集成计数器74L90的逻辑功能1.R9（1）=R9（2）=“1”，Q3Q2Q1Q0=1001，置92.R0（1）=R0（2）=“1”，R9（1）&R（2）=0，Q3Q2Q1Q0=0000，清0；3.计数脉冲由CP端输入，输出由Q0端引出，即得二进制计数器；4.计数脉冲由CP端输入，输出由Q3,Q2，Q1端引出，即得五进制计数器；5. 将Q0和CP1相连，计数脉冲由CP0端输入，输出由Q3,Q2，Q1，Q0端引出，即得8421码十进制计数器。
2.用74LS90实现任意模（M）的计数器反馈归零法（复位法）设计任意进制计数器的思路：（1）10以内的M进制（2）10到100以内的M进制a.由两片（个位和十位）74LS90扩展构成10进制；扩展连接方法：两芯片均连接成十进制，时钟脉冲从个位CP0进，个位的Q3与十位芯片的CP0相连即可。
b.把M进制所对应的十位，个位芯片上输出为1的端相与后反馈到四个清零端，作为个位和十位的计数满整体清零信号1.计数脉冲从CP1输入，QA作为输出端，为二进制计数器。
2.计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器。
3.若将CP2和QA相连，计数脉冲由CP1输入，QD、QC、QB、QA 作为输出端，则构成异步8421码十进制加法计数器。
4.若将CP1与QD相连，计数脉冲由CP2输入，QA、QD、QC、QB 作为输出端，5.清零、置9功能。
a) 异步清零当R0(1)、R0(2)均为“1”；R9(1)、R9(2)中有“0”时，实现异步清零功能，即QDQCQBQA＝0000。
置9功能当R9(1)、R9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即QDQCQBQA＝1001。
（3）利用74ls90制作模七计数器。
1.用置0法做模七计数器2．用置9法做模七计数器。
相关实训：计数器(二)
实验计数器逻辑功能测试及应用（二）一、实验目的1、熟悉中规模集成电路计数器74LS90的逻辑功能，使用方法及应用。
2、掌握构成任意进制计数器的方法。
3、初步掌握分析及排除数字电路故障的一般方法。
二、实验设备及器件1、数字逻辑电路实验箱2、74LS90同步加法二进制计数器1片,3、74LS08 -输入四与门1片三、实验原理1、集成计数器74LS90集成计数器74LS90是二-五-十进制计数器，其管脚排列如图11-1,功能表如表11-1。
CPo NC Q Q Q\GND Q I Q>纠心A«OB NC \&抵命B图11-1 74LS90管脚排列表11-1输入输出<2(7+, <2r+,<2?+,尺()A R OB S()A S()B UP]11o X X X o0 0 O （淸零）11X o X X o0 O O （淸零）X X11X X1O 0 1 (賢9)o X o I1二进制计数XX o o X1五进制计数O X X o1<2o8421码十进制计数X o X<23J5421码十进制计数O2、集成讣数器构成任意进制计数器利用反馈复位法可将集成汁数器转换成任意计数器。
四、实验内容1、测试74LS90的逻辑功能，用数码显示管显示。
并记录结果于表11-2表11-2计数脉冲 CP计数逻辑状态十进制数Q3 Q2QIQO12345678910112、74LS90芯片构成十进制讣数器 参考图11・2接电路，并画出状态转换图。
厂 O <> OororkorCP Q 74LS290 CP X^0(1) ^0(2) $9(1) $9(2)图 11-2_TL 一4、利用74LS90构成一个二十四进制的计数器，并用数码显示管显示。
参考图114接电路，并画出状态转换图。
3、用淸零法和置数法分别将74LS90构成一个七进制计数器。
参考图11・3接电路，并画出状态转换图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验五 74LS90计数器及其应用
吴宇 2009302301 9294
一、 实验目的
（1） 熟悉常用中规模计数器的逻辑功能。
（2） 掌握二进制计数器和十进制计数器的工作原理和使用方法 （3） 熟练掌握利用74LS90计数器设计其他进制计数器的方法
二、 实验设备
数字电路实验箱，数字万用表，74LS90，函数信号发生器，74LS47及数码管
三、 实验原理
计数是一种最简单的基本运算，计数器在数字系统中主要是对脉冲信号个数进行计数，以实现测量、计数和控制功能，同时兼有分频的功能。
计数器按计数进制分有二进制计数器，十进制计数器和任意进制计数器；按技术单元中触发器所接受计数脉冲和翻转顺序分有异步计数器、同步计数器；按计数供能分忧加法计数器，减法计数器，可逆计数器等。
1. 异步清零二——五——十进制异步计数器 74LS90 74LS90是一块二五十进制异步计数器，外形为双列直插。
计数脉冲由单次脉冲源提供，
如果从1CP 端输入，从0Q 端输出，则是二进制计数器；如果从2CP 端输入，从321Q Q Q 输出，则是异步五进制加法计数器。
四、 实验内容
(1).用74LS90实现十进制，并用数码管显示
用BCD8421码实现十进制，时钟信号从1CP 端输入，0Q 端为最低位输出信号 ，并作为进位信号输入2CP 端，321Q Q Q 输出，由高到低排列。
十进制仿真实现图：
(2).用74LS90实现六进制，并用数码管显示
复位法：
原理：先将74LS90连成十进制，然后连出进位信号至复位端进位。
即当输出为0110时，输出复位信号。
可以把21Q Q 练到0102R R 得到复位信号，仿真如图：
六进制仿真实现图：
六进制置数法：
即输出012349：
(3).用74LS90实现数字024*******循环，并用数码管显示
分析：
将024*******写成二进制代码如下：
由上表可发现此脉冲序列信号和5421码有些类似，即把5421码最高位放到最低位即为此脉
Q Q Q Q依次输入到数码管即可。
冲信号。
在实际电路图中，把
3210
脉冲序列信号仿真实现图：
五、实验结论心得
经过这次实验，我对74LS90了解得更加深入，对计数器的原理有了新的理解。
同时，对计数器如此多的用途感到兴奋，下次就要做74LS161的实验了，我对此非常期待。