地址总线,字长,内存容量,寻址范围之间的计算
计算机组成原理期末复习汇总
计算机组成原理期末复习汇总《计算机组成原理》期末复习资料汇总⼀、名词解释微程序：是指能实现⼀条机器指令功能的微指令序列。
微指令：在机器的⼀个CPU周期内，⼀组实现⼀定操作功能的微命令的组合。
微操作：执⾏部件在微命令的控制下所进⾏的操作。
加减交替法：除法运算处理中对恢复余数法来说，当余数为正时，商“1”，余数左移⼀位，减除数；当余数为负时，商“0”，余数左移⼀位，加除数。
有效地址：EA是⼀16位⽆符号数，表⽰操作数所在单元到段⾸的距离即逻辑地址的偏移地址.形式地址：指令中地址码字段给出的地址，对形式地址的进⼀步计算可以得到操作数的实际地址。
相容性微操作：在同⼀CPU周期中，可以并⾏执⾏的微操作。
相斥性微操作：在同⼀CPU周期中，不可以并⾏执⾏的微操作。
PLA：Programmable Logic Arrays，可编程逻辑阵列。
PAL：Programmable Array Logic，可编程阵列逻辑。
GAL：Generic Array Logic，通⽤阵列逻辑。
CPU：Central Processing Unit，中央处理器。
⼀块超⼤规模的集成电路，是⼀台计算机的运算核⼼和控制核⼼。
RISC：Reduced Instruction Set Computer，精简指令系统计算机。
CISC：Complex Instruction Set Computer，复杂指令系统计算机。
ALU：Arithmetic Logic Unit，算术逻辑单元。
CPU执⾏单元，⽤来完成算术逻辑运算。
⼆、选择题1.没有外存储器的计算机监控程序可以存放在( B )。
A．RAM B．ROM C．RAM和ROM D．CPU2.完整的计算机系统应包括（ D ）。
A．运算器．存储器．控制器 B．外部设备和主机C．主机和使⽤程序D．配套的硬件设备和软件系统3.在机器数（ BC ）中，零的表⽰形式是唯⼀的。
A．原码B．补码 C．移码 D．反码4.在定点⼆进制运算器中，减法运算⼀般通过（ D ）来实现。
计算机组成原理_华中科技大学中国大学mooc课后章节答案期末考试题库2023年
计算机组成原理_华中科技大学中国大学mooc课后章节答案期末考试题库2023年1.访问256KB的存储空间，需要的地址线数最少为( ）根？（只需要填阿拉伯数字）参考答案:182.下列有关多周期数据通路和单周期数据通路比较的叙述中，正确的是（）（多选）参考答案:多周期中部分器件可以复用_指令执行过程中，单周期处理器中有效的控制信号取值一直不变，而多周期处理器中的有效控制信号的值可能会发生改变_一条指令执行过程中，单周期数据通路中的每个部件只能被使用一次，而在多周期中同一个部件可使用多次3.下面有关Cache的说法中正确的是( )参考答案:Cache功能均由硬件实现，对程序员透明_设置Cache的目的，是解决CPU 和主存之间的速度匹配问题_设置Cache的理论基础，是程序访问的局部性原理4.计算机的字长与下列哪项指标密切相关参考答案:运算精确度5.以下属于立即寻址特点的是（ ) (多选)参考答案:取指令的同时也从内存中取回操作数_操作数的大小受地址字段位数的限制_该类型指令在执行阶段不需要访问内存6.某计算机按字节编址，采用大端方式存储信息。
其中，某指令的一个操作数的机器数为ABCD 00FFH，该操作数采用基址寻址方式，指令中形式地址（用补码表示）为FF00H，当前基址寄存器的内容为C000 0000H，则该操作数的LSB(即该操作数的最低位FFH)存放的地址是( ) (单选)参考答案:BFFF FF03H7.下列寄存器中，对汇编语言程序员不透明的是（）（单选）参考答案:条件状态寄存器8.在单级中断系统中，CPU一旦响应中断，则立即关闭（）标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。
参考答案:中断屏蔽9.CPU地址线数量与下列哪项指标密切相关参考答案:内存容量10.下列关于计算机系统层次结构的描述中，正确的是参考答案:指令集架构层是软、硬件间的接口_不同层次面向不同用户，看到计算机的属性不同_低层用户对硬件的透明性比高层用户要低_低层代码执行效率比高层代码执行效率高11.单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用的寻址方式是( ）（单选）参考答案:隐含寻址12.下列关于硬件与软件关系的描述中，正确的是参考答案:软件能完成的功能及性能与硬件有关_硬件的发展推动了软件的发展_硬件是软件运行的基础_软件的发展也推动硬件的发展13.8086CPU对I/O接口的编址采用了（）。
微型计算机系统基础知识
微型计算机系统基础知识1，微型计算机采用的是冯•诺依曼体系结构，其硬件系统由运算器、控制器、存储器、输入设备和______五部分组成。
键盘、鼠标器，显示器、打印机，输出设备，系统总线答案（3）2，在微型计算机中，其核心部件中央处理器CPU，被称之为______。
关键部件，主要部件，必备部件，微处理器MPU(Micro Processing Unit) 答案（4）3，微处理器把运算器和______集成在一块很小的硅片上，是一个独立的部件。
控制器，内存储器，输入设备，输出设备答案（1）4，微型计算机的基本构成有两个特点：一是采用微处理器，二是采用______。
键盘和鼠标器作为输入设备，显示器和打印机作为输出设备，ROM和RAM作为主存储器，总线系统答案（4）5，根据微型计算机硬件构成的特点，可以将其硬件系统具体化为由微处理器、内存储器、接口电路、I/O设备和______组成。
键盘、鼠标器，显示器、打印机，外围设备，总线系统答案（4）6，在微型计算机系统组成中，我们把微处理器CPU、只读存储器ROM和随机存储器RAM三部分统称为______。
硬件系统，硬件核心模块，微机系统，主机答案（4）7，微型计算机使用的主要逻辑部件是______。
电子管，晶体管，固体组件，大规模和超大规模集成电路答案（4）8，在微型计算机中，通常把输入/输出设备，统称为______。
CPU，存储器，操作系统，外部设备答案（4）9，下面是关于微型计算机总线的描述，正确的有______。
总线系统由系统总线、地址总线、数据总线和控制总线组成，总线系统由接口总线、地址总线、数据总线和控制总线组成，系统总线由地址总线、数据总线和控制总线组成，地址总线、数据总线和控制总线的英文缩写分别为DB、AB，CB 答案（3）10，微型计算机的系统总线是CPU与其它部件之间传送______信息的公共通道。
输入、输出、运算，输入、输出、控制，程序、数据、运算，数据、地址、控制答案（4）11，CPU与其它部件之间传送数据是通过______实现的。
计算机组成原理复习(考研)题4
研究生入学试卷四一．选择题（每小题1分，共10分）1.冯.诺依曼机工作方式的基本特点是___。
A．多指令流单数据流 B.按地址访问并顺序执行指令C．堆栈操作 D.存储器按内容选择地址2.下列数中最大的数为___。
A．（10010101）2 B.（227）8 C.（96）16 D.（143）53.若浮点数用补码表示，则判断运算结果是否为规格代数的方法是___。
A．阶符与数符相同为规格代数 B.阶符与数符相异为规格代数C．数符与尾数小数点后第一位数字相异为规格代数D．数符与尾数小数点后第一位数字相同为规格代数4.某计算机字长处32 位，其存储容量为4MB，若按字编址，寻址范围是___。
A．0~~1M B.0~~4MB C.0~~4M D.0~~1MB5.双端口存储器在___情况下会发生读/写冲突。
A．左端口与右端口的地址码不同 B.左端口与右端口的地址码相同C．左端口与右端口的数据码相同 D.左端口与右端口的数据码不同6.从以下有关RISC的描述中选择正确答案___。
A．采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况B．R ISC是从原来CISC系统的指令系统中挑选一部分实现的C．R ISC的主要目标是减少指令数D．RISC没有乘、除法指令和浮点运算指令7.在某CPU中设立了一条等待（WAIT）信号线，CPU在存贮器读周期T的时钟的下降沿采样W AIT线，请在下面的叙述中选出两个正确描述的句子___。
A.如WAIT为高电平，则在T2周期后不进入T3周期，而插入一个T W周期B.T W周期结束后，不管W AIT线状态如何一定转入T3周期C.T W周期结束后，只要W AIT线为低则连续插入一个T W周期直到W AIT线变高，才转入T3周期D.有了W AIT线，就可使CPU与任何速度的存储器相连接，保证了CPU与存储器连接时的时序配合8.以下描述中基本概念不正确的句子是___。
Ａ.ＰＣＩ总线不是层次总线Ｂ.ＰＣＩ总线采用异步时序协议和分步式仲裁策略Ｃ.Futurebus+总线能支持64位地址Ｄ.Futurebus+总线适合于高成本的较大规模计算机系统9.计算机的外围设备是指___。
微机原理复习题
微机原理复习题⼀、简答题1.简述8086cpu如何应⽤地址锁存信号ale将地址A15~A0与数据线D15~D0分开的⼯作原理.2. 8086CPU有哪⼏种主要的寻址⽅式。
3.试说明位、字节以及字长的概念。
4.⽐较主程序调⽤中断服务程序和主程序调⽤⼦程序的主要异同点。
5.什么是8086 CPU的最⼤/最⼩⼯作⽅式？两者的区别是什么？6.8086 CPU 使⽤的存储器为什么要分段？怎样分段？7.动态 RAM 为何要刷新？8.8086 CPU 中设置的指令指针寄存器IP 中存放的内容是什么？9.简述8086CPU的ALE引脚、READY引脚及BHE引脚的作⽤。
10.已知⼀个SRAM芯⽚的容量为8K×8，该芯⽚有⼀个⽚选信号引脚和⼀个读/写控制引脚，问该芯⽚⾄少有多少个引脚？地址线多少条？数据线多少条？还有什么信号线？⼆、计算题1．选取字长N为8位，已知原码(或补码)如下，求其补码(或原码)1）[X]原=010101012）[Y]原=100000013）[Z]原=000000004）[U]补=10000005）[V]补=000000012. 将下列⼆进制数分别转换为⼋进制数、⼗六进制数1）1101 1010B2）1011 1100 1111B3）0.1101B4）1110.1010B3. 将下列⼗进制数转换为⼆进制数1）23.6252）10.53) 75.254. 将下列⼗进制数⽤压缩BCD码表⽰1）23.642) 809.75. 写出下列逻辑地址的段地址，偏移地址和物理地址。
1）2314H:0032H2）10ADH:DDF6H6.已知(DS)=3000H, (ES)=2000H， (SS)=4000H， (BX)=1000H， (BP)=2000H， (SI)=0001H，(DI)=0002，请计算下列指令中源操作数的段地址、有效地址及物理地址。
1）MOV CX，[BX]2）MOV CX，[BP+DI]3）MOV CX，SS:[1000H]4）MOV CX， ES：[BX][SI]7. 设有⼀个具有16位地址和8位字长的存储器，试问:1）存储器能存储多少字节的信息？2）如果存储器由2K x 4位的RAM芯⽚组成，共计需要多少⽚？3）需要⽤哪⼏位⾼位地址作⽚选译码产⽣芯⽚选择信号？8．给定⼀个堆栈区，地址为1240H：0000H ~ 1240H：0200H，SP=0062H，问：（1）栈顶地址是多少？（2）栈底地址是多少？（3）堆栈段寄存器SS=？9.在8086系统中，若当前SS=3500H，SP=0800H（1）说明堆栈段段⾸在存储器中的物理地址PA？（2）问⼊栈10个字节后，SP的内容是什么？（3）若再出栈6个字节，SP的内容⼜是什么值？10.若AL = 3BH，AH = 7DH，则：（1）列竖式计算AL和AH中的内容相加后的结果。
2022年暨南大学计算机科学与技术专业《计算机组成原理》科目期末试卷B(有答案)
2022年暨南大学计算机科学与技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、下列关于虚拟存储器的说法，错误的是（）。
A.虚拟存储器利用了局部性原理B.页式虚拟存储器的页面如果很小，主存中存放的页面数较多，导致缺页频率较低，换页次数减少，可以提升操作速度C.页式虚拟存储器的页面如果很大，主存中存放的页面数较少，导致页面调度频率较高，换页次数增加，降低操作速度D.段式虚拟存储器中，段具有逻辑独立性，易于实现程序的编译、管理和保护，也便于多道程序共享2、某机器字长32位，存储容量64MB，若按字编址，它的寻址范围是（）。
A.8MB.16MBC.16MD.8MB3、某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y] 补=l0110000。
若整型变量z=2x+y/2，则z的机器数为（）。
A.11000000B.00100100C.10101010D.溢出4、下列关于定点数原码一位乘算法的描述正确的是（）。
I.符号位不参加运算，根据数值位的乘法运算结果确定结果的符号位II.在原码一位乘算法过程中，所有移位均是算术移位操作Ⅲ.假设两个n位数进行原码一位乘，部分积至少需要使用n位奇存器A.II，III C.只有IIIB.只有Ⅲ D.全错5、在浮点机中，判断原码规格化的形式的原则是（）。
A.尾数的符号位与第一数位不同B.尾数的第一数位为1，数符任意C.尾数的符号位与第一位相同D.阶符与数符不同6、总线的数据传输速率可按公式Q=Wf/N计算，其中Q为总线数据传输速率，W为总线数据宽度（总线位宽/8），f为总线时钟频率，N为完成一次数据传送所需的总线时钟周期个数。
若总线位宽为16位，总线时钟频率为8MHz，完成一次数据传送需2个总线时钟周期，则总线数据传输速率Q为（）。
A.16Mbit/sB.8Mbit/sC.16MB/sD.8MB/s7、下列有关总线定时的叙述中，错误的是（）。
课后习题二（第四章、第五章）
课后习题二（第四章、第五章）课后习题二（第四章、第五章）1、计算机使用总线结构便于增加外设，同时（ C ）A. 减少了信息传输量B. 提高了信息的传输速度C. 减少了信息传输线的条数D. 以上均不对2、计算机使用总线结构的主要优点是便于实现积木化，缺点是（ C ）A. 地址信息、数据信息和控制信息不能同时出现B. 地址信息和数据信息不能同时出现C. 两种信息源的代码在总线中不能同时传送D. 数据信息不能双向传送3、总线中地址线的作用是（ C ）A. 用于选择存储器单元B. 用于选择进行信息传输的设备C. 用于指定存储器单元和I/O设备接口电路的选择地址D. 以上均不对4、微型机读/写控制信号的作用是（ D ）A. 决定数据总线上的数据流方向B. 控制存储器操作（读/写）的类型C. 控制流入、流出存储器信息的方向D. 以上的任一种作用5、在三种集中式总线控制中，响应时间最快的方式是（ C ）A. 链式查询B. 计数器定时查询C. 独立请求D. 以上三种均可6、在三种集中式总线控制中独立请求方式响应时间最快，是以（ B ）为代价的A. 增加处理机的开销B. 增加控制线数C. 增加存储器的容量D. 增加处理机的时钟频率7、同步通讯之所以比异步通讯具有较高的传输频率是因为（ E ）A. 同步通讯不需要应答信号B. 同步通讯方式的总线长度较短C. 同步通讯用一个公共的时钟信号进行同步D. 同步通讯各部件存取时间比较接近E. 以上各种因素综合的结果8、存储器是计算机系统的记忆设备，它主要用来（ D ）A. 存放程序B. 存放微程序C. 存放特殊的数据D. 存放数据和指令9、存储字是（ A ）A. 存放在一个存储单元的二进制代码组合B. 存放在一个存储单元的二进制代码个数C. 存储单元的集合D. 与存储器无关10、存储字长是指（ B ）A. 存放在一个存储单元的二进制代码组合B. 存放在一个存储单元的二进制代码个数C. 存储单元的集合D. 以上均不对11、存储周期是指（ C ）A. 存储器的写入时间B. 存储器进行连续写操作所允许的最短时间间隔C. 存储器进行连续读或写操作所允许的最短时间间隔D. 与存储器的具体实现技术无关12、和外存储器相比，内存的特点是（ A ）A. 容量小、速度快、成本高B. 容量小、速度快、成本低C. 容量大、速度快、成本高D. 容量大、速度慢、成本低13、一个16K×32位的存储器，其地址线和数据线的总和是（ B ）16214=14+32 = 46KA. 48B. 46C. 36D. 3214、一个512KB的存储器（按字节编址），其地址线根数是（ D ）512219=KA. 64B. 32C. 20D. 1915、某计算机字长为16位，它的存储容量是64KB，按字编址，则它的寻址范围是（C ）216=16+16 = 32K64A. 64KB. 32KBC. 32KD. 无法确定16、某一RAM芯片，其容量为512×8位，如果考虑电源和接地引脚，则该芯片引出的引脚数最少是（A ）29=9 + 8 + 4 = 21512A. 21B. 19C. 17D. 1517、若主存每个存储单元为16位，则（ B ）A. 其地址线也为16位B. 其地址线与16无关C. 其地址线最少为16位D. 其地址线与16有关18、通常计算机的内存可采用（ A ）A. RAM和ROMB. RAMC. ROMD. 磁盘19、EPROM是指（ C ）A. 只读存储器B. 可编程的只读存储器C. 可擦除的可编程的只读存储器D. 电可擦除的可编程的只读存储器20、可编程的只读存储器（ A ）A. 不一定是可改写的B. 一定是可改写的C. 一定是不可改写的D. 以上均不对21、下列说法中（ D ）是正确的A. 半导体RAM信息可读可写，且断电后仍能保持记忆B. 半导体RAM是易失性RAM，而静态RAM中的存储信息是不易失的C. 半导体RAM是易失性RAM，而动态RAM中的存储信息是不易失的D. 半导体RAM是易失性RAM，而静态RAM只有在电源不掉时，所存信息是不易失的22、下列说法中（ B ）是正确的A. EPROM是可改写的，但改写一次后不能再次改写B. EPROM是可改写的，且可多次改写C. EPROM是可改写的，是用电信号直接改写D. EPROM是可改写的，是用磁信号直接改写23、和动态MOS存储器相比，双极性半导体存储器的性能是（ C ）A. 集成度高、存取周期快、位平均功耗少B. 集成度高、存取周期快、位平均功耗大C. 集成度低、存取周期快、位平均功耗大D. 集成度低、存取周期快、位平均功耗少24、在磁盘和磁带两种磁表面存储器中，存取时间与存储单元的物理位置有关，按存储方式分（ B ）A. 二者都是顺序存取B. 磁盘是随机半顺序存取，磁带是顺序存取C. 磁带是随机半顺序存取，磁盘是顺序存取D. 二者都是随机半顺序存取25、磁盘的记录方式一般采用（ A ）A. 调频制B. 调相制C. NRZD. NRZ-126、在磁表面存储器的记录方式中（ D ）A. 不归零制和归零制的记录密度是一样的B. 不归零制的记录方式中不需要同步信号，故记录密度比归零制高C. 归零制的记录方式中需要同步信号，故记录密度高D. 不归零制记录方式由于磁头线圈中始终有电流，因此抗干扰性能好27、磁盘存储器的平均等待时间通常是指（ B ）A. 磁盘旋转一周所需的时间B. 磁盘旋转半周所需的时间C. 磁盘旋转2/3周所需的时间D. 磁盘旋转1/3周所需的时间28、相联存储器是按（ B ）进行寻址的存储器A. 地址指定方式B. 内容指定方式C. 堆栈存取方式D. 队列存取方式29、一个四体并行交叉存储器，每个模块的容量是64K×32位，单体的存储周期为200ns，在下述说法中（ B ）是正确的A. 在200ns内，存储器能向CPU提供256位二进制信息B. 在200ns内，存储器能向CPU提供128位二进制信息C. 在50ns内，存储器能向CPU提供32位二进制信息D. 在50ns内，存储器能向CPU提供128位二进制信息30、主存和CPU之间增加高速缓冲存储器的目的是（ A ）A. 解决CPU和主存之间的速度匹配问题B. 扩大主存容量C. 即扩大主存容量，又提高了存取速度D. 降低主存价格31、在程序的执行过程中，Cache与主存的地址映射是由（ C ）A. 操作系统来管理的B. 程序员调度的C. 由相应硬件自动完成的D. 主存自身即可完成32、采用虚拟存储器的目的是（ C ）A. 提高主存的速度B. 扩大外存的存取空间C. 扩大存储器的寻址空间D. 以上都正确33、常用的虚拟存储器寻址系统由（ A ）两级存储器组成A. 主存—外存B. Cache—主存C. Cache—外存D. 以上任意组合均可34、在虚拟存储器中，当程序正在执行时，由（C ）完成地址映射A. 程序员B. 编译器C. 操作系统D. CPU以下为书上相关例题35、在系统总线的数据线上，不可能传输的是（ C ）A. 指令B. 操作数C. 握手（应答）信号D. 中断类型号36、假设某系统总线在一个总线周期内并行传送4字节信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是（ B ）÷）（104=202A. 10MB/sB. 20MB/sC. 40MB/sD. 80MB/s37、某同步总线的时钟频率为100 MHz，宽度为32位，地址/数据总线复用，每传输一个地址或数据占用一个时钟周期。
计算机组成原理习题及答案
计算机组成原理习题及答案简答题1.什么是存储程序原理？按此原理，计算机应具有哪几大功能？1.请问：存储程序原理就是用户事先编号的程序先取走主存中，然后cpu在从主存中抽出指令、运转指令。
按此原理，计算机应当具备输入输出设备，即为能够把程序和数据通过输入输出设备送进主存中；还应当具备存储设备，即为内存能够存储程序和数据；最后应当具备控制器和运算器，即cpu能够从主存中抽出程序和数据，并按顺序一条一条抽出、继续执行。
2.存储器与cpu相连接时，应当考量哪些问题？2.答：应考虑（1）合理选择存储芯片，要考虑芯片的类型和数量尽量使连线简单方便；（2）地址线的连接，将cpu地址线的低位与存储芯片的地址线相连，以选择芯片中的某一单元，儿高位则在扩充存储芯片时用，用来选择存储芯片；（3）数据线的连接，cpu的数据线与存储芯片的数据线不一定相等，相等时可直接连接，不相等时要对存储芯片进行扩位，使其相等连接；（4）读/写控制线的连接，高电平为读，低电平为写；（5）片选线的连接，cpu的高位地址来产生片选信号。
3.什么叫做地址重合区，什么情况下可以产生地址重合区？3.答：存储系统中的某些存储单元有多个地址，这种现象叫地址重叠区。
原因是，存储系统是由多个芯片组成的，在产生片选信号时，如果只用部分高位地址来产生片选信号，则有一部分高位地址线没用，这样这部分地址线的值就不确定，可以为0也可以为1，所以存储芯片的地址空间也不确定了，出现了重复值，产生了地址重叠区。
4.什么叫“对准字”和“未对准字”，cpu对二者的访问有何不同？4.请问：cpu出访的数据类型存有字节，半字，字和双字。
若字长为32十一位，则字节8十一位，半字16十一位，字32十一位，双字64十一位。
对准字就是存储这四种数据类型时，字节的初始地址任一，半字的初始地址为2的倍数，字的初始地址为4的倍数，双字的初始地址为8的倍数。
未对准字就是四种数据类型在存储时都任一，无论从哪个存储单元已经开始都可以。
计算机学科专业基础综合组成原理-17
计算机学科专业基础综合组成原理-17(总分：100.00，做题时间：90分钟)一、单项选择题(总题数：22，分数：40.00)1.某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。
现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是______。
（分数：1.00）A.1、15B.2、15C.1、30D.2、30 √解析：[解析] 首先确定ROM的个数，ROM区为4KB，选用2K×8位的ROM芯片，需要(4K×8)/(2K×8)=2片，采用字扩展方式；60KB的RAM区，选用4K×4位的RAM芯片，需要(60K×S)/(4K×4)=30片，采用字和位同时扩展方式。
2.假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址081FH所在芯片的最小地址是______。
（分数：1.00）A.0000HB.0600HC.0700HD.0800H √解析：[解析] 用2K×4位的芯片组成一个8K×8位存储器，每行中所需芯片数为2，每列中所需芯片数为4，各行芯片的地址分配如下：第一行(2个芯片并联)0000H～07FFH第二行(2个芯片并联)0800H～0FFFH第三行(2个芯片并联)1000H～17FFH第四行(2个芯片并联)1800H～1FFFH可知，地址081FH在第二行，且所在芯片的最小地址为0800H。
3.某存储器容量为64KB，按字节编址，地址4000H～5FFFH位ROM区，其余为RAM区。
若采用8K×4位的SRAM芯片进行设计，则需要该芯片的数量是______。
（分数：1.00）A.7B.8C.14 √D.16解析：[解析] 5FFF-4000+1=2000H，即ROM区容量为：2 13 B=8KB(2000H=2*16 3 =2 13 )，RAM区容量为56KB(64KB-8KB=56KB)。
存储器的分类和主要性能指标(微机原理)
西南大学电子信息工程学院
19
第6章 半导体存储器及接口 §6.3 SRAM、ROM与CPU的连接方法 ⒈要解决的技术问题 ⑴ SRAM、ROM的速度要满足CPU的读/写要求； ⑵ SRAM、ROM的字数和字长要与系统要求一致； ⑶ 所构成的系统存储器要满足CPU自启动和正常运行条件。 ⒉存储器扩展技术 当单个存储器芯片不能满足系统字长或存储单元个数 的要求时，用多个存储芯片的组合来满足系统存储容量的 需求。这种组合就称为存储器的扩展。 存储器扩展的几种方式： ⑴位扩展 当单个存储芯片的字长（位数）不能满足要求时，就 需要进行位扩展。
按工作方式分按制造工艺分按存储机理分双极型ram随机存取存储器静态读写存储器sramram金属氧化物型mosram动态读写存储器dramromprom只读存储器epromr0m半导体存储器及接口西南大学电子信息工程学院22内存储器的主要性能指标内存储器的主要性能指标内存储容量内存储容量表示一个计算机系统内存储器存储数据多少的指标
西南大学电子信息工程学院
5
第6章 半导体存储器及接口 ③芯片容量
是指一片存储器芯片所具有的存储容量。
例如： SRAM芯片6264的容量为8K×8bit，即它有8K个 单元，每个单元存储8位（一个字节）二进制数据。 DRAM芯片NMC4l256的容量为256K×lbit，即它 有256K个单元，每个单元存储1位二进制数据。 ⑵最大存取时间 内存储器从接收寻找存储单元的地址码开始， 到它取出或存入数码为止所需要的最长时间。
西南大学电子信息工程学院 30
第6章 半导体存储器及接口 ②地址分配 要考虑CPU自启动条件，在8088系统中存储器操作时IO/M=0， ROM要包含0FFFF0H单元，正常运行时要用到中断向量区 0000:0000-0000:003FFH，所以RAM要包含这个区域。
4综合题
四 综合题1设有一个具有24位地址和8位字长的存储器，求：（1）该存储器能存储多少字节的信息？（2）若存储器由4M×1位的RAM 芯片组成，需要多少片？（3）需要哪种译码器实现芯片选择？2某计算机系统的内存由Cache 和主存构成，Cache 的存取周期为45ns ，主存的存取周期为200ns 。
已知在一段给定的时间内，CPU 共访问内存4500次，其中340次访问主存，求：（1）Cache 的命中率是多少？（2）CPU 访问内存的平均访问时间是多少？（3）Cache-主存系统的效率是多少？3某机主存容量为4M ×16位，且存储字长等于指令字长，若该机的指令系统具备120种操作。
操作码位数固定，且具有直接、间接、立即、相对四种寻址方式。
（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围；（3）一次间址的寻址范围；（4）相对寻址的寻址范围。
4设CPU 共有16根地址线，8根数据线，并用MREQ 作访存控制信号，用W R /作读写控制信号，现有下列存储芯片：RAM ：1K ×8位、2K ×4位、4K ×8位ROM ：2K ×8位、4K ×8位以及74138译码器和各种门电路（自定），画出CPU 与存储器连接图。
要求：（1）最大4K 地址空间为系统程序区，与其相邻2K 地址空间为用户程序区。
（2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。
（3）详细画出存储芯片的片选逻辑。
A i A 0CS D n D 0PD/Progri 0CS D n D 0OEWEY 7Y 6Y 0741385设CPU 共有16根地址线，8根数据线，并用IO/M 作访存控制信号，用R/W 作读写命令信号，现有下列存储芯片及138译码器和各种门电路（自定）。
RAM 2K ×8位， 4K ×4位， 8K ×8位ROM 2K×8位， 4K×8位， 8K×8位画出CPU与存储器的连接图，要求最小8K地址空间为系统程序区，与其相邻的4K地址空间为用户程序区；合理选用上述存储芯片，并写出每片存储芯片的地址范围；详细画出存储芯片的片选逻辑。
计算机组成原理
一.单项选择：1.完整的计算机系统应包括配套的硬件设备和软件系统。
2.计算机系统中的存储器系统是指主存储器和外存储器。
3.冯诺依曼机工作方式的基本特点是按地址访问并顺序执行指令。
4.邮局把信件进行自动分拣，使用的计算机技术是模式识别。
5.计算机高级程序语言一般分为编译型和解释型两类，在JAVA FORTRAN和C语言中，属于编译语言的是全是。
6.面向高级语言的机器是完全可以实现的。
7.在下列数中最小的数为：CA.(101001)2B.(52)8C.(101001)BCDD.(233)168.在下列的数中最大的是：BA.(10010101)2B.(227)8C.(143)5D(96)169.在机器中，补码的零的表示形式是唯一的。
10.针对8位二进制数，下列说法正确的是-127的反码等于0的移码。
11.一个8位二进制数采用补码表示，且由3个“1”和5个“0”组成，则最小的值为：-12512.计算机系统中采用补码运算的目的是为了简化计算机的设计。
13.某机字长32位，采用定点小数表示，符号位为1位，尾数为31位，则可表示的最大正小数为+(1-2-31)=+1,最小负小数为–(1-2-31)=-1。
14.若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）码。
A.原B.补C.反D.移15.长度相同但格式不同的2种浮点数，假定前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为：前者可表示的数的范围大但精度低16.运算器虽有许多部件组成，但核心部分是算数逻辑运算单元。
17.在定点二进制运算器中，减法运算一般通过补码运算的二进制加法器来实现。
18.四片74181ALU和一片74182CLA器件相配合，具有如下进位传递功能：组内先行进位，组间先行进位。
19.在定点运算器中，无论采用双符号位还是单符号位，必须有溢出判断电路，异或门来实现。
地址总线,字长,内存容量,寻址范围 之间的计算
5、对于存储器的容量扩展，有位扩展，字扩展，字位扩展三种形式。对于字位扩展，一个存储器的容量为M*N位，若使用L*K位存储器芯片，那么，这个存储器共需(M*N)/(L*K)个存储器芯片。
下面分析一下字位扩展的习题： 设有一个具有14位地址和8位字长的存储器，问该存储器容量有多大？如果存储器由 1K*1静态存储器组成，需多少芯片？多少位地址作芯片选择？
下面通过举几个例子，来说明这些关系
1、某计算机字长32位，存储容量8MB。按字编址，其寻址范围为(0～2M-1) 计算步骤：8MB字节=8*1024*1024*8位。所以8MB/32位=2M.
Hale Waihona Puke 2、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（0-2M-1）计算步骤：若按半字就是16位了 4MB=4*1024*1024*8位，所以4MB/16 = 2M；
3、字长为32位.存储器容量为64KB.按字编址的寻址范围是多少计算步骤：64K字节=64＊1024＊8位. 所以64KB/32位=(64＊1024＊8)/32=16＊1024=16K 故寻址范围为: 0-16K-1
4、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是什么？
解释：容量1M=2*1024*1024 位 一个字长是32 位
处理机字长是指处理机能同时处理（或运算）的位数，即同时处理多少位（bit）数据。比如Intel Pentium 4处理器字长为32位，它能同时处理32位的数据，也即它的数据总线为32位。以前的处理器比如8086，则为16位处理器，现在新兴的64位处理器，它的数据吞吐能力更强，即能同时对64位数据进行运算。处理器的字长越大，说明它的运算能力越强。如果讲处理器的寻址范围，则要看处理器的地址总线的位数，而不是它的字长！这个要明白！比如Intel Pentium 4处理器的数据总线为32位，地址总线也是32位。8086的数据总线为16位，地址总线为20位。新兴的64位处理器的数据总线为64位，地址总线大部分是32位。这个清楚之后，再看地址总线与寻址范围的关系。存储单元是以字节（byte）为单位，N根地址总线能访问2的N次方个存储单元。于是有32位地址总线可以访问2的32次方个存储单元，即4GB。 8086处理器字长是16位，它的地址总线是20位，所以能访问2的20次方个存储单元，即1MB。 另外一点需要注意的就是，如果有些题目说：按“字”寻址，就说明是存储单元大小为字长的位数，按“字节”寻址，说明存储单元式字节的大小 （个人理解，没有考证）
计算机组成原理期末复习内容总结
第一章计算机系统概论1、基本概念硬件：是指可以看得见、摸得着的物理设备部件实体,一般讲硬件还应包括将各种硬件设备有机组织起来的体系结构;软件：程序代码+ 数据 + 文档;由两部分组成,一是使计算机硬件能完成运算和控制功能的有关计算机指令和数据定义的组合,即机器可执行的程序及有关数据；二是机器不可执行的,与软件开发、过程管理、运行、维护、使用和培训等有关的文档资料; 固件：将软件写入只读存储器ROM中,称为固化;只读存储器及其写入的软件称为固件;固件是介于硬件和软件之间的一种形态,从物理形态上看是硬件,而从运行机制上看是软件;计算机系统的层次结构：现代计算机系统是由硬件、软件有机结合的十分复杂的整体;在了解、分析、设计计算机系统时,人们往往采用分层分级的方法,即将一个复杂的系统划分为若干个层次,即计算机系统的层次结构;最常见的是从计算机编程语言的角度划分的计算机系统层次结构;虚拟计算机：是指通过配置软件扩充物理机硬件/固件实现功能以后所形成的一台计算机,而物理机并不具备这种功能;虚拟机概念是计算机分析设计中的一个重要策略,它将提供给用户的功能抽象出来,使用户摆脱具体物理机细节的束缚;2、计算机的性能指标;1 吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量,用bps度量;2 响应时间：表征从输入有效到系统产生响应之间的时间度量,用时间单位来度量;3 利用率：在给定的时间间隔内,系统被实际使用的时间所在的比率,用百分比表示;4 处理机字长：常称机器字长,指处理机运算中一次能够完成二进制运算的位数,如32位机、64位机;5 总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作可传输的二进制位数;6 存储器容量：存储器中所有存储单元通常是字节的总数目,通常用KB、MB、GB、TB来表示;7 存储器带宽：单位时间内从存储器读出的二进制数信息量,一般用B/s字节/秒表示;8 主频/时钟周期：CPU的工作节拍受主时钟控制,按照规定在某个时间段做什么从什么时候开始、多长时间完成,主时钟不断产生固定频率的时钟信号;主频主时钟的频率度量单位是MHZ、GHZ；时钟周期主频的倒数度量单位是微秒、纳秒;9 CPU执行时间：表示CPU执行一段程序所占用的CPU时间,可用下式计算CPU时间=CPU时钟周期数 X CPU时钟周期长;10 CPI：执行一条指令所需要的平均时钟周期数,可用下式计算 CPI=执行某段程序所需的CPU时钟周期数/该程序包含的指令条数;11 MIPS：平均每秒执行多少百万条定点指令数,用下式计算MIPS=指令条数 /程序执行时间× 10612 FLOPS：平均每秒执行浮点操作的次数,用来衡量机器浮点操作的性能,用下式计算FLOPS=程序中的浮点操作次数/程序执行时间秒3、计算机硬件系统的概念性结构,各个部分的作用;1计算机硬件系统由运算器、控制器、内存储器、输入设备、输出设备五大部分构成,一般还要包括它们之间的连接结构总线结构；2将运算器、控制器、若干的寄存器集成在一个硅片上,称为中央处理器CPU；3由于输入设备、输出设备与CPU、内存的处理速度差异,所以输入、输出设备通过适配器与总线、CPU、内存连接；4概念性结构如下图所示；译码翻译、产生控制信号控制取操作数源操作数、目的操作数控制执行运算控制保存结果形成下条指令地址顺序、转移6运算器的作用：由算术逻辑运算部件ALU、寄存器、数据通路组成;实现数据的加工和处理算术运算、逻辑运算、移位运算、关系比较运算、位运算；7存储器的作用：存储程序和数据,记忆部件；8适配器的作用：在主机与I/O设备之间起数据缓冲、地址识别、信号转换等；9总线的作用：多个部件分时共享的信息传送通路,用来连接多个部件并为之提供信息传输交换服务;注：后续章节还会逐步扩充4、指令流、数据流计算机如何区分指令和数据指令流：在取指周期中从内存中读出的信息流称为指令流,它通过总线、CPU内部数据通路流向控制器;数据流：在执行周期中从内存中读出的信息流称为数据流,它通过总线、CPU内部数据通路流向运算器;从时间上来说,取指令事件发生在取指周期取指令阶段,取数据事件发生在执行周期执行指令阶段；从空间处理部件上来说,指令一定送给控制器,数据一定送给运算器;5、冯·诺依曼计算机的技术特点由运算器、控制器、存储器、输入设备、输出设备五大部分构成计算机硬件系统概念结构；采用二进制代码表示数据和指令；采用存储程序控制方式指令驱动;第二章运算方法和运算器1、原码、补码、反码、移码的求法及表示范围; 1首先应明确机器字长；2原码、补码、反码、移码的求法；3表示范围；2、补码加减法运算,加法运算溢出检测;1补码加法运算规则2补码减法运算规则3变形补码表示法00 表示正数11 表示负数4变形补码运算：规则同补码加减法运算规则,双符号位数值化、参加运算;5加法运算溢出检测1单符号位法2双符号位法参见例题、习题3、并行加法器的进位方法及逻辑表达式1直接从全加器的进位公式推导;C2=G1+P1C1C3=G2+P2C2C4=G3+P3C33并行进位：所有进位可以同时产生,实际上只依赖于数位本身、来自最低位的进位C0;C1=G0+P0C0C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0其中：G0=A0B0 P0=A0+B0G1=A1B1 P1=A1+B1G2=A2B2 P2=A2+B2G3=A3B3 P3=A3+B3Gi：进位产生函数,表示两个数位都为1Pi：进位传递函数,表示某位上的两个数位有一个为1,如果来自低位的进位为1,则肯定会产生进位;4、浮点加减法运算方法;●比较阶码大小、对阶●尾数加减法运算●规格化处理●尾数舍入处理●溢出判断参见例题、习题5、流水线原理、时钟周期确定、时间公式、加速比、时空图1把一个任务分割为一系列的子任务,使各子任务在流水线中时间重叠、并行执行;过程段Si之间重叠执行;2时钟周期的确定所有Si中执行时间最大者,参见例;3时间公式理想K+n-1T4加速比●Ck = TL / Tk = n·k/k＋n－1●当任务数很大时,采用一个任务的完成时间相比,参见例; 5流水线时空图第三章存储系统1、基本概念存储容量：指一个存储器中可以容纳的存储单元总数;典型的存储单元存放一个字节,因此通常用字节数来表示,KB、MB、GB、TB; 存取时间：读操作时间指一次读操作命令发出到该操作完成、数据读出到数据总线上所经历的时间;通常写操作时间等于读操作时间,故称为存取时间;存取周期：也称读写周期,指连续启动两次读/写操作所需间隔的最小时间;通常存储周期略大于存取时间,因为数据读出到总线上,还需要经过数据总线、CPU内部数据通路传递给控制器/运算器;存储器带宽：单位时间里存储器可以存取的信息量,通常用位/秒、字节/秒表示;2、存储器的分级结构;对存储器的要求是容量大、速度快、成本低,但是在一个存储器中要求同时兼顾这三个方面的要求是困难的;为了解决这方面的矛盾,目前在计算机系统中通常采用多级存储器体系结构,即高速缓冲存储器、主存储器和外存储器;CPU能直接访问高速缓冲存储器cache和内存；外存信息必须调入内存后才能为CPU进行处理;1高速缓冲存储器：高速小容量半导体存储器,强调快速存取指令和数据；2主存储器：介于cache与外存储器之间,用来存放计算机运行期间的大量程序和数据;要求选取适当的存储容量和存取周期,使它能容纳系统的核心软件和较多的用户程序；3外存储器：大容量辅助存储器,强调大的存储容量,以满足计算机的大容量存储要求,用来存放系统程序、应用程序、数据文件、数据库等;3、主存储器的逻辑设计;第一步：根据设计容量、提供的芯片容量构建地址空间分布图类似搭积木,可能需要字、位扩展；第二步：用二进制写出连续的地址空间范围；第三步：写出各片组的片选逻辑表达式;第四步：按三总线分析CPU和选用存储器芯片的数据线、地址线、控制线,以便设计CPU与存储器的连接;第五步：设计CPU与存储器连接的逻辑结构图;参见例题、习题4、顺序存储器和交叉存储器的定量分析;顺序存储器：mT交叉存储器：可以使用流水线存取,T+m-1τ参见例题、习题5、高速缓冲存储器cache的基本原理,cache命中率相关计算Cache的基本原理：cache是一种高速缓冲存储器,为了解决CPU和主存之间速度不匹配而采用的一项重要技术;主存和cache均按照约定长度划分为若干块；主存中一个数据块调入到cache中,则将数据块地址块编号存放到相联存储器CAM中,将数据块内容存放在cache中；当CPU访问主存时,同时输出物理地址给主存、相联存储器CAM,控制逻辑判断所访问的块是否在cache中：若在,则命中,CPU直接访问cache;若不在,则未命中,CPU直接访问主存,并将该单元所在数据块交换到cache中;基于程序和数据的局部性访问原理,通过cache和主存之间的动态数据块交换,尽量争取CPU访存操作在cache命中,从而总体提高访存速度;cache命中率相关计算：命中率主存/cache系统平均访问时间访问效率参加例题、习题;第四章指令系统1、基本概念指令系统：一台计算机中所有机器指令的集合,称为这台计算机的指令系统;指令系统是表征一台计算机性能的重要因素,其格式与功能直接影响机器的硬件结构、软件、适用范围等;寻址方式：告诉计算机如何获取指令和运算所需要的操作数;即如何提供将要执行的指令所在存储单元的物理地址；如何提供运算所需要的操作数所在存储单元的物理地址、或者操作数所在内部寄存器的编号;CISC：指令条数多、结构形式复杂多样、寻址方式种类繁多、功能复杂多样、翻译执行效率低、很多指令难得用到;CISC使计算机的研制周期长,难以保证正确性,不易调试、维护,大量使用频率很低的复杂指令浪费了系统硬件资源;RISC：选取使用频率最高的一些简单指令,指令条数少,复杂功能通过宏指令实现；指令长度、格式、结构形式、寻址方式种类少,翻译执行效率高；只有取数/存数指令访问存储器,其余指令的操作均在CPU内部寄存器之间进行; RISC可缩短计算机的研制周期、易于保证正确性、调试、维护,系统硬件资源使用效率高;2、指令格式及寻址方式辨析参见例题、习题第五章中央处理器1、基本概念指令周期：取出一条指令并执行这条指令所需要的时间;微指令周期：从控制存储器中读出一条微指令的时间加上执行该条微指令的时间;微命令：控制部件通过控制线向执行部件发送的各种控制信号/操作命令;微操作：执行部件接收微命令以后所完成的操作,微操作是执行部件中最基本的、不可再分解的操作;微指令：一组实现一定操作功能的微命令的组合形式,称为微指令;由操作控制和顺序控制两大部分组成;指令流水线：指指令执行步骤的并行;将指令流的处理过程划分为取指令、指令译码、执行、写结果等几个并行处理的过程段;2、CPU的功能;1指令控制控制程序的执行顺序；由于程序是一个指令序列,这些指令的相互顺序不能任意颠倒,必须严格按照程序规定的顺序进行;2操作控制控制器产生取指令、执行指令的所需要的全部操作控制信号,并依序送往相应的部件,从而控制这些部件按指令的要求完成规定的动作;3时间控制对各种操作实施时间上的定时；在计算机中,各种指令的操作信号和整个执行过程均受到时间的严格定时和事件先后顺序控制应在规定的时间点开始,在规定的时间内结束 ,以保证计算机有条不紊地自动工作;4数据加工完成指令规定的运算操作;3、根据给定的模型机和数据通路结构,画出指令周期流程1根据模型机和数据通路结构,分析指令周期流程;2指令周期流程实际上是一个指令流、数据流在数据通路上的流动过程;参见例题、习题;4、微程序控制器的原理及组成框图;1基本原理设计阶段：首先,根据CPU的数据通路结构、指令操作定义等,画出每条指令的指令周期流程图具体到每个时钟周期、微操作、微命令;然后,根据微指令格式、指令周期流程图编写每条指令的微程序;最后,把整个指令系统的微程序其中取指令的微程序段是公用的固化到控制存储器中;运行阶段：首先,逐条执行取指令公用微程序段,控制取指令操作;然后,根据指令的操作码字段,经过变换,找到该指令所对应的特定微程序段,从控制存储器中逐条取出微指令,根据微操作控制字段,直接或经过译码产生微命令控制信号,控制相关部件完成指定的微操作;一条微指令执行以后,根据微地址字段取下一条微指令2构成框图控制存储器ROM：存放全部指令系统的微程序；微地址寄存器uPC：具有自动增量功能,给出顺序执行的下条微指令地址；微命令寄存器uIR：存放由控制存储器读出的一条微指令;地址转移逻辑：①根据指令寄存器IR的操作码,定位到该指令对应的微程序段,uPC 初值；②如果判断条件P/状态条件=FALSE,则 uPC=uPC +1,顺序执行；③如果判断条件P/状态条件=TRUE,则uPC=根据策略形成新的微指令地址,程序转移;5、流水线中资源相关、数据相关、控制相关问题;资源相关：是指多条指令进入流水线后,在同一机器时钟周期内争用同一个功能部件所发生的冲突;数据相关：在一个程序中,如果必须等前一条指令执行完毕以后,才能执行后一条指令,那么这两条指令就是数据相关的;控制相关：控制相关冲突是由转移类指令引起的;当执行转移类指令时,可能为顺序取下条指令；也可能转移到新的目标地址取指令;如果流水线顺序取指令,而程序却需要转移时,进入流水线的指令并不是将要执行的指令,或者转移的目标指令可能还没有进入流水线,从而使流水线发生断流;第六章总线系统1、基本概念;总线：总线是一组能为多个部件分时共享的信息传送线,用来连接多个部件并为之提供信息交换通路;总线仲裁：当总线上的多个主设备主方同时竞争使用总线时,必须通过总线仲裁部件,以某种方式和策略选择其中一个主设备主方,接管总线的控制权,传送信息;总线同步定时：在同步定时协议中,事件出现在总线上的时刻由公共的统一的总线同步时钟信号来确定,所以总线中包含时钟信号线;每个事件都必须在规定的时间点开始,并在规定的时间范围内结束;每个事件的持续时间、一次总线操作的时间是确定的; 总线异步定时：在异步定时协议中,后一事件出现在总线上的时刻取决于前一事件什么时候结束,即建立在应答式或互锁机制基础上;在这种系统中,不需要统一的公共同步时钟信号; 一个事件持续的时间、一次总线操作的时间是不确定的;2、总线接口的功能1控制接口依据CPU的指令信息控制外围设备的动作,如启动、关闭设备等;2缓冲在为部设备和计算机系统其它部件之间用作为一个缓冲器,以补偿各种设备在速度上的差异 ;3状态接口监视外部设备的工作状态并保存状态信息,状态信息包括“准备就绪”、“忙”、“错误”等,供CPU询问外部设备时进行分析之用;4转换可以完成任何要求的数据转换,以确保数据能在为部设备和CPU之间正确地传送,如数据格式转换、并-串转换等;5整理可以完成一些特别的功能,如在批量数据传输时自动修改字计数器、当前内存地址寄存器;6程序中断每当外围设备向CPU请求某种动作时,接口即发送中断请求信号给CPU,申请中断;3、多总线结构辨析HOST总线：宿主总线,连接多CPU、cache、主存、北桥;64位数据线、32位数据线、同步定时总线;PCI总线：与处理器无关的高速外围总线,连接高速的PCI设备,32/64位数据线、32位地址线、同步定时、集中仲裁、猝发传送;LAGACY总线：遗留总线,可以是ISA、EISA、MCA等传统总线,连接中、低速设备,保护用户以前的投资;桥的分类：HOST桥北桥、PCI/LAGACY桥南桥、PCI/PCI桥;桥的作用：1连接两条总线,使彼此相互通信；2总线转换部件,可以把一条总线上的地址空间映射到另一条总线的地址空间上,从而使系统中任意一个总线上的主设备都能看到同样的一份地址表；3信号缓冲、电平转换、控制逻辑转换等;第八章输入输出系统1、基本概念;DMA周期挪用：也称周期窃取,当CPU响应DMA请求、初始化DMA 控制器之后,I/O设备去做准备,DMA控制器并不立即获得总线控制权,CPU继续获得总线控制权;I/O设备每准备好发送/接收一个数据后,由DMA控制器向CPU申请获得一个总线周期的控制权,传输一个字数据,然后释放总线控制权交给CPU,I/O设备继续准备;在整个DMA数据传送过程中,CPU和DMA控制器交替控制总线,可以充分发挥CPU和内存的效率,是DMA广泛采用的方式;通道：通道是一个特殊功能的处理器基于微处理器CPU、单片机实现的,它有自己的指令和程序通道指令、通道程序专门负责数据输入/输出的传输控制,而CPU将“传输控制”的功能下放给通道后只负责“数据处理”功能;CPU和通道分时使用系统总线和存储器,实现了CPU内部运算与I/O设备的并行工作;外围处理机方式PPU：PPU基本上是独立于主机工作的,它有自己的指令系统,完成算术/逻辑运算,读/写主存储器,与外设交换信息等;PPU的结构更接近一台计算机、或者就是一台通用计算机,一般称为前置机;在一些大型高效率的计算机系统中,可以设置多台PPU,分别承担I/O控制、通信、维护诊断等任务;2、多级中断处理过程;1中断请求获取CPU在一条指令执行完毕后,即转入公操作,查询是否有中断请求;2决定是否响应中断请求优先级排队：中断优先级排队电路决定是否响应该级中断请求;寻找中断源：中断响应,沿着指定优先级的菊花链,寻找中断源,并获取中断向量;3中断周期断点地址进入堆栈；状态寄存器进入堆栈；关中断,即修改中断屏蔽寄存器IM本级及以下的中断请求不予响应,开放本级以上的中断请求；形成中断服务子程序入口地址,改变PC;4中断处理：保护现场；中断处理设备服务；恢复现场；开中断,即修改中断屏蔽寄存器IM；中断返回,即状态寄存器、断点地址从堆栈中出栈,断点地址送PC;3、Pentium采用向量中断法,中断源、中断向量表、中断服务子程序入口地址的形成过程;指令给出：如软件中断指令INT n 中的n即为中断向量号;接口提供：可屏蔽中断是CPU接收外部中断控制器由数据总线送来的中断向量号；非屏蔽中断的向量号是固定的;CPU自动指定：识别错误、故障现象、中断产生条件自动在CPU内部形成;3将256个中断源的中断服务子程序入口地址集中保存在00000H-003FFH的1K区域中,称为中断向量表IVT;1获取中断向量号N；2根据N,查中断向量表IVT；34N+1,4N→IP、4N+3,4N+2→CS；4中断服务子程序入口地址为：24CS+IP;4、DMA基本操作过程;1外围设备发出DMA请求；2CPU在指令执行公操作期间,查询是否有DMA请求,决定是否响应设备的DMA请求；若响应请求,把CPU工作改成DMA操作方式,CPU初始化DMA控制器内存起始地址、字个数, DMA控制器从CPU接管总线控制权；3DMA控制器负责执行一个个数据传送操作；修改内存地址指针、计数；数据块传送结束时以中断方式向CPU报告；4CPU响应DMA传送结束的中断请求,善后处理,收回总线控制权,一次DMA传送操作结束;5、通道的功能;1CPU执行I/O指令,通道接收来自CPU输出的地址信息、控制信息,按指令要求与指定的外围设备进行通信;2从内存选取属于指定设备的通道程序,逐条执行通道指令,向设备控制器发送各种命令;3组织外围设备与CPU、内存之间进行数据传送,并根据需要提供数据缓存的空间,以及提供数据存入内存的地址和传送的数据量;4从外围设备得到设备的状态信息,形成并保存通道本身的状态信息,根据要求将这些状态信息传送给CPU;5将外围设备的中断请求和通道本身的中断请求,按次序及时报告CPU;第十一章并行体系结构1、基本概念并行性：并行性是指计算机系统具有可以同时进行运算或者操作的特性,它包括同时性与并发性两种含义；同时性是指两个或两个以上的事件在同一时刻发生；并发性是指两个或两个以上的事件在同一时间间隔发生如分时交替执行、重叠执行等;VLIW处理机：由编译程序在编译时找出指令间潜在的并行性,进行适当调度安排,把多个能并行执行的操作组合在一起,成为一条具有多个操作段的超长指令;由这条超长指令去控制VLIW处理机中多个互相独立工作的功能部件,每个操作段控制一个功能部件,相当于同时执行多条指令;超线程处理机：多个线程同时运行,并通过适当的管理调度策略,建立来自多线程的、已优化的尽量避免无关问题的多指令流;在一个时钟周期内,流水处理机可以同时处理来自多指令流的指令、可有效解决相关问题,称为同时多线程结构,即超线程技术; 向量处理机：采用流水线技术实现向量处理,向量的分量源源不断地进入流水线,各个分量的处理时间重叠,整体上提高向量的处理速度;每个时钟周期向流水线发射一组分量,流水线满载以后,每个时钟周期输出一组分量的运算结果;机群系统：机群系统是由一组完整的计算机指离开机群系统仍能独立运行自己任务,一般称为节点通过高性能的网络或局域网互连而成的系统;它作为一个统一的计算资源一起工作,并能产生一台计算机的印象;2、SMP的特点1有两个及以上功能相似、或相同的处理机；2这些处理机共享同一主存和I/O设施,以总线或者其它内部连接机制互连在一起；这样,存储器存取时间对每个处理机都是大致相同的；3所有处理机对I/O设备的访问,或通过同一通道,或通过提供到同一设备路径的不同通道；4所有处理机能完成同样的功能；5系统被一个集中式操作系统OS控制;OS提供各处理机及其程序之间的作业级、任务级和数据元素级的交互;OS跨越所有处理机来调度进程和线程、以及处理机间的同步,使得多个处理机的存在对用户是透明的,感觉就是一个处理机;。
计算机组成原理
计算机组成原理一、选择1、数的大小2、存储单元存储单元一般应具有存储数据和读写数据的功能，一般以8位二进制作为一个存储单元，也就是一个字节。
每个单元有一个地址，是一个整数编码可以表示为二进制整数。
程序中的变量与主存储器的存储单元相对应。
变量的名字对应存储单元的地址，变量的内容对应单元所存储的数据。
3、冯.诺依曼体系结构以二进制的形式将程序存放到存储器中，控制器依据存储器的程序来控制全机协调地完成计算任务。
存储程序并按地址顺序执行，这就是冯诺依曼型计算机的体系结构，该结构由运算器、控制器、存储器、输入设备、输出设备组成。
4、寻址范围存储器的容量=存储字长*存储单位5、CPU模型中各器件的功能控制器：（1）从指令cache中取出一条指令，并指出下一条指令在指令cache中的位置。
（2）对指令进行译码或测试，并产生相应的操作和控制信号，以便启动规定的动作。
（3）指挥并控制CPU、数据cache和输入/输出设备之间数据流动的方向。
运算器：（1）执行所有的算术运算。
（2）执行所有的逻辑运算，并进行逻辑测试。
存储器：（1）数据缓冲寄存器（DR）①作为ALU运算结果和通用存储器之间信息传送中时间上的缓冲。
②补偿CPU和内存、外围设备之间在操作速度上的差别。
（2）指令寄存器（IR）用来保存当前正在执行的一条指令。
（3）程序计数器（PC）保证程序能够连续地执行下去。
（4）数据地址寄存器（AR）用来保存当前CPU所访问的数据cache存储器中（简称数存）单元的地址。
（5）通用寄存器(R0__R3)通用寄存器共4个，当算术逻辑单元（ALU）执行算数或逻辑运算时，为ALU提供一个工作区。
（6）状态字寄存器（PSW）保存由算数指令和逻辑指令运算或测试结果建立的各种条件代码。
6、指令的分类数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、字符串处理指令、特权指令、其他指令7、指令周期的含义指令周期是指取出一条指令并执行这条指令的时间。
计算机组成原理复习要点及答案
计算机组成原理课程复习要点1、总线、时钟周期、机器周期、机器字长、存储字长、存储容量、立即寻址、直接寻址、ＭＤR、MＡＲ等基本概念。
总线：连接多个部件的信息传输线，是各个部件共享的传输介质。
在某一时刻，只允许有一个部件向总线发送信息，而多个部件可以同时从总线上接收相同的消息。
分为片内总线,系统总线和通信总线。
时钟周期:也称为振荡周期，定义为时钟频率的倒数。
时钟周期是计算机中最基本的、最小的时间单位。
在一个时钟周期内，CＰU仅完成一个最基本的动作。
机器周期：完成一个基本操作所需要的时间称为机器周期。
一般情况下，一个机器周期由若干个S周期（状态周期)组成存储容量：存储容量是指存储器可以容纳的二进制信息量，用存储器中存储地址寄存器ＭAR的编址数与存储字位数的乘积表示。
即:存储容量 = 存储单元个数＊存储字长立即寻址：立即寻址的特点是操作数本身设在指令字内，即形式地址A不是操作数的地址,而是操作数本身，又称之为立即数。
数据是采用补码的形式存放的把“＃”号放在立即数前面,以表示该寻址方式为立即寻址。
直接寻址:在指令格式的地址字段中直接指出操作数在内存的地址ID。
在指令执行阶段对主存只访问一次。
计算机系统：由计算机硬件系统和软件系统组成的综合体。
计算机硬件：指计算机中的电子线路和物理装置。
计算机软件:计算机运行所需的程序及相关资料。
主机:是计算机硬件的主体部分,由CＰU和主存储器ＭM合成为主机。
CＰＵ：中央处理器，是计算机硬件的核心部件,由运算器和控制器组成;（早期的运算器和控制器不在同一芯片上,现在的ＣPU内除含有运算器和控制器外还集成了CACHE）。
主存:计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器,可随机存取;由存储体、各种逻辑部件及控制电路组成。
存储单元:可存放一个机器字并具有特定存储地址的存储单位。
存储元件:存储一位二进制信息的物理元件,是存储器中最小的存储单位，又叫存储基元或存储元,不能单独存取。
关于寻址范围解答
关于寻址范围解答 Revised as of 23 November 2020设有一个1MB容量的存储器，字长32位，问：按字节编址，字编址的寻址范围以及各自的寻址范围大小如果按字节编址，则?1MB = 2^20B1字节=1B=8bit2^20B/1B = 2^20地址范围为0~(2^20)-1,也就是说需要二十根地址线才能完成对1MB空间的编码，所以地址寄存器为20位,寻址范围大小为2^20=1M如果按字（这里所讲的字就是一个存储字长32位，不是“一个字不是等于两个字节”）编址，则1MB=2^20B1字=32bit=4B2^20B/4B = 2^18地址范围为0~2^18-1，也就是说我们至少要用18根地址线才能完成对1MB空间的编码。
因此按字编址的寻址范围是2^18以上题目注意几点：1.区分寻址空间与寻址范围两个不同的概念，寻址范围仅仅是一个数字范围，不带有单位而寻址范围的大小很明显是一个数，指寻址区间的大小而寻址空间指能够寻址最大容量，单位一般用MB、B来表示；本题中寻址范围为0~(2^20)-1,寻址空间为1MB。
2.按字节寻址，指的是存储空间的最小编址单位是字节，按字编址，是指存储空间的最小编址单位是字，以上题为例，总的存储器容量是一定的，按字编址和按字节编址所需要的编码数量是不同的，按字编址由于编址单位比较大（1字=32bit=4B），从而编码较少，而按字节编址由于编码单位较小（1字节=1B=8bit），从而编码较多。
3.区别M和MB。
M为数量单位。
1024=1K，1024K=1MMB指容量大小。
1024B=1KB，1024KB=1MB.《知识点解析》一、什么叫寻址空间寻址空间一般指的是CPU对于内存寻址的能力。
通俗地说，就是能最多用到多少内存的一个问题。
数据在存储器(RAM)中存放是有规律的，CPU在运算的时候需要把数据提取出来就需要知道数据在那里，这时候就需要挨家挨户的找，这就叫做寻址，但如果地址太多超出了CPU的能力范围，CPU就无法找到数据了。
计算机背诵资料第一章
第一章计算机基础知识电子计算机奠基人：英国科学家艾兰·图灵和美籍匈牙利科学家冯·诺依曼。
图灵在1936年提出了图灵机的理论模型，发展了可计算性理论。
冯·诺依曼首先提出了在电子计算机中储存程序的概念，从而确立了现代计算机的基本结构——冯·诺依曼结构（即电子计算机由控制器、运算器、储存器、输入和输出等5部分组成）。
美国宾夕法尼亚大学教授莫奇莱和学生埃克特在1946年退出了世界首台电子计算机——ENIAC。
电子器件：计算机时代划分标志。
计算机已经经历了电子管、晶体管、集成电路、超大规模集成电路四代。
计算机的性能指标：运算速度、储存容量、功能强弱、规模大小以及软件系统的配置程度。
一般将计算机分为巨型计算机、大型机、中型机、小型机、微型机等类型。
现在计算机主要朝着巨型化、微型化、网络化、智能化方面发展。
微机:它是随着集成电路集成度不断提高和位处理器的出现而产生的。
它是由美的设想，弗金于1971年11月实现，构成了CPU（中央处理器）即四位微处理器Intel4004。
CPU人们又习惯称为微处理器。
微机的升级换代一般都是按CPU的集成度来划分的。
微机的主要技术指标就是：字节、主频、运算速度、内存容量等。
字节即运算器能并行处理的二进制数的位数。
运算速度不仅与主频有关，而且还取决于指令执行周期，也常用单位时间内执行多少条指令来表示。
内存容量表示计算机储存信息的能力，由当时的1MB发展到现在的512MB。
科学计算（最早的应用领域）：也称数值计算，主要涉及复杂的数学问题。
例如：宇宙火箭、人造卫星、宇宙飞船的研究和发射。
信息处理（最广泛的应用领域）：信息处理也称数据处理或事务处理。
它不涉及复杂的数学问题，只是处理的数据量大、实践性强。
例如：人事管理、生产管理、库存管理、金融业务处理、财务处理、电子商务、情报信息检索、图书资料以及报表统计等。
自动控制：也称过程控制、实时控制，是指不需要人工干预的控制。
微机原理与接口技术总结
第一章微型计算机基础1、几个关键字：时钟频率、字长、寻址范围、地址总线、数据总线2、冯诺依曼结构中微型计算机的四大组成部分：CPU、内存、I/O接口、系统总线3、微处理器（CPU）包含：运算器（ALU）：算数逻辑运算控制器（CU）：指令译码，根据指令要求发挥出相应控制信息寄存器（Registers）：存放数据4、存储单元是存放信息(程序和数据)的最小单位，用地址标识。
单位：位、字节、字5、三总线：地址总线（AB）：输出将要访问的内存单元或I/O端口的地址数据总线（DB）：数据线的多少决定了一次能够传送数据的位数控制总线（CB）：协调系统中各部件的操作，决定系统总线的特点6、“裸机”指未装备任何软件的计算机所有物理装备的集合=硬件系统=裸机：CPU、I/O接口电路和半导体存储器（ROM和RAM）7、字长是指计算机内部一次可以处理的二进制数码的位数8、时钟周期<总线周期<指令周期9、任意进位制数→十进制数：按位权展开十进制数→任意进位制数：辗转相除第二章8086/8088微处理器1、8086 CPU有两个独立逻辑部件组成（内部功能结构）：总线接口部件（BIU）：与内存或I/O端口传送指令或数据、产生20位的物理地址指令执行部件（EU）：负责执行指令2、BIU负责取指令，EU负责执行指令，重叠执行大大减少了等待指令所需的时间，提高了CPU的利用率和整个系统的执行速度3、段寄存器：代码CS、数据DS、堆栈SS、附加ES通用寄存器：数据寄存器：AX、BX、CX、DX变址寄存器：源DI、目的SI指针寄存器：基址BP、栈SP标志寄存器：FLAGS指令指针寄存器：IP4、8086 CPU通过CS寄存器和IP寄存器能准确找到指令代码5、8086/8088段寄存器的功能是用于存放段起始地址及计算物理地址6、指针寄存器和变址寄存器：只能按16位存取。
7、可以用于寄存器间接寻址、基址变址等寻址方式的寄存器有BX、BP、SI、DI。
地址总线,字长,内存容量,寻址范围 之间的计算
处理机字长是指处理机能同时处理（或运算）的位数，即同时处理多少位（bit）数据。
比如Intel Pentium 4处理器字长为32位，它能同时处理32位的数据，也即它的数据总线为32位。
以前的处理器比如8086，则为16位处理器，现在新兴的64位处理器，它的数据吞吐能力更强，即能同时对64位数据进行运算。
处理器的字长越大，说明它的运算能力越强。
如果讲处理器的寻址范围，则要看处理器的地址总线的位数，而不是它的字长！这个要明白！比如Intel Pentium 4处理器的数据总线为32位，地址总线也是32位。
8086的数据总线为16位，地址总线为20位。
新兴的64位处理器的数据总线为64位，地址总线大部分是32位。
这个清楚之后，再看地址总线与寻址范围的关系。
存储单元是以字节（byte）为单位，N根地址总线能访问2的N次方个存储单元。
于是有32位地址总线可以访问2的32次方个存储单元，即4GB。
8086处理器字长是16位，它的地址总线是20位，所以能访问2的20次方个存储单元，即1MB。
另外一点需要注意的就是，如果有些题目说：按“字”寻址，就说明是存储单元大小为字长的位数，按“字节”寻址，说明存储单元式字节的大小（个人理解，没有考证）下面通过举几个例子，来说明这些关系1、某计算机字长32位，存储容量8MB。
按字编址，其寻址范围为(0～2M-1) 计算步骤：8MB 字节=8*1024*1024*8位。
所以8MB/32位=2M.2、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（0-2M-1）计算步骤：若按半字就是16位了 4MB=4*1024*1024*8位，所以4MB/16 = 2M；3、字长为32位.存储器容量为64KB.按字编址的寻址范围是多少计算步骤：64K字节=64＊1024＊8位. 所以64KB/32位=(64＊1024＊8)/32=16＊1024=16K 故寻址范围为: 0-16K-14、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是什么？解释：容量1M=2*1024*1024 位一个字长是32 位所以，寻址范围是二者相除=256K5、对于存储器的容量扩展，有位扩展，字扩展，字位扩展三种形式。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
地址总线，字长，内存容量，寻址范围之间的计算
处理机字长是指处理机能同时处理（或运算）的位数，即同时处理多少位（bit）数据。
比如Intel Pentium 4处理器字长为32位，它能同时处理32位的数据，也即它的数据总线为32位。
以前的处理器比如8086，则为16位处理器，现在新兴的64位处理器，它的数据吞吐能力更强，即能同时对64位数据进行运算。
处理器的字长越大，说明它的运算能力越强。
如果讲处理器的寻址范围，则要看处理器的地址总线的位数，而不是它的字长！这个要明白！比如Intel Pentium 4处理器的数据总线为32位，地址总线也是32位。
8086的数据总线为16位，地址总线为20位。
新兴的64位处理器的数据总线为64位，地址总线大部分是32位。
这个清楚之后，再看地址总线与寻址范围的关系。
存储单元是以字节（byte）为单位，N根地址总线能访问2的N次方个存储单元。
于是有32位地址总线可以访问2的32次方个存储单元，即4GB。
8086处理器字长是16位，它的地址总线是20位，所以能访问2的20次方个存储单元，即1MB。
另外一点需要注意的就是，如果有些题目说：按“字”寻址，就说明是存储单元大小为字长的位数，按“字节”寻址，说明存储单元式字节的大小（个人理解，没有考证）
下面通过举几个例子，来说明这些关系
1、某计算机字长32位，存储容量8MB。
按字编址，其寻址范围为(0～2M-1) 计算步骤：8MB字节=8*1024*1024*8位。
所以8MB/32位=2M.
2、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（0-2M-1）计算步骤：若按半字就是16位了4MB=4*1024*1024*8位，所以4MB/16 = 2M；
3、字长为32位.存储器容量为64KB.按字编址的寻址范围是多少计算步骤：64K字节=64＊1024＊8位. 所以64KB/32位=(64＊1024＊8)/32=16＊1024=16K 故寻址范围为: 0-16K-1
4、某机字长32位，存储容量1MB，若按字编址，它的寻址范围是什么？
解释：容量1M=2*1024*1024 位一个字长是32 位
所以，寻址范围是二者相除=256K
5、对于存储器的容量扩展，有位扩展，字扩展，字位扩展三种形式。
对于字位扩展，一个存储器的容量为M*N位，若使用L*K位存储器芯片，那么，这个存储器共需(M*N)/(L*K)个存储器芯片。
下面分析一下字位扩展的习题：设有一个具有14位地址和8位字长的存储器，问该存储器容量有多大？如果存储器由1K*1静态存储器组成，需多少芯片？多少位地址作芯片选择？
分析：位扩展指的是用多个存储器对字长进行扩充。
本题中所用的存储器芯片字长是1位，要扩展到8位，就得用8片。
原题中说，“存储器由1K*1静态存储器组成”，其中，1K 指的是存储单元个数，它决定地址的位数，因为2的10次方是1K，所以它用10根地址线，4位地址线用来作芯片选择。
字扩展指的是增加存储器中字的数量。
解：该存储器的地址线有14位,它的可寻址范围是:2^14=2^4*2^10=16K,因为它是8位字长,所以可存储16K个字节的信息,即16K*8位；所需芯片总数为(16K*8)/(1K*1)=16*8=128个芯片; 芯片选择线为14－10=4。