实验七-8421码检测电路

实验七8421码检测电路的设计

姓名：张跃佳

班级：电自2班

学号：

实验时间：2015.12.24

【实验目的】

1.了解检测电路的工作原理

2.进一步掌握同步时序逻辑电路的设计方法

【实验仪器及器件】

1.实验箱、万用表、示波器

2.74LS73、74LS74、74LS00、74LS20、74LS197

【实验原理】

本实验要求设计一个8421BCD码（串行输入）检测电路。此电路是用来检测串行的8421码传输过程中是否发生错误。假定8421BCD码传送过程中是由低到高串行送数，例如十进制2（代码为0010）是按0、1、0、0次序传送的。如果在传送过程中代码发生错误，出现非法数码（不在0000到1001之间的代码）则检测电路发生一脉冲信号。

实验所用触发器为JK触发器，要求自己设计、自己安装和测试。

设计提示

本实验的设计关键是建立原始状态图和状态表。根据要求8421BCD码是由低位到高位传送，该电路每四个码元检测一次，当电路收到第四个码元时，若判断是非法码，则输出为1，否则输出为0.可见此电路为米里时序电路。

设检测电路初始状态为S

，当电路接收第一个码元后，根据输入是0还是1，

将分别转到两个不同的新状态S

1和S

2

，从S

1

或S

2

出发，接收到第二个码元后，

又根据是0还是1，又转到两个不同的新状态，类推到接收到的第三、四码元后电路执行统一的动作。在接收到第四个码元后，根据接收的代码判断是否是非法码而确定其输出是否为1，并且电路回到初始状态S

，准备接受新的一组码组。

根据上面的分析很容易做出原始状态和状态表了。这样做出的元素状态表有15个状态，经过化简后只剩下6个状态。化简后的状态如表（一）。由简化状态表，根据状态分配原则，可得许多分配方案，其中一种分配方案如表（二），得到的结果是：

⎪⎪⎩⎪⎪⎨⎧=====

=131312,23221,21K Q J Q X K Q Q J Q X K Q J

13Q XQ F =

表（一）简化状态表

X

S 0

1

A B/0 B/0

B C/0 D/0

C E/0 F/0

D F/0 F/0

E A/0 A/0

F A/0 A/1

表（二）分配方案的一种

Q 2Q 1

Q 3 00

01 11 10

0 A D C B

1 F E X X

【实验内容】

本检测电路是同步时序电路。同步时序电路的特点是时钟脉冲同时送到各触发器的CP 端。时钟脉冲CP 与数据X 的关系应如图（一）所示。即出现的数据X 稳定后，才允许检测时钟的出现，且时钟作用期间不允许数据变化。

如图（二）为本实验框图。本电路为米里时序电路，其输出F取决于电路的现态和数据的即时输入。这种输出有时是会出错的。如图（一）数据输入

(0111)

2=(7)

10

是合法码，如果我们把图（一）与表（一）结合起来看：1CP后，

电路从A态变成B态，输出0；2CP后变成D态，输出为0；3CP后变成F态，这时由于图（一）中的X=1还没改变，图中阴影部分的时间内将有F=1输出，直至X=0；4CP后电路回到A态。显然，这次F=1的输出是有错误的，只有在4CP的有效边沿时，F输出才保证正确。为防止这种错误输出，图（二）中我们把最后输出采用了触发器锁存后再输出F`。只有当4CP的下降沿到达前的瞬间，电路处于F态。当然，也可用CP去选通F后输出，以防出错。

静态测试：可将输入X连接到逻辑模拟开关，CP连接到实验箱手动单步脉

冲。输入码组相应从初始状态(A)开始，如按表（二）分配方案，则Q

3Q

2

Q

1

=000。

例如，输入非法码(1010)

2=(10)

10

。数据按0101顺序输入，连接X的模拟开关的

位置变化为：0→1→0→1，X每一改变输入一个脉冲。电路的状态转换为：A→B

→D→F→A，即Q

3Q

2

Q

1

状态变化为：000→010→001→100→000.

按上述方法，输入不同的码组，检测电路是否正常工作。

动态测试：将74LS197的Q

C 与X连接，时钟脉冲由CP

A

输入，Q

A

连接CP

B

，

由Q

A 、Q

B

、Q

C

和Q

D

输出时十六进制计数器。观察CP、F`和Q

C

波形。仿真图：

实验结果：