数字钟设计实验报告
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
3 3
正和时校正功能,因此,应截断直接计数通路,并采用正常计时信号与校正信号可 以随时切换的电路接入其中。
整点报时
整点报时通过蜂鸣器和电阻完成。将蜂鸣器的一段接地，另一点接在小时部分来 的的脉冲信号段。这样小时处有进位时，蜂鸣器就有一个信号，响一次。 我发 现这个整点报时有很多不足之处，74161 利用不够充分。
电路设计 晶振电路
体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号,可保证数 字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了 晶体振荡器电路。,这个电路中,CMOS 非门 U1与晶体,电容和电阻构成晶体振荡 器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的 方波.输出反馈电 阻 R1为非门提供偏置,使电路工作于放大区域,即非门的功能 近似于一个高增益的反相放大器.电容 C1,C2与晶体构成一个谐振型网络,完成对 振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网
课程设计
实验题目：数字时钟的设计 实验内容
1.设计一个 24 小时制的数字时钟。 2.基本要求：计时、显示精度到秒；有校时功能，采用中小规模集 成电路设计。 3.扩展功能：有整点报时功能。
设计方案
1、主体由计数器级联构成，由秒信号发生器提供信号脉冲；秒和分为两个 74161 级联成 60 进制计数器，时部分由 74161 构成 24 进制计数器； 2、 秒信号 CD4060 和晶体振荡器经分频获得。这样可以减小一些抖动。 3、 整点报时由蜂鸣器和电阻构成。
基本实验原理
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电由于计数的起始时间不 可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的 1HZ 时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟。由 振荡器、分频器、计数器、译码器及显示器等几部分构成，其中振荡器构成秒信 号发生器，计数器、译码器和显示器组成即时显示系统。秒信号送进计数器进行 计数，并把计数累计结果以“时”、“分”、“秒”的形式显示出来。“秒”、“分” 分的显示分别由两级计数器和译码器、七段数码管组成的六十进制计数电路来实 现；“时”的显示由两级计数器和显示器构成的 24 进制计数电路来实现。仿造电 子表整体电路的调节集成四个开关调节。
知识的学习，搭建出更加简洁的电路。
Biblioteka Baidu4 4
译码驱动电路
译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态,并且 为保证数码管正常工作提供足够的工作电流.
校时电路
校时电路由计数器和数据选择器构成。用开关的关断来对计数器计数，当开关在 工作挡的时候，时钟正常工作。当开关打到校时挡时，蜂鸣器发出响声，此时可 以校时、小时开关分别分为，小时，分和秒。当重新接通电源或走时出现误差时 都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后 再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输 入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正，秒校
2 2
络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性；从而保证了 输出频率的稳定和准确.
分频器电路
分频器电路将32768Hz 的高频方波信号经32768()次分频后得到1Hz 的方波信号 供秒计数器进行计数.分频器实际上也就是计数器.数字钟的晶体振荡器输出频率 较高,为了得到1Hz 的秒信号输入,需要对振荡器的输出信号进行分频.通常实现 分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz 的振荡信号分频为1HZ 的分频倍数为32768(215),即实现该分频功能的计数器相 当 于 15 极 2 进 制 计 数 器 . 常 用 的 2 进 制 计 数 器 有 74HC393 等 . 本 实 验 中 采 用 CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高,而 且 CD4060还包含振荡电路所需的非门,使用更为方便.CD4060计数为14级2进 制计数器,可以将32768HZ 的信号分频为2HZ,CD4060的时钟输入端两个串接的 非门,因此可以直接实现振荡和分频的功能.
总结
经试验测试的该电路实现了计时、显示精度到秒、校时功能，整点报时，但电路 仍有许多不足之处和需要改进之处，已经在分析各单元电路时进行了详细的分 析。
实验心得体会
.在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片 的工作原理和其具体的使用方法.先用数电理论知识设计一个理论上可行的计数 电路，其实在此之前就已经设计过了这次只是改一下进位，让思路更明显些。仿 真时才发现理论有时和仿真是两码事，比如用74161设计六十进制计数器时，中 间要加反相器，仿真时就不用加，实在想不通咋回事。设计时除了会用用中规模 集成电路之外，还需学会用组合电路搭配出自己想要的电路。比如说对“十”、 “分”的选择调节，许多资料说用三个开关，通过计数器和数据选择器可以实现 两个开关像电子表那样的调节。对于整点报时电路。通过这实验可以感到除了对 理论掌握之外对软件的学习是非常重要的，比如要是不会用总线就会扯很多线， 电路就很复杂；如果把电路放在一个页内的，电路就会启动很慢，放在多页中建 成子电路可以是层次模块更加明显。由于以前对软件不熟悉，仿真走了许多弯路， 其实数字钟还有很多扩展功能，如秒表，倒计时，十二和二十四制转换，星期， 显示日期时间等。通过这次仿真设计感到自己学习的还不够，虽然能设计出来但 有些设计的电路很复杂，也许在实物制造方面是不可取的，以后更要加强对理论
正和时校正功能,因此,应截断直接计数通路,并采用正常计时信号与校正信号可 以随时切换的电路接入其中。
整点报时
整点报时通过蜂鸣器和电阻完成。将蜂鸣器的一段接地，另一点接在小时部分来 的的脉冲信号段。这样小时处有进位时，蜂鸣器就有一个信号，响一次。 我发 现这个整点报时有很多不足之处，74161 利用不够充分。
电路设计 晶振电路
体振荡器电路给数字钟提供一个频率稳定准确的32768Hz 的方波信号,可保证数 字钟的走时准确及稳定.不管是指针式的电子钟还是数字显示的电子钟都使用了 晶体振荡器电路。,这个电路中,CMOS 非门 U1与晶体,电容和电阻构成晶体振荡 器电路,U2实现整形功能,将振荡器输出的近似于正弦波的波形转换为较理想的 方波.输出反馈电 阻 R1为非门提供偏置,使电路工作于放大区域,即非门的功能 近似于一个高增益的反相放大器.电容 C1,C2与晶体构成一个谐振型网络,完成对 振荡频率的控制功能,同时提供了一个180度相移,从而和非门构成一个正反馈网
课程设计
实验题目：数字时钟的设计 实验内容
1.设计一个 24 小时制的数字时钟。 2.基本要求：计时、显示精度到秒；有校时功能，采用中小规模集 成电路设计。 3.扩展功能：有整点报时功能。
设计方案
1、主体由计数器级联构成，由秒信号发生器提供信号脉冲；秒和分为两个 74161 级联成 60 进制计数器，时部分由 74161 构成 24 进制计数器； 2、 秒信号 CD4060 和晶体振荡器经分频获得。这样可以减小一些抖动。 3、 整点报时由蜂鸣器和电阻构成。
基本实验原理
数字钟实际上是一个对标准频率(1HZ)进行计数的计数电由于计数的起始时间不 可能与标准时间(如北京时间)一致,故需要在电路上加一个校时电路,同时标准的 1HZ 时间信号必须做到准确稳定.通常使用石英晶体振荡器电路构成数字钟。由 振荡器、分频器、计数器、译码器及显示器等几部分构成，其中振荡器构成秒信 号发生器，计数器、译码器和显示器组成即时显示系统。秒信号送进计数器进行 计数，并把计数累计结果以“时”、“分”、“秒”的形式显示出来。“秒”、“分” 分的显示分别由两级计数器和译码器、七段数码管组成的六十进制计数电路来实 现；“时”的显示由两级计数器和显示器构成的 24 进制计数电路来实现。仿造电 子表整体电路的调节集成四个开关调节。
知识的学习，搭建出更加简洁的电路。
Biblioteka Baidu4 4
译码驱动电路
译码驱动电路将计数器输出的8421BCD 码转换为数码管需要的逻辑状态,并且 为保证数码管正常工作提供足够的工作电流.
校时电路
校时电路由计数器和数据选择器构成。用开关的关断来对计数器计数，当开关在 工作挡的时候，时钟正常工作。当开关打到校时挡时，蜂鸣器发出响声，此时可 以校时、小时开关分别分为，小时，分和秒。当重新接通电源或走时出现误差时 都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后 再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输 入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正，秒校
2 2
络,实现了振荡器的功能.由于晶体具有较高的频率稳定性及准确性；从而保证了 输出频率的稳定和准确.
分频器电路
分频器电路将32768Hz 的高频方波信号经32768()次分频后得到1Hz 的方波信号 供秒计数器进行计数.分频器实际上也就是计数器.数字钟的晶体振荡器输出频率 较高,为了得到1Hz 的秒信号输入,需要对振荡器的输出信号进行分频.通常实现 分频器的电路是计数器电路,一般采用多级2进制计数器来实现.例如,将32768Hz 的振荡信号分频为1HZ 的分频倍数为32768(215),即实现该分频功能的计数器相 当 于 15 极 2 进 制 计 数 器 . 常 用 的 2 进 制 计 数 器 有 74HC393 等 . 本 实 验 中 采 用 CD4060来构成分频电路.CD4060在数字集成电路中可实现的分频次数最高,而 且 CD4060还包含振荡电路所需的非门,使用更为方便.CD4060计数为14级2进 制计数器,可以将32768HZ 的信号分频为2HZ,CD4060的时钟输入端两个串接的 非门,因此可以直接实现振荡和分频的功能.
总结
经试验测试的该电路实现了计时、显示精度到秒、校时功能，整点报时，但电路 仍有许多不足之处和需要改进之处，已经在分析各单元电路时进行了详细的分 析。
实验心得体会
.在此次的数字钟设计过程中,更进一步地熟悉了芯片的结构及掌握了各芯片 的工作原理和其具体的使用方法.先用数电理论知识设计一个理论上可行的计数 电路，其实在此之前就已经设计过了这次只是改一下进位，让思路更明显些。仿 真时才发现理论有时和仿真是两码事，比如用74161设计六十进制计数器时，中 间要加反相器，仿真时就不用加，实在想不通咋回事。设计时除了会用用中规模 集成电路之外，还需学会用组合电路搭配出自己想要的电路。比如说对“十”、 “分”的选择调节，许多资料说用三个开关，通过计数器和数据选择器可以实现 两个开关像电子表那样的调节。对于整点报时电路。通过这实验可以感到除了对 理论掌握之外对软件的学习是非常重要的，比如要是不会用总线就会扯很多线， 电路就很复杂；如果把电路放在一个页内的，电路就会启动很慢，放在多页中建 成子电路可以是层次模块更加明显。由于以前对软件不熟悉，仿真走了许多弯路， 其实数字钟还有很多扩展功能，如秒表，倒计时，十二和二十四制转换，星期， 显示日期时间等。通过这次仿真设计感到自己学习的还不够，虽然能设计出来但 有些设计的电路很复杂，也许在实物制造方面是不可取的，以后更要加强对理论