DSP课件 第八章 AD转换器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
28
8.3.2 ADC控制寄存器2
Bit 9 INT FLAG SEQ1. SEQ1中断标志位(向该位写1清0)
0 无中断请求
1 有中断请求 Bit 8 EVA SOC SEQ1 EVA启动SEQ1位 0 禁止EVA启动SEQ1 1 允许EVA启动SEQ1/SEQ Bit 7 EXT SOC SEQ1 外部信号启动SEQ1位 0 不起作用
8
8.1.2 连续自动排序模式
例1，在双排序模式下用SEQ1来完成7个通道的转换（按照通道 2,3,2,3,6,7,12的顺序），则MAX CONV1设为6，CHSELSEQn寄存器的 值按照下表来设置。
9
8.1.2 连续自动排序模式
ADCTRL1中连续运行位（CONT RUN）置1，排序器收 到转换触发信号SOC 转换开始, MAX CONV1的值6装入SEQ CNTRn。按CHSELSEQn顺序转换。每次转换后SEQ CNTRn 自动减1。直到SEQ CNTRn为0。其后，转换排序自动重新 开始,(MAX CONV1的值6装入SEQ CNTRn, SEQ1的通道指 针指向CONV00).用户在下一个转换序列开始之前读取结果 寄存器的值； 每次SEQ CNTRn到达0时，中断标志都被置1。 连续自动排序方式的流程图如下图示：
12
13
8.1.3 排序器的启动/停止模式
SEQ1复位和初始化后，就开始等待SOC转换触发信号的 到来。排序器接收到触发信号之后，转换就开始。 通道选择 值为CONV00(I1)、 CONV01(I2)、 CONV02(I3)的3个转换被 执行。25μs之后，第2个触发信号到来，另外3个通道选择值 为CONV03(V1)、 CONV04(V2)、 CONV05(V3)的转换开始 执行。 两种触发信号，MAX CONV1的值2都自动装入SEQ CNTR1中。如果第2个触发源要求转换的个数和第1个不同， 用户必须在第2个触发到达之前通过软件修改MAX CONV1的 值。 当SEQ1完成第2个序列的转换之后，用户可以通过软件 复位SEQ1,将排序器指针指向CONV00，重复同样的触发源1 、2的操作。 14
8.1.4 输入触发信号
输入触发信号到达时，如果排序器处于空闲状态，则 马上开始排序，如果排序器处于排序状态，则将寄存 器ADCTRL2中的SOC SEQn位置1，这时，如果又有一个 新的触发信号到达，则将会被忽略。 一旦被触发，排序器无法在中途被停止或中断。 排序器在级联方式下，SEQ1可看作是一个最多可以转 换16路通道的排序器，排序器SEQ2的触发源被忽略。
5
6
wenku.baidu.com
7
8.1.2 连续自动排序模式
适用排序器(SEQ1和SEQ2). 在该模式下， SEQ1/SEQ2一次排序可对多达8个转换通 道。转换结果依次保存到8个结果寄存器中(SEQ1为 RESULT0-7, SEQ2为RESULT8-15)。 一次排序转换的个数由MAX CONVn控制，该值在排序 转换开始时被自动装载到排序计数器状态位(SEQ CNTR3-0) 。排序器从通道CONV00开始有序地转换（ CONV01， CONV02…… ）时， SEQ CNTRn减1计数，直到SEQ CNTRn 为0。一次排序转换个数为MAX CONVn+1
21
8.3.1 ADC控制寄存器1
Bits 11–8 ACQ PS3 – ACQ PS0. 采样时间选择位 Acquisition time window – prescale bits 3–0
8.3 Register Bit Descriptions
22
8.3.1 ADC控制寄存器1
Bit 7 CPS. 转换时钟预定标 Conversion clock prescale.
1
Low priority （低级，六级）
23
8.3.1 ADC控制寄存器1
Bit 4 SEQ CASC . 级连排序器方式位Cascaded sequencer operation 0：双排序器模式 Dual-sequencer mode. 1：级连模式 Cascaded mode. Bit 3 CAL ENA.偏差校准使能位 Offset calibration enable 0 禁止校准模式 1 使能校准模式 Bit 2 BRG ENA .桥使能位 Bridge enable. 0 全参考电压接到ADC 1 参考电压的中点接到ADC Bit 1 HI/LO. 参考电压高低选择位 VREFHI/VREFLO selection 0 校准或自测试时用VREFLO作为ADC的输入 0 校准或自测试时用VREFHI作为ADC的输入 Bit 0 STEST ENA. 自测试使能位 Self-test function enable 0 禁止自测试 1允许自测试
24
8.3.2 ADC控制寄存器2
ADC Control Register 2 (ADCTRL2)
25
8.3.2 ADC控制寄存器2
Bit 15 EVB SOC SEQ. EVB 触发级联排序器使能位 (注：该位仅能在级联模式下使能.) 0 不起作用 1 允许EVB启动级联排序器 Bit 14 RST SEQ1 / STRT CAL.复位排序器1/启动校准 在禁止校准方式情况下: 0 不起作用No action 1 立即复位排序器 Immediately reset sequencer to state CONV00
27
8.3.2 ADC控制寄存器2
Bit 12 SEQ1 BSY (SEQ1忙状态位) 0 SEQ1 处于空闲状态
1 SEQ1 转换序列正在进行 Bits 11–10 INT ENA SEQ1(SEQ1 的中断方式控制位) 0 0 0 1 0 1 1 1 中断禁止 中断方式1,当中断标志位(INT FLAGSEQ1)置1时立 刻产生中断 中断方式2, 仅当中断标志位(INT FLAGSEQ1)已经被 置1时产生中断请求 保留
26
8.3.2 ADC控制寄存器2
Bit 13 SOC SEQ1.排序器1启动转换位 以下触发源可引起此位置位:软件,EVA,EVB(级连时),ADC SOC引脚
当一个触发信号到达排序器1时，有以下3种情况发生： 1: SEQ1 处于空闲状态且 SOC位为0，在判优仲裁控制下， SEQ1立刻启动,SOC被置1后自动清0; 2: SEQ1 忙但 SOC位为0，该位置1表示一个触发源请求正 被悬挂，SEQ1完成当前转换又重新开始时，该位自动清0 3: SEQ1 忙且 SOC位被置1，这时后来的触发源将被忽略 0 清除一个悬挂的中断请求 Clears a pending SOC trigger. 1 软件启动 SEQ1 Software trigger
模数转换模块（ADC）
1
8.1 概述 Features
带内置采样保持的10位ADC
10-bit ADC core with built-in Sample and Hold (S/H)
16路模拟输入通道
Sixteen analog inputs (ADCIN0 – ADCIN15).
两个独立的8级排序器,或级连为16级排序器
EVA and EVB can independently trigger SEQ1 and SEQ2, respectively.
Sample-and-hold acquisition time window has separate prescale control
4
8.1.1 工作原理
Principle of Operation
10
SEQ CNT Rn SEQ CNT Rn
SEQ CNT Rn=0?
转换结束
11
8.1.3 排序器的启动/停止模式
适用于排序器（SEQ1，SEQ2，SEQ）。 这种模式下CONT RUN必须设为0。排序器完成一个转 换序列后，排序器的指针指向当前通道，排序器指针不需 要指向CONV00就可以被重新触发。 例2，排序器工作在启动/停止模式下,用触发信号1(定时 器下溢)启动3个自动转换(I1,I2,I3),用触发信号2(定时器周期 匹配)启动3个自动转换(V1,V2,V3).这两个触发信号的时间 间隔是25μs，EVA设置。 在这种情况下只有SEQ1被用到。 MAX CONV1的值设 为2，ADC输入通道选择排序控制寄存器(CHSELSEQn)的 设置如下表所示：
灵活的中断控制,允许每一个或每隔一个序列结束 产生中断Flexible interrupt control 排序器可工作在启/停方式
Sequencer can operate in start/stop mode
3
8.1概述Features
EVA和EVB可独立触发SEQ1和SEQ2 采样和保持时间窗口有独立的预定标控制
15
8.1.5 排序转换中的中断操作
排序器有两种产生中断方式，由ADCTRL2中断模式控 制位来决定。 例：对两个序列(1序列为X1,X2，2序列为Y1,Y2,Y3) 转换,在中断模式1下，转换步骤如下： 1 排序器设置MAX CONVn=1来转换X1和X2, 2 在中断服务子程序“a”中，通过软件将MAX CONVn=2 ，以转换Y1,Y2和Y3 3 在中断服务子程序“b”中，完成以下操作 • MAX CONVn再改为1，以转换X1和X2 • 从ADC结果寄存器中读取X1,X2 和Y1,Y2,Y3 • 排序器被复位 4 重复第2步和第3步。
20
8.3.1 ADC控制寄存器1
Bit 14 RESET. ADC 模块软件复位 0 1 不起作用 复位ADC模块，所有寄存器和排序器指针都复位到初始状态
Bits 13, 12 SOFT and FREE：当有仿真悬挂时ADC模块的相应方式位 Soft Free 0 1 X 0 0 1 一旦仿真悬挂立刻停止转换 完成当前转换后停止转换 不管仿真悬挂继续转换
注：ADC转换X1,X2 ,X3或Y1,Y2,Y3后都置位中断请求标志, 但只有转换Y1,Y2,Y3之后才产生中断。
17
8.1.5 排序转换中的中断操作
18
8.2 ADC时钟定标
ADC Clock Prescaler
19
8.3 ADC寄存器 Register Bit Descriptions
8.3.1 ADC控制寄存器1 ADC Control Register 1(ADCTRL1)
16个结果寄存器
Sixteen result registers (RESULT0 – RESULT15)
2
8.1概述Features
多触发源启动ADC
Multiple trigger sources for start-of-conversion (SOC) sequence Software， EVA， EVB， External
注：每次SEQ CONTRn到0时，中断标志位被置1，且中断被识别
16
8.1.5 排序转换中的中断操作
在中断模式2下，第1序列和第2序列的采样个数均 为3个，转换步骤如下： 1 排序器置MAX CONVn=2; 2 触发源1启动转换X1,X2,X3; 3 触发源2启动转换Y1,Y2,Y3; 4在中断服务子程序“b” 中完成以下操作: (1) 从ADC结果寄存器中读取X1,X2 ,X3和 Y1,Y2,Y3 (2)排序器被复位 5 重复第2-4步
0 Fclk = CLK/1 1 Fclk = CLK/2 Bit 6 CONT RUN. 连续转换位Continuous run 0 排序器工作在启动/停止方式 1 排序器工作在连续转换方式 Bit 5 INT PRI. ADC中断请求优先级ADC interrupt request priority 0 High priority （高级，一级）
Two independent 8-state sequencers (SEQ1 and SEQ2) or cascaded into one large 16-state sequencer (SEQ)
4个排序控制寄存器
Four Sequencing Control Registers (CHSELSEQn)
8.3.2 ADC控制寄存器2
Bit 9 INT FLAG SEQ1. SEQ1中断标志位(向该位写1清0)
0 无中断请求
1 有中断请求 Bit 8 EVA SOC SEQ1 EVA启动SEQ1位 0 禁止EVA启动SEQ1 1 允许EVA启动SEQ1/SEQ Bit 7 EXT SOC SEQ1 外部信号启动SEQ1位 0 不起作用
8
8.1.2 连续自动排序模式
例1，在双排序模式下用SEQ1来完成7个通道的转换（按照通道 2,3,2,3,6,7,12的顺序），则MAX CONV1设为6，CHSELSEQn寄存器的 值按照下表来设置。
9
8.1.2 连续自动排序模式
ADCTRL1中连续运行位（CONT RUN）置1，排序器收 到转换触发信号SOC 转换开始, MAX CONV1的值6装入SEQ CNTRn。按CHSELSEQn顺序转换。每次转换后SEQ CNTRn 自动减1。直到SEQ CNTRn为0。其后，转换排序自动重新 开始,(MAX CONV1的值6装入SEQ CNTRn, SEQ1的通道指 针指向CONV00).用户在下一个转换序列开始之前读取结果 寄存器的值； 每次SEQ CNTRn到达0时，中断标志都被置1。 连续自动排序方式的流程图如下图示：
12
13
8.1.3 排序器的启动/停止模式
SEQ1复位和初始化后，就开始等待SOC转换触发信号的 到来。排序器接收到触发信号之后，转换就开始。 通道选择 值为CONV00(I1)、 CONV01(I2)、 CONV02(I3)的3个转换被 执行。25μs之后，第2个触发信号到来，另外3个通道选择值 为CONV03(V1)、 CONV04(V2)、 CONV05(V3)的转换开始 执行。 两种触发信号，MAX CONV1的值2都自动装入SEQ CNTR1中。如果第2个触发源要求转换的个数和第1个不同， 用户必须在第2个触发到达之前通过软件修改MAX CONV1的 值。 当SEQ1完成第2个序列的转换之后，用户可以通过软件 复位SEQ1,将排序器指针指向CONV00，重复同样的触发源1 、2的操作。 14
8.1.4 输入触发信号
输入触发信号到达时，如果排序器处于空闲状态，则 马上开始排序，如果排序器处于排序状态，则将寄存 器ADCTRL2中的SOC SEQn位置1，这时，如果又有一个 新的触发信号到达，则将会被忽略。 一旦被触发，排序器无法在中途被停止或中断。 排序器在级联方式下，SEQ1可看作是一个最多可以转 换16路通道的排序器，排序器SEQ2的触发源被忽略。
5
6
wenku.baidu.com
7
8.1.2 连续自动排序模式
适用排序器(SEQ1和SEQ2). 在该模式下， SEQ1/SEQ2一次排序可对多达8个转换通 道。转换结果依次保存到8个结果寄存器中(SEQ1为 RESULT0-7, SEQ2为RESULT8-15)。 一次排序转换的个数由MAX CONVn控制，该值在排序 转换开始时被自动装载到排序计数器状态位(SEQ CNTR3-0) 。排序器从通道CONV00开始有序地转换（ CONV01， CONV02…… ）时， SEQ CNTRn减1计数，直到SEQ CNTRn 为0。一次排序转换个数为MAX CONVn+1
21
8.3.1 ADC控制寄存器1
Bits 11–8 ACQ PS3 – ACQ PS0. 采样时间选择位 Acquisition time window – prescale bits 3–0
8.3 Register Bit Descriptions
22
8.3.1 ADC控制寄存器1
Bit 7 CPS. 转换时钟预定标 Conversion clock prescale.
1
Low priority （低级，六级）
23
8.3.1 ADC控制寄存器1
Bit 4 SEQ CASC . 级连排序器方式位Cascaded sequencer operation 0：双排序器模式 Dual-sequencer mode. 1：级连模式 Cascaded mode. Bit 3 CAL ENA.偏差校准使能位 Offset calibration enable 0 禁止校准模式 1 使能校准模式 Bit 2 BRG ENA .桥使能位 Bridge enable. 0 全参考电压接到ADC 1 参考电压的中点接到ADC Bit 1 HI/LO. 参考电压高低选择位 VREFHI/VREFLO selection 0 校准或自测试时用VREFLO作为ADC的输入 0 校准或自测试时用VREFHI作为ADC的输入 Bit 0 STEST ENA. 自测试使能位 Self-test function enable 0 禁止自测试 1允许自测试
24
8.3.2 ADC控制寄存器2
ADC Control Register 2 (ADCTRL2)
25
8.3.2 ADC控制寄存器2
Bit 15 EVB SOC SEQ. EVB 触发级联排序器使能位 (注：该位仅能在级联模式下使能.) 0 不起作用 1 允许EVB启动级联排序器 Bit 14 RST SEQ1 / STRT CAL.复位排序器1/启动校准 在禁止校准方式情况下: 0 不起作用No action 1 立即复位排序器 Immediately reset sequencer to state CONV00
27
8.3.2 ADC控制寄存器2
Bit 12 SEQ1 BSY (SEQ1忙状态位) 0 SEQ1 处于空闲状态
1 SEQ1 转换序列正在进行 Bits 11–10 INT ENA SEQ1(SEQ1 的中断方式控制位) 0 0 0 1 0 1 1 1 中断禁止 中断方式1,当中断标志位(INT FLAGSEQ1)置1时立 刻产生中断 中断方式2, 仅当中断标志位(INT FLAGSEQ1)已经被 置1时产生中断请求 保留
26
8.3.2 ADC控制寄存器2
Bit 13 SOC SEQ1.排序器1启动转换位 以下触发源可引起此位置位:软件,EVA,EVB(级连时),ADC SOC引脚
当一个触发信号到达排序器1时，有以下3种情况发生： 1: SEQ1 处于空闲状态且 SOC位为0，在判优仲裁控制下， SEQ1立刻启动,SOC被置1后自动清0; 2: SEQ1 忙但 SOC位为0，该位置1表示一个触发源请求正 被悬挂，SEQ1完成当前转换又重新开始时，该位自动清0 3: SEQ1 忙且 SOC位被置1，这时后来的触发源将被忽略 0 清除一个悬挂的中断请求 Clears a pending SOC trigger. 1 软件启动 SEQ1 Software trigger
模数转换模块（ADC）
1
8.1 概述 Features
带内置采样保持的10位ADC
10-bit ADC core with built-in Sample and Hold (S/H)
16路模拟输入通道
Sixteen analog inputs (ADCIN0 – ADCIN15).
两个独立的8级排序器,或级连为16级排序器
EVA and EVB can independently trigger SEQ1 and SEQ2, respectively.
Sample-and-hold acquisition time window has separate prescale control
4
8.1.1 工作原理
Principle of Operation
10
SEQ CNT Rn SEQ CNT Rn
SEQ CNT Rn=0?
转换结束
11
8.1.3 排序器的启动/停止模式
适用于排序器（SEQ1，SEQ2，SEQ）。 这种模式下CONT RUN必须设为0。排序器完成一个转 换序列后，排序器的指针指向当前通道，排序器指针不需 要指向CONV00就可以被重新触发。 例2，排序器工作在启动/停止模式下,用触发信号1(定时 器下溢)启动3个自动转换(I1,I2,I3),用触发信号2(定时器周期 匹配)启动3个自动转换(V1,V2,V3).这两个触发信号的时间 间隔是25μs，EVA设置。 在这种情况下只有SEQ1被用到。 MAX CONV1的值设 为2，ADC输入通道选择排序控制寄存器(CHSELSEQn)的 设置如下表所示：
灵活的中断控制,允许每一个或每隔一个序列结束 产生中断Flexible interrupt control 排序器可工作在启/停方式
Sequencer can operate in start/stop mode
3
8.1概述Features
EVA和EVB可独立触发SEQ1和SEQ2 采样和保持时间窗口有独立的预定标控制
15
8.1.5 排序转换中的中断操作
排序器有两种产生中断方式，由ADCTRL2中断模式控 制位来决定。 例：对两个序列(1序列为X1,X2，2序列为Y1,Y2,Y3) 转换,在中断模式1下，转换步骤如下： 1 排序器设置MAX CONVn=1来转换X1和X2, 2 在中断服务子程序“a”中，通过软件将MAX CONVn=2 ，以转换Y1,Y2和Y3 3 在中断服务子程序“b”中，完成以下操作 • MAX CONVn再改为1，以转换X1和X2 • 从ADC结果寄存器中读取X1,X2 和Y1,Y2,Y3 • 排序器被复位 4 重复第2步和第3步。
20
8.3.1 ADC控制寄存器1
Bit 14 RESET. ADC 模块软件复位 0 1 不起作用 复位ADC模块，所有寄存器和排序器指针都复位到初始状态
Bits 13, 12 SOFT and FREE：当有仿真悬挂时ADC模块的相应方式位 Soft Free 0 1 X 0 0 1 一旦仿真悬挂立刻停止转换 完成当前转换后停止转换 不管仿真悬挂继续转换
注：ADC转换X1,X2 ,X3或Y1,Y2,Y3后都置位中断请求标志, 但只有转换Y1,Y2,Y3之后才产生中断。
17
8.1.5 排序转换中的中断操作
18
8.2 ADC时钟定标
ADC Clock Prescaler
19
8.3 ADC寄存器 Register Bit Descriptions
8.3.1 ADC控制寄存器1 ADC Control Register 1(ADCTRL1)
16个结果寄存器
Sixteen result registers (RESULT0 – RESULT15)
2
8.1概述Features
多触发源启动ADC
Multiple trigger sources for start-of-conversion (SOC) sequence Software， EVA， EVB， External
注：每次SEQ CONTRn到0时，中断标志位被置1，且中断被识别
16
8.1.5 排序转换中的中断操作
在中断模式2下，第1序列和第2序列的采样个数均 为3个，转换步骤如下： 1 排序器置MAX CONVn=2; 2 触发源1启动转换X1,X2,X3; 3 触发源2启动转换Y1,Y2,Y3; 4在中断服务子程序“b” 中完成以下操作: (1) 从ADC结果寄存器中读取X1,X2 ,X3和 Y1,Y2,Y3 (2)排序器被复位 5 重复第2-4步
0 Fclk = CLK/1 1 Fclk = CLK/2 Bit 6 CONT RUN. 连续转换位Continuous run 0 排序器工作在启动/停止方式 1 排序器工作在连续转换方式 Bit 5 INT PRI. ADC中断请求优先级ADC interrupt request priority 0 High priority （高级，一级）
Two independent 8-state sequencers (SEQ1 and SEQ2) or cascaded into one large 16-state sequencer (SEQ)
4个排序控制寄存器
Four Sequencing Control Registers (CHSELSEQn)