第3章DSP的CPU及指令系统

Communications Ports
Multiple standard communication ports provide simple interfaces to other components 6
2017/10/28
Most C/C++ Efficient 32-bit DSP Core
7

2017/10/28
2812 DSP 总线结构
多组总线并行机制。 程序读、数据读、数据写三种情况 。 内部地址总线，三组 Address Bus： 程序读地址总线PAB (Program Address Bus)(0:21) 22根，4 MW。 数据读地址总线DRAB (Data Read Address Bus)(0:31) 32位。 数据写地址总线DWAB (Data Write Address Bus)(0:31)。 内部数据总线：三组 Data Bus： 程序读数据总线PRDB (Program Read Data Bus)(0:31)。 数据读数据总线DRDB(0:31)。 数据/程序写数据总线DWDB(0:31) 数据写入DM和PM。 外部16位数据总线Data(0:15) / 19位地址总线Address(0:18) 为单一形式 。
2017/10/28 5
TMS320F2812 / TMS320F2810
Most Powerful - Most Integrated Dual Function Digital Signal Controller High-Performance CPU (C28x
Code security
128Kw Flash + 2Kw OTP XINTF 18Kw RAM 4Kw Boot ROM Event Mgr A Event Mgr B
RMW Atomic ALU

32-bit Timers (3) 32-bit Register File

Real-Time JTAG

Fast & flexible interrupt management significantly reduce interrupt latency
Code compatible with the TMS320C24x™ DSP family
Interrupt Management
C28xTM DSP Core

C28xTM 32-bit DSP

Single-cycle 32-bit multiplier makes computationally intensive control algorithms more efficient

TM
DSP Core)

150MIPS performance Single cycle 32 x32-bit MAC (or dual 16 x16 MAC) Very Fast Interrupt Response Single cycle read-modified-write F24x/LF240x Source Code Compatible
Control Ports
McBSP CAN 2.0B SCI-UART A SCI-UART B SPI
Event Managers Ultra-Fast 12-bit ADC 12.5 MSPS throughput Dual sample&holds enable simultaneous sampling Auto Sequencer, up to 16 conversions w/o CPU
第3章 C28x DSP的CPU与指令系统
本章内容： 3.1 中央处理器 3.2 寻址方式 3.3 C28x DSP指令系统
2017/10/28
1
3.1 中央处理器
1. CPU结构
C28x DSP的中央处理器（CPU）结构包括三个部分： CPU内核、仿真逻辑单元和CPU信号 。
C28x CPU组成概念框图
4
C28x的CPU主要由总线、CPU寄存器、程序地址发 生器和控制逻辑、地址寄存器算术单元(ARAU)、算术逻 辑单元(ALU)、乘法器和移位器等逻辑部件组成，还包括 指令队列和指令译码单元、中断处理逻辑等。 ALU为32位的运算逻辑单元，主要执行算术运算和 布尔运算。在运算之前，ALU从寄存器、数据存储器或 程序控制逻辑单元接收数据，然后进行运算，最后把结果 存入寄存器或数据存储器中。 32位的乘法器，可执行32×32位的补码乘法，并产生 64位的结果。乘法器采用32位乘数寄存器(XT,)、32位乘积 寄存器(P)和32位累加器(ACC)。CPU的移位器实现对操作 数的移位操作。
Memory Bus Peripheral Bus
12-Bit ADC
Memory Control Sub-System Peripherals
Fast program execution out of both RAM and Flash memory 100-120 MIPS with Flash Acceleration Technology 150 MIPS out of RAM for time-critical code
Βιβλιοθήκη Baidu
Watchdog
GPIO
Interrupt Management
150 MIPs C28xTM 32-bit DSP 32x32-bit Multiplier 32-bit Timers (3) Real-Time JTAG 32-bit Register File RMW Atomic ALU
32x32 bit Multiplier
Three 32-bit timers support multiple control loops / time bases.
Single cycle read-modified-write in any memory location and 32-bit registers improve control algorithm efficiency Real-time JTAG debug shortens development cycle
2017/10/28 2
仿真逻辑单元的主要功能是监视和控制 CPU以及其他外设的工作情况，并实现对设备 的测试和调试功能。
CPU的信号主要包括4种： ① 存储器接口信号 ② 时钟和控制信号 ③ 复位和中断信号 ④ 仿真信号
2017/10/28
3
F281x DSP的CPU 单元结构框图
2017/10/28