计算机体系结构期末考试试题及答案

合集下载

计算机体系结构考试卷子及答案

1.某台主频为1GHz的计算机执行标准测试程序，程序中指令类型、执行数量和平均时钟周期数如下:求该计算机的有效CPI、MIPS和程序执行时间。

（10分）2.将计算机系统中某一功能的处理速度加快15倍，但该功能的处理时间仅占整个系统运行时间的40%，则采用此增强功能方法后，能使整个系统的性能提高多少？3.如果某计算机系统有3个部件可以改进，则这3个部件进改进后达到的加速比分别为：S1=30，S2=20，S3=10。

（1）如果部件1和部件2改进前的执行之间占整个系统执行的时间比例都为30%，那么，部件3改进前的执行时间占整个系统执行时间的比例为多少，才能使3个部件都改进后的整个系统的加速比Sn达到10？（2）如果3个部件改进前执行时间占整个系统执行时间的比例分别是30%，30%和20%，那么，3个部件都改进后系统的加速比是多少？未改进部件执行时间在改进后的系统执行时间中占的比例是多少？（10分）4.假设某应用程序中有4类操作，通过改进，各操作获得不同的性能提高。

具体数据如下表所示:(1）改进后，各类操作的加速比分别是多少?(2）各类操作单独改进后，程序获得的加速比分别是多少?(3）4类操作均改进后，整个程序的加速比是多少?5.一台模型机的9条指令的使用频度如下：（10分）ADD（加）：26%SHR（右移）：2%SUB（减）：17%CLL（循环左移）：5%JOM（按页转移）：11%CLA（累加器清零）：15%STO（存）：2%STP（停机）：12%JMP（转移）：10%试设计这9条指令的Huffman编码的操作码表示以及其等长扩展操作码表示，并计算这两种表示的平均操作码长度。

6.有一个“Cache-主存”存储层次。

主存共分为8个块（0～7），Cache为4个块（0～3），采用直接映像方式。

（1）对于如下主存块地址流：0、2、6、1、3、7、0、1、4、5、4、6、0、7、2，如主存中内容一开始未装入Cache，请列出每次访问后Cache中各块的分配情况；（2）对于（1），指出既发生块失效又发生块争用的时刻；（3）对于（1），求出此期间的Cache命中率。

计算机体系结构期末考试试题及答案

填空题1.从2002年以来，计算机性能年增长率下降到了约30％。

其主要原因是：①大功耗问题；②可以进一步有效地开发指令级并行性已经很少；③存储器访问速度提高缓慢。

2. 可移植性是指一个软件可以不经修改或者只需少量修改就可以由一台计算机移植到另一台计算机上运行。

实现可移植性常用方法有3种：系列机，模拟与仿真，统一高级语言。

2.通用存放器型指令集构造计算机在灵活性与提高性能方面有明显优势。

主要表达在①存放器访问速度比存储器快；②对编译器而言，能更加容易有效地分配与使用存放器；③存放器可以用来存放变量。

3.MIPS数据寻址方式只有立即数寻址与偏移量寻址。

4.向量处理机构造由所采用向量处理方式决定。

有两种典型构造；存储器-存储器型构造与存放器-存放器型构造。

5.Cache-主存层次工作由硬件实现，对系统程序员是透明。

6.降低Cache不命中率最直接方法是增加Cache容量。

不过，这种方法不但会增加本钱，而且还可能增加命中时间，这种方法在片外Cache中用得比拟多。

7.大多数磁盘阵列组成可以由以下两个特征来区分：数据穿插存放粒度、冗余数据计算方法以及在磁盘阵列中存放方式。

8.时延与带宽是用来评估互连网络性能两个根本指标。

时延包括通信时延与网络时延。

9.计算机系统可分为SISD、SIMD、MISD与MIMD四类，许多早期并行处理机是SIMD计算机，近年来，MIMD已经成为通用多处理机系统构造选择。

这是因为MIMD具有灵活性，并且MIMD能充分利用现有微处理器性价比优势。

判断题1.从计算机语言角度，系统构造把计算机系统按功能划分成多级层次构造，其中，第2级是操作系统虚拟机，第３级是汇编语言虚拟机。

〔错〕2.计算机系统中提高并行性3种途径中，资源重复是在并行性概念中引入时间因素，加快硬件周转而赢得时间。

〔错〕3.指令集构造中采用多种寻址方式可能会增加实现复杂度与使用这些寻址方式指令CPI。

〔对〕4.指令条数多，通常超过200条，是设计RISC原那么之一。

计算机组织架构考试题库及答案

计算机组织架构考试题库及答案计算机组织架构是计算机科学的一个重要分支，它研究的是计算机系统中硬件和软件的组成、结构、操作和设计方法。

以下是计算机组织架构的考试题库及答案，供您参考。

一、选择题1. 计算机组织架构主要研究的是计算机系统中硬件和软件的( )。

A. 组成B. 结构C. 操作D. 设计方法答案：A、B、C、D2. 计算机的中央处理器（CPU）主要由( )两部分组成。

A. 控制器和运算器B. 控制器和内存C. 运算器和内存D. 控制器和输入输出设备答案：A3. 下列哪种存储器是计算机的主要存储设备？( )A. 只读存储器（ROM）B. 随机访问存储器（RAM）C. 磁盘存储器D. 光盘存储器答案：B4. 计算机的指令包括操作码和( )。

A. 地址码B. 操作数C. 寄存器D. 指针答案：B5. 计算机的输入输出设备中，属于输入设备的是( )。

A. 打印机B. 鼠标C. 显示器D. 键盘答案：B、D二、填空题1. 计算机的中央处理器（CPU）主要由控制器和______两部分组成。

答案：运算器2. 计算机的存储器分为内存和外存，其中内存主要包括______和______。

答案：随机访问存储器（RAM）、只读存储器（ROM）3. 计算机的指令由操作码和______组成。

答案：操作数4. 计算机的______负责将指令译码，并控制计算机的运行。

答案：控制器5. 计算机的______用于存储正在运行的程序和数据。

答案：内存三、简答题1. 请简述计算机组织架构的主要研究内容。

答案：计算机组织架构主要研究计算机系统中硬件和软件的组成、结构、操作和设计方法，包括计算机的中央处理器（CPU）、内存、输入输出设备、指令系统等方面的设计和技术。

2. 请简述中央处理器（CPU）的主要功能。

答案：中央处理器（CPU）是计算机的核心部件，主要负责执行计算机指令、控制计算机运行、进行数据运算和处理等功能。

它主要由控制器和运算器两部分组成，通过控制器的控制，协调运算器和其他硬件设备的工作，完成对指令的执行和数据的处理。

(完整版)计算机系统结构考试题目及参考答案

一：名词解释1：虚拟机：由软件实现的机器。

2：CPI：是衡量CPU执行指令效率的重要标志，指执行每条指令所需的平均时钟周期数。

3：摩尔定律：当价格不变时，集成电路上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。

4：并发性：指两个或多个事件在同一时间间隔内发生的并行性。

5：程序局部性原理：是指程序在执行时呈现出局部性规律，即在一段时间内，整个程序的执行仅限于程序中的某一部分。

相应地，执行所访问的存储空间也局限于某个内存区域。

局部性原理又表现为：时间局部性和空间局部性。

6：CISC/RISC：CISC：即复杂指令系统计算机，指在系统中增加更多和复杂的指令，来提高操作系统效率的计算机。

RISC：即精简指令系统计算机，指在系统中选取使用一些频率最高的、长度固定的、格式种类少的简单指令的计算机。

7：计算机系统结构：指对机器语言计算机的软、硬件功能的分配和对界面的定义。

8：系列机：指先设计好一种系统结构，而后就按这种系统结构设计它的系统软件，按器件状况和硬件技术研究这种结构的各种实现方法，并按照速度、价格等不同要求，分别提供不同速度、不同配置的各档机器。

9：模拟：用机器语言程序解释实现程序移植的方法。

10：仿真：用微程序直接解释另一种机器的指令系统。

11：寻址方式：寻找操作数或指令的有效地址的方式。

12：替换算法：在存储体系中，当出现页面失效时或者主存的所有页面已经全部被占用而又出现页面失效时，按照某种算法来替换主存中某页。

[由于主存中的块比Cache中的块多，所以当要从主存中调一个块到Cache中时，会出现该块所映象到的一组（或一个）Cache块已全部被占用的情况。

这时，需要被迫腾出其中的某一块，以接纳新调入的块。

]二：选择题1，直接执行微指令的是（C）A 汇编程序B 编译程序C 硬件D微指令程序2，对汇编语言程序员不透明的是（C）A 程序计数器B主存地址寄存器C条件码寄存器D指令寄存器3，最早的冯·诺依曼型计算机是以（B）为中心的A运算器B控制器C存储器 D I/O设备4，计算机系统结构的角度的结构来看，机器语言程序员看到的机器属性是（C ）A 计算机软件所要完成的功能B 计算机硬件的全部组成C 编程要用到的硬件组织D计算机各部分硬件的实现5，不同系列计算机之间实现可移植性的途径，不包括（B ）A 采用统一的高级语言B采用统一的汇编语言C 模拟D仿真6，利用时间重叠原理，实现并行处理的是（A）A流水处理机B多处理机 C 阵列处理机D集群系统7，多处理机实现的并行主要是（B）A指令级并行 B 任务级并行C 操作级并行D操作步骤的级并行8计算机系统结构不包括（B）A信息保护B存储速度C数据表示D机器工作状态9，不需要编址的数据存储空间（D ）A CPU通用寄存器B 主存储器C I/O寄存器D堆栈10，RISC执行程序的速度比CISC 快的原因是（C）A RISC指令系统中条数较少B 程序在RISC编译生成的目标程序较短C RISC指令平均执行周期数较少D RISC中只允许LOAD和STORE指令存储11，程序员在编写程序时，使用的访存地址是（B）A主存地址B逻辑地址C物理地址D有效地址12，虚拟存储器主要是为了（A）A扩大存储器系统容量B提高存储器系统速度C扩大存储器系统容量和提高存储器系统速度D便于程序的访存操作13，与全相联映像相比，组相联映像的优点是（B）A目录表小B块冲突概率低C命中率高D主存利用率高14，输入输出数据不经过CPU内部寄存器的输入输出方式是（C ）A程序控制方式B中断 C DMA方式D上述三种方式15，在配置了通道的计算机系统中，用户程序需要输入输出时引起的中断是（A）A访管中断 B I/O中断C程序性中断D外部中断16，当计算机系统通过执行通道程序，完成输入输出工作时，执行通道程序的是（B）A CPUB 通道C CPU和通道D指定的外设三：填空1，常见的计算机系统结构的分类法有两种：Flynn分类法，冯氏分类法冯氏分类法是根据系统的最大并行度对计算机系统结构进行分类，大多数的位并行的单处理机属于字串位并的处理机方式2，由软件实现的机器称为：虚拟机3，在一个计算机系统中，低层机器的属性往往对高层机器的程序员是透明的。

计算机体系结构期末试卷及答案1

课程测试试题（ A 卷）----------------------以下为教师填写--------------------I、命题院（部）：信息科学与工程学院II、课程名称：计算机体系结构III、测试学期：2014－2015学年度第2学期IV、测试对象：信息学院计算机、网络专业 2012 级班V、问卷页数（A4）： 3 页VI、答卷页数（A4）： 4 页VII、考试方式：闭卷（开卷、闭卷或课程小论文，请填写清楚）VIII、问卷内容：一、填空题（共30分，20空，每空分）1、现代计算机系统是由（）和（）组成的十分复杂的系统。

2、计算机系统应能支持软件可移植，实现可移植性的常用方法有3种，即（），（），统一高级语言。

3、可以将当前大多数通用寄存器型指令集结构进一步细分为3种类型，即（）、（）和存储器-存储器型指令集结构。

4、MIPS指令DADDIU R14，R5，#6属于（）类型的指令格式；MIPS指令SD R4，300（R5）属于（）类型的指令格式。

5、描述流水线的工作，常采用时空图的方法。

在时空图中，横坐标表示（），纵坐标代表（）。

6、在MIPS指令实现的简单数据通路中，在WB周期中，有两大类指令执行操作：（）和（）指令。

7、存储器的层次结构中，“Cache－主存”层次是为了弥补主存（）的不足，“主存－辅存”层次是为了弥补主存（）的不足。

8、Cache实现的映像规则有全相联映像、（）和（）三种。

9、反映存储外设可靠性能的参数有可靠性、（）和（）。

10、根据系统中处理器个数的多少，可把现有的MIMD计算机分为两类，每一类代表了一种存储器的结构和互连策略。

第一类机器称为（）结构，第二类机器具有（）。

二、判断题（每小题1分，共10分）1、从计算机语言的角度，系统结构把计算机系统按功能划分成多级层次结构，其中，第2级是操作系统虚拟机，第3级是汇编语言虚拟机。

（）2、计算机系统中提高并行性的3种途径中，资源重复是在并行性概念中引入时间因素，加快硬件周转而赢得时间。

2022年哈尔滨工程大学计算机科学与技术专业《计算机系统结构》科目期末试卷A(有答案)

2022年哈尔滨工程大学计算机科学与技术专业《计算机系统结构》科目期末试卷A（有答案）一、选择题1、下列说法正确的是( )A.Cache容量一般不大，命中率不会很高B.Cache芯片速度一般比CPU的速度慢数十倍C.Cache本身速度很快。

但地址变换的速度很慢D.Cache存贮器查映象表和访问物理Cache其间可以流水，使速度与CPU匹配2、对汇编语言程序员透明的是（）A.I/O方式中的DMA访问B.浮点数据表示C.访问方式保护D.程序性中断3、下列关于虚拟存贮器的说法，比较正确的应当是( )A.访主存命中率随页面大小增大而提高B.访主存命中率随主存容量增加而提高C.更换替换算法能提高命中率D.在主存命中率低时，改用堆栈型替换算法，并增大主存容量，可提高命中率4、计算机系统多级层次中，从下层到上层，各级相对顺序正确的应当是（）。

A.汇编语言机器级，操作系统机器级，高级语言机器级B.微程序机器级，传统机器语言机器级，汇编语言机器级C.传统机器语言机器级，高级语言机器级，汇编语言机器级D.汇编语言机器级，应用语言机器级，高级语言机器级5、计算机系统结构不包括( )。

A.主存速度B.机器工作状态C.信息保护D.数据6、下列说法中不正确的是（）A.软件设计费用比软件重复生产费用高B.硬件功能只需实现一次，而软件功能可能要多次重复实现C.硬件的生产费用比软件的生产费用高D.硬件的设计费用比软件的设计费用低7、CRAY-I的流水线是( )A.多条单功能流水线B.一条单功能流水线C.多条多功能流水线D.一条多功能流水线8、传统机器语言机器级，是用（）来（）机器指令。

A.硬件，翻译B.编译程序，翻译C.微指令程序，解释D.微指令程序，翻译9、不同系列的机器之间，实现软件移植的途径不包括( )A.用统一的高级语言B.用统一的汇编语言C.模拟D.仿真10、IBM360/91属于（）A.向量流水机B.标量流水机C.阵列流水机D.并行流水机11、从计算机系统结构上讲，机器语言程序员所看到的机器属性是（）A.计算机软件所要完成的功能B.计算机硬件的全部组成C.编程要用到的硬件组织D.计算机各部件的硬件实现。

福建师范大学2021年8月课程考试《计算机体系结构》作业考核(参考答案)

▆
▆
2.用一条4段浮点加法器流水线求8个浮点数的和: Z＝A＋B＋C
＋D＋E＋F＋G＋H,求流水线的吞吐率、加速比和效率,其中△t1=
△t2=△t3=△t4=△t。

答：可对原式作一简单变化，得到：
Z=[(A+B)+(C+D)]+[(E+F)+(G+H)]
流水线的吞吐率：TP=n/T_k=7/(15×∆t)=0.47*1/∆t
加速比：S=T0/Tk=4×7×∆t/(15∆t)=1.87
效率：E=T0/(k×Tk)==4×7×∆t/(4×15∆t)=0.47
3.一个程序由五个虚页组成，采用LFU替换算法，在程序执行过
程中依次访问的地址流如下：
4，5，3，2，5，1，3，2，3，5，1，3
（1）可能的最高页命中率是多少？
（2）至少要分配给该程序多少个主存页面才能获得最高的命中
率。

（3）如果在程序执行过程中访问一个页面，平均要对该页面内的
存储单元访问1024次，求访问存储单元的命中率。

答：（1）在分配的主存页面数目大于等于5的情况下，这时候，除了第一次调入不命中，以后的访问均命中，可以达到最高的页
面命中率；实际命中的次数为7次，所以可能达到的最高页面命
中率为：H=7/12=0.5833
（2）在页面数大于等于5的情况下，肯定可以达到最高命中率，在分配的主存页面等于4时，此时也可以达到最高命中率，当主
存页面等于3 时，不能达到最高命中率，所以至少应该有4个。

（3）H=1023/1024=99.9023%。

计算机体系结构期末考试题(A卷)

福建师大网络教育学院《计算机体系结构》期末复习题系别_________ 班级_________ 姓名__________ 学号__________一、填空题（每空1分）1.按照弗林（Flynn）分类法，计算机系统可以分为4类：SISD计算机、______计算机、_______计算机和_______计算机。

2. 改进之后的冯•诺依曼计算机的只要特点是__________。

3. 当前计算机系统中的存储系统是一个层次结构，其各层分别为__________。

4.高速缓冲存储器的地址映象方式有三种，它们分别是：__________、__________、__________。

5.虚拟存储器的三种管理方式是__________，__________和__________6.目前计算机中常用数据有__________，__________和__________三种类型。

7.通常可能出现的流水线的相关性有__________。

8.解决中断引起的流水线断流的方法有_______和________。

9.目前向量处理机的系统结构有两种：__________和__________。

10.通用计算机基本指令分为5类，它们分别是：__________。

11．执行指令x1=x2+x3；x4=x1-x5会引起__________类型的数据相关，执行指令x5=x4*x3；x4=x0+x6会引起__________类型的数据相关，执行指令x6=x1+x2；x6=x4*x5会引起__________类型的数据相关。

12．多计算机网络中，通常出现的4种通信模式是__________。

13.传统的冯•诺依曼计算机是以控制驱动方式工作，以数据驱动方式工作的典型计算机是_______，以需求驱动方式工作的典型计算机是_______，以模式匹配驱动方式工作的典型计算机是_______。

二、名词解释（每题2分）1.计算机体系结构：2.系列机：3.模拟:4.程序的局部性原理:5.MIPS：6.高速缓冲存储器:7.虚拟存储器:8.快表:9.程序定位：10.延迟转移技术：11.窗口重叠技术：12.流水线技术：13.动态流水线：14.静态流水线：15.线性流水线：16.非线性流水线：17.流水线的吞吐率：18.超流水线计算机：19.向量的分段开采技术：20.基准测试程序：三、简答题（每题5分）1.什么是存储系统？2.简述全相联映象规则。

2020.4《计算机体系结构》期末试卷A含答案

《计算机体系结构》期末考试A卷(总分：100分，时间：100分钟)姓名：专业：学号：学习中心：一、填空题（每空1分，共14分）1.高速缓冲存储器的地址映象方式有三种，它们分别是：全向量方式，直接相联方式，组相连方式。

2.虚拟存储器的三种管理方式是段式管理，页式管理和段页式管理。

3.从主存的角度来看，“Cache—主存”层次的目的是为了提高速度，而“主存—辅存”层次的目的是为了扩大容量4.根据指令间的对同一寄存器读和写操作的先后次序关系，数据相关冲突可分为读与写（RAM）、写与读（WAR）和写与写（WAW）三种类型。

5.当代计算机体系结构的概念包括指令集结构、计算机组成和计算机实现三个方面的内容二、名词解释（每题2分，共16分）计算机体系结构：计算机体系结构是指根据属性和功能不同而划分的计算机理论组成部分及计算机基本工作原理、理论的总称。

其中计算机理论组成部分并不单与某一个实际硬件相挂钩，如存储部分就包括寄存器、内存、硬盘等。

兼容机：兼容机，就是由不同公司厂家生产的具有相同系统结构的计算机。

简单点说，就是非厂家原装，而改由个体装配而成的机器，其中的元件可以是同一厂家出品，但更多的是整合各家之长的计算机。

写直达法：写直达法一般指全写法。

全写法（write-through）：又称写直达法、写穿法，透写法，Cache使用方式之一。

高速缓冲存储器:高速缓冲存储器（Cache）其原始意义是指存取速度比一般随机存取记忆体（RAM）来得快的一种RAM，一般而言它不像系统主记忆体那样使用DRAM技术，而使用昂贵但较快速的SRAM技术，也有快取记忆体的名称。

高速缓冲存储器是存在于主存与CPU之间的一级存储器，由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多，接近于CPU的速度。

在计算机存储系统的层次结构中，是介于中央处理器和主存储器之间的高速小容量存储器。

它和主存储器一起构成一级的存储器。

高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。

计算机体系结构试卷试题(答案全)

一填空题（每空1分，共30分）1、系列机是指具有相同的体系结构，但具有不同组织和实现的一系列不同型号的机器。

2、存储程序计算机结构上的主要特点之一是以运算器为中心。

3、从计算机系统结构的多级层次结构可知，通常情况下，第1、2、3级用解释方法实现，第4或更高级用翻译方法实现。

4、对于最常见的事件，通常赋予它优先的处理权和资源使用权，这是计算机体系结构设计中的大概率事件优先原则。

5、容量为64块的Cache采用组相联方式映像，字块大小为128字节，每4块为一组，若主存容量为4096块，且以字编址，那么主存地址为 19 位，主存区号为 6 位。

6、可改进比例的值总是小于等于1 。

7、一般有两种策略来保存寄存器的内容,即：调用者保存和被调用者保存。

8、DLX指令集提供了立即数寻址、寄存器寻址、偏移寻址和寄存器间接寻址4种寻址方式。

9、对某流水线处理器测试时发现其存在结构冲突，通常可采用资源重复和流水化功能单元方法解决该问题。

10、编译器通过重新组织代码顺序消除暂停的技术被称为指令调度。

11、按照流水的级别可以把流水线分为部件级流水线、处理机级流水线和处理机间流水线。

12、为解决流水线使用非流水数据通路的寄存器引起冲突，在流水线设计中采用寄存器文件技术解决该问题。

13、Cache的替换算法常见的有 FIFO 、LRU 和随机法。

14、改进Cache性能的方法主要有降低失效率、减少失效开销和减少Cache命中时间。

15、减少流水线处理分支暂停时钟周期数的途径包括尽早判断分支转移是否成功和尽早计算出分支成功转移的PC值。

二、选择题（1—15题，每题1分，共15分）1、下面的指令中， A 不属于RISC处理器指令集。

Ａ.ADD R4,[1000] Ｂ.LD R3,(R4) Ｃ.SUB R4,R3 Ｄ.SD 0(R3),R42. 在其它部件性能保持不变的情况下，对CPU性能的不断改进并没有获得期望的结果，这主要是受到了 A 的影响。

计算机体系结构期末复习题及答案.

第一题选择题1． SIMD是指（B）A、单指令流单数据流B、单指令流多数据流C、多指令流单数据流D、多指令流多数据流2．下列那种存储设备不需要编址？DA. 通用寄存器B. 主存储器C. 输入输出设备D. 堆栈3．按照计算机系统层次结构，算术运算、逻辑运算和移位等指令应属于（A）级机器语言。

A、传统机器语言机器B、操作系统机器C、汇编语言机器 D、高级语言机器4．早期的计算机系统只有定点数据表示，因此硬件结构可以很简单。

但是这样的系统有明显的缺点，下面哪一个不是它的缺点：BA．数据表示范围小B．单个需要的计算时钟周期多C．编程困难D．存储单元的利用率很低7．下面哪个页面替换算法实际上是不能够实现的？DA）随机页面替换算法B）先进先出替换算法C）最久没有使用算法D）最优替换算法9．指令优化编码方法，就编码的效率来讲，那种方法最好？CA. 固定长度编码B. 扩展编码法C. huffman编码法D. 以上编码都不是10．在早期冯·诺依曼计算机特征中，机器以（C）为中心。

A、存储器B、输入输出设备C、运算器D、控制器1.RISC 计算机的指令系统集类型是 ( C ) 。

A. 堆栈型B. 累加器型C. 寄存器—寄存器型D. 寄存器 - 存储器型2、相联存储器的访问方式是( D )。

A．先进先出顺序访问B．按地址访问C．无地址访问D．按内容访问3、假设—条指令的执行过程可以分为“取指令”、“分析”和“执行”三段，每—段分别只有—个部件可供使用，并且执行时间分别为Δt、2Δt和3Δt，连续执行n条指令所需要花费的最短时间约为( C )。

（假设“取指令”、“分析”和“执行”可重叠，并假设n足够大）A．6 nΔt B．2 nΔt C．3 nΔt D．nΔt6、下列计算机不属于RISC计算机的是（ C ）。

A．SUN：Ultra SPARCB．IBM：Power PC620C．IBM：PC/XTD．DEC：ALPHA211647、哪一点不是RISC的特点？（ D ）A. 减少指令的平均执行周期数B. 重视编译优化技术C. 减少指令和寻址方式的种类D. 增加指令的功能8、哪种兼容方式对系列机来说是必须要求做到的？（ B ）A. 向前兼容B. 向后兼容C. 向上兼容D. 向下兼容9、在计算机系统中，表征系统运行状态的部件是( D )。

计算机系统结构试题及答案

2009—2010学年度第一学期2007级《计算机系统结构》期末考试试卷（A）（闭卷）姓名：学号：专业：（注：①考试时间为120分钟；②所有解答必须写在答题纸上.)一、单项选择题（每小题3分,共30分）1．在系列机中发展一种新型号机器，你认为下列（）设想是不行的?【A】新增加字符数据类型和若干条字符处理指令【B】将中断分级由原来的4级增加到5级【C】在CPU和主存之间增设Cache存贮器【D】将浮点数的下溢处理法由原来的恒置“1”法，改为查表舍入法2。

对计算机系统结构来说，不透明的是（）。

【A】存储器采用交叉存取还是并行存取【B】CPU内部的数据通路的宽度是8位还是16位【C】采用浮点数据表示还是标志符数据表示【D】指令采用硬联逻辑实现还是微程序实现3．一个平衡的计算机系统，应该是( ）。

【A】1MIPS的CPU速度【B】1MB的主存容量【C】1Mb/s的I/O吞吐率【D】A、B和C4、( ）设计是现代计算机系统设计所采用的方法.【A】由上往下【B】由下往上【C】由中间开始【D】上下同时开始5．当今微型机中实现软件移植最好的方法是（）。

【A】系列机【B】兼容机【C】仿真技术【D】统一高级语言6、不能够对向量数据结构提供直接支持的是（）数据表示。

【A】向量【B】堆栈【C】描述符【D】A和C7、采用整数边界存储技术,其主要目的是（）。

【A】节约主存空间【B】提高数据的访问速度【C】一个主存周期可取多条指令【D】一个主存周期至少可取到一条指令8、在指令的操作码编码方式中，优化实用的编码是（）。

【A】Huffman编码【B】等长编码【C】Huffman扩展编码【D】BCD码9、流水计算机中将指令Cache和数据Cache分开，主要是为了（）。

【A】提高存储系统的速度【B】增加主存容量【C】解决功能部件冲突【D】解决访存冲突10、当N=16时，能描述4组4元交换的函数是（）。

【A】C1+C2 【B】C0+C1 【C】C0+C2 【D】C2+C3假若编译器优化后能去掉50%的ALU指令，但不能去掉其它三类指令.求优化后的MIPS与优化前的MIPS速率比.三、（10分)设某机器系统指令字长12位，每个操作码和地址均占3位，试提出一种分配方案，使该指令系统有4条三地址指令，8条二地址指令和180条单地址指令。

计算机系统结构期末考试试题及其答案

计算机科学系《计算机系统结构》期末考试试卷（A 卷）一单选题：(10分，每题1分) 1、 ."启动I/O"指令是主要的输入输出指令，是属于（B ）A.目态指令B.管态指令C.目态、管态都能用的指令D.编译程序只能用的指令2、输入输出系统硬件的功能对(B )是透明的A.操作系统程序员B.应用程序员C.系统结构设计人员D.机器语言程序设计员3、全相联地址映象是指（A ）A.任何虚页都可装入主存中任何实页的位置B.一个虚页只装进固定的主存实页位置C.组之间固定，组内任何虚页可装入任何实页位置D.组间可任意装入，组内是固定装入4、 ( C ) 属于MIMD 系统结构A.各处理单元同时受一个控制单元的管理B.各处理单元同时受同个控制单元送来的指令C.松耦合多处理机和多计算机系统D.阵列处理机5、多处理机上两个程序段之间若有先写后读的数据相关，则（B ）A.可以并行执行B.不可能并行C.任何情况均可交换串行D.必须并行执行6、计算机使用的语言是（B ）A.专属软件*畴，与计算机体系结构无关B.分属于计算机系统各个层次C.属于用以建立一个用户的应用环境D.属于符号化的机器指令7、指令执行结果出现异常引起的中断是（C ）A.输入/输出中断B.机器校验中断C.程序性中断D.外部中断8、块冲突概率最高的Cache 地址映象方式是（A ）A．直接 B ．组相联 C ．段相联 D ．全相联9、组相联映象、LRU 替换的Cache 存储器，不影响Cache 命中率的是(B)A ．增大块的大小B ．增大主存容量C ．增大组的大小D ．增加Cache 中的块数10、流水处理机对全局性相关的处理不．包括（C ） C.加快短循环程序的执行 D.设置相关专用通路1、数据通路宽度就是数据总线上一次并行传送的信息位数。

2、计算机仿真用微程序解释，计算机模拟用机器语言解释二填空题：（20分，每题2分）3、阵列处理机按存贮器的组成方式可分为两种构形,分别为:分布式存储器和集中共享式。

计算机组成与结构期末考试复习题及参考答案-高起本

《计算机组成与结构》复习题一、选择题1．按照冯.诺依曼提出的计算机结构，下列不属于计算机组成部件的是( )。

A. 操作系统B.控制器C. 运算器D. 存储器2．ALU的功能是( )。

A.存储数据和指令B.进行算术和逻辑运算C.只能进行算术运算D.控制计算机各部件完成执行过程3．下列对于IEEE754标准描述错误的是( )。

A. IEEE754是计算机浮点数标准B. IEEE754标准有数符、阶码和尾数三部分构成C. IEEE754标准分为32位浮点数和64位浮点数格式D. IEEE754是计算机整数标准4．定点补码加法运算中，下列( )表明运算结果必然发生了溢出。

A.双符号位相同B.双符号位不同C.异号数相加D.同号数相加5．和外存储器相比，内存储器的特点是( )。

A．容量大、速度快、成本低 B．容量大、速度慢、成本高C．容量小、速度快、成本高 D．容量小、速度快、成本低6.下列存储器中，存储速度最慢的是( )。

A.寄存器B. cacheC. SRAMD. 硬盘7.下列存储器中，属于易失性存储器的是( )。

A. E2PROMB. ROMC. RAMD. CDROM8.下列关于半导体存储器的描述错误的是( )。

A. SRAM称为静态随机存储器B. DRAM称为静态随机存储器C. DRAM称为动态随机存储器D. DRAM需要刷新操作以保持数据9.相联存储器是指按( )进行寻址的存储器。

A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定方式与堆栈存取方式结合10．Cache和主存组成的存储层次中，由( )完成地址转换。

A.操作系统B.CPUC.相联存储器D.内存11.中央处理器（CPU）包含( )。

A．运算器 B．控制器C．运算器、控制器和cache D．运算器、控制器和主存储器12.下列对于寻址方式错误的是( )。

A. 基址寻址将基址寄存器的内容与指令中的偏移量相加得到操作数有效地址B. 只有数据才能利用寻址方式进行寻址，指令不可以C. 操作数可以在寄存器中也可以在内存中D. 间接寻址中操作数在内存中13. CPU中用于存放当前正在执行的指令的寄存器是( )。

计算机体系结构试题及答案(Computer architecture questions and answers)

计算机体系结构试题及答案（Computer architecture questions andanswers）Questions and answers of computer architecture1, benefiting from the development of high performance computer: (1) the development of circuit technology; (2) the development of computer architecture technology.2, structure: computer systems can be classified by function of language as a multilevel structure, each layer in different language features. Sixth: the application of virtual machine language - > fifth: high-level language virtual machine assembly language - > Fourth: - > Third: virtual machine operating system virtual machine - level second: machine language (traditional machine level) - > Level 1: micro machine level program.3, computer architecture: see computer programmer attribute, namely the general structure and functional properties.4, transparency: in computer technology, the things or properties already exists, the concept from a point of view and have called transparency.5, the proposed architecture Amdahl attribute refers to the computer machine language level programmers see.The essence of 3 6, a classic computer architecture concept is to determine the computer system hardware and software interface, which is the instruction set design, above theinterface by software function realization, interface by hardware and firmware functions to achieve.7, computer organization is the logic of the computer system; computer is a physical computer system to achieve.The difference and connection between the 8, computer architecture, computer organization, computer?Answer: a system structure can have a variety of components, a component can have a variety of physical implementation, including system structure research on organization and implementation.9, a series of machine: refers to a system of the same structure but with different organization and implementation of a series of different types of machines.10, software compatibility: the same software can be run without change on the machine system of the same structure, and the results they get the same, the only difference is the different running time.11, compatible machine: different manufacturers, has the same computer architectures.12, backward compatibility is the basic characteristics of software compatibility, is the fundamental characteristics of series machine.13, in the field of computer market can be divided into threemajor areas: servers, desktop systems, embedded computing.14, Moore: integrated circuit density approximately doubled every two years.Technology based analysis of 15 quantitative performance evaluation: (1) (a) response time: from the beginning to the end of the time between events; all the time spent on the computer to complete a task. (b): the complete flow in unit time and workload. (c) x, y assumed two computers; X faster than y means: for a given task, the response time of X is less than y. The performance of X is several times the Y refers to the response time of X / y = n response time, response time and performance is inversely proportional to.16, the probability of event priority principle: (basic idea) for the probability of events (the most common event), giving priority to use it right and resource rights, to obtain the global optimal results.17, Amdahl Law: accelerate the execution speed of a component system performance obtained speedup, the importance is limited by the components in the system of. System acceleration ratio = total execution time (improved) / total execution time (improved) =......18, Amdahl law corollary: if only for a part of the computer in the performance improvement is more improved, the effect of the system. If only a part of the whole task is optimized, so much the acceleration ratio is not greater than 1 / (1- improvement ratio).19, the performance of CPU: Cpu time = total number of clock cycles / clock frequency Cpi = total number of clock cycles (IC / CPI: the number of clock cycles per instruction; the average IC implementation process: the number of instructions.)The performance of Cpu formula: total CPU time = CPI * IC / CPI clock frequency which reflects the computer architecture and computer technology, computer instruction set; Ic reflects the structure and technology of computer programming instruction set; clock frequency: reflect the implementation of computer technology, production technology and computer organization.20, parallelism refers to at the same time or two or more than two kinds of properties of the same or different work in the same time interval.The second chapter1, according to the CPU internal storage unit type of instruction set architecture for classification, can be divided into the stack based instruction set architecture, instruction set architecture and accumulator type general register type instruction set architecture.2, general register type instruction set machine is further subdivided into 3 types:Register to register type (R-R), register memory type (R-M), a memory register.3, addressing: (1) register addressing: example: ADD R4 R3, meaning Regs[R4]<-Regs[R4]+Regs[R3](2) immediate values: example: ADD R4, addressing 3 meanings: Regs[R4]<-Regs[R4]+3(3): offset cases: ADD R4, 100 (R1) meaning:Regs[R4]+Mem[100+Regs[R1]](4) register indirect addressing: example: ADD R4 (R1) meaning: Regs[R4]<-Regs[R4]+Mem[Regs[R1]](5) index addressing: example: ADD R3 (R1+R2) meaning:Regs[R3]<-Regs[R3]+Mem[Regs[R1]+Regs[R2]](6) direct addressing or absolute addressing: for example: ADD R1, (1001): Regs[R1]<-Regs[R1]+Mem[1001] meaning(7) memory indirect addressing: example: ADD R1, a (R3) meaning: Regs[R1]<-Regs[R1]+Mem[Mem[Regs[R3]]](8) the increment addressing: example: ADD R1 (R2) + meaning: Regs[R1]<-Regs[R1]+Mem[Regs(9) decrement addressing(10) zoom addressingThe function of structure design of the instruction set, 4:The instruction set classification structure in operationThe type of operation example(1) arithmetic and logical operations on integer arithmetic and logic operations: addition, subtraction, and, or etc.(2) data transmission LOAD/STORE(3) control branch, jump, procedure call and return, trap(4) operating system calls, virtual memory management.(5) floating point addition and subtraction operation(6) is converted to decimal decimal decimal decimal add, multiply, to characters(7) string string comparison, mobile(8) the pixel operation, compression operation5, complex instruction machine (CISC): refers to strengthen the instruction function, realize the function of software to hardware design, computer system to realize the instruction set architecture based on.The shortcomings of the CISC instruction set:(1) in the command system, the frequency of use of all kinds of orders is different.(2) the CISC instruction set architecture complexity brings complexity of computer architecture, which not only increases the development time and cost, but also easy to cause the design error.(3) the CISC instruction set architecture complexity brings great burden to the VLSI design, is not conducive to the monolithic integration.(4) in the CISC instruction set architecture, many complex instructions require very complex operation, so slow.(5) in the CISC instruction set architecture, because of the directive function is not balanced, not conducive to the use of computer architecture technology (such as advanced water technology) to improve the performance of the system.In 1980s 6, reduced instruction set computer developed: its purpose is to reduce the instruction set of the complexity of the structure as far as possible, in order to simplify the realization of the goal of improving performance, but also in today's instruction set is a main trend of the structure and function of design.Follow the design principles:(1) choose to use the highest frequency of instruction, and added some of the most useful instructions.(2) the function of each instruction is as simple as possible, and completed in one machine cycle.(3) all have the same length as the instruction.(4) only the LOAD and STORE operating instructions to access memory and other instruction operation is performed in the register between.(5) in a simple and effective way to support advanced language.7 operand types: integer, decimal, floating point (point), characters, strings, vectors, stack etc..There are two ways to express 8, operand types: (1) specified by the operation code encoding. (2) data can be a mark by the hardware to explain the type of the operand specified by these tags, so as to choose the appropriate operation.9, the operand type size: byte (8), the word (16b), the word (32b), double word (64b)The third chapter1, pipeline technology: refers to a repeat of the timing process is decomposed into several sub processes, and each process can be effective in its special function with other processes executing at the same time.2, pipeline classification: (1) according to the function of the number of points: single function pipeline, multifunctional pipeline;(2) according to the connection between the same time segments to static and dynamic pipeline pipeline(3) according to the line level: component level pipeline (operation line), pipelined processor (instruction pipelining), inter processor pipeline (macropipeline)(4) according to whether there is water between each section of a feedback loop: linear and nonlinear pipeline pipeline(5) according to the data representation: scalar processor, vector processor3, the first processor controller structure comprises three independent controllers and four buffer stack. The three controller: memory controller, controller, controller operation instruction. Four: the first instruction buffer buffer stack stack, linear buffer stack, stack current readings, then write the number of stack.4, the throughput is the number: the number of tasks or output per unit time of the pipeline. TP = n / TkThe actual throughput rate is less than the maximum throughput of Tk = (k+n-1) t5, speedup: refers to the speed of the line and the function of non line speed ratio (s);Efficiency: refers to the utilization rate of pipeline equipment (E).6, if the line segment is equal to the time: throughput rate: TP=n/ (k+n-1) t TPmax=1/ tIf each execution time is not equal, complete several tasks: TP=n (sigma / Ti + (n-1) max (delta T1, Delta t2... Delta TK)7, the speedup and efficiency of the relationship: E = s/m or S = mE8, efficiency and throughput of the relationship: E = TP t0 TP = E/ or T11, efficiency: K E = n a task flow segment occupied area of the total space / time zones = T0 / K Tk?E = n/ (k+n-1) S = k? N / TP / (k+n-1) = n (k+n-1) t12, single function pipeline stack: refers to only perform one fixed function pipeline stack.13, multi functional water: water each stack stack to achieve different functions through different connections.14, nonlinear pipeline scheduling task: to find a minimum cycle, according to a new task to the input line cycle, each function section line are not in conflict, and the pipeline throughput and maximum efficiency.15, nonlinear pipeline: between some water section of feedback loop or feed-forward loop.16, start distance: continuous input even intervals between tasks.17, pipeline conflict: several tasks competing for the same water section.18, forbidden vector: distance between sets of appointments each row in the table of any of the two "x".19, conflict vector: C = (Cm? Cm-1?... C1? C2? M) which allowed maximum value in the vector20, the relevant data: in the process of execution of the instructions, if the instructions used, the number of variables, such as the operation is in front of the results of the implementation of the relevant instructions, called data.21, control: caused by conditional branch instructions, rotor program instructions, the relevant interrupt.22, three kinds of data: limit write, read after write, write.The fourth chapter1, ILP: when there are correlation between instructions in the pipeline, they can overlap parallel execution, the potential parallelism is called instruction level parallelism exists in this sequence of instructions.2, in a variety of technical development loop level parallelismin the most basic techniques are: instruction scheduling, loop unrolling technique and technical change.The fifth chapter (storage system)1, the definition method of memory storage system: two or more than two speed, capacity and price vary with hardware, software or hardware and software combination connected into a storage system. And the memory system is transparent to application programmers, and to the application programmer, it is a memory, the memory of the memory close to the speed of the fastest, the storage capacity and the storage capacity of the largest equal unit capacity price close to the lowest memory.2, the storage system is divided into two categories: (1): Cache storage system composed of Cache and main memory, the purpose is to improve the speed of memory. (2) virtual storage system consists of a main memory and hard disk, to expand memory capacity.3, the price of storage system: C = (C1S1+C2S2) / (S1+S2)4, the storage system speed: Representation: access cycle, access cycle, storage period, access time, etc..5, the hit rate of definition: probability in M1 memory access toU = N1 / (N1+N2) N1 of M1 memory access times, N2 is on the M2 memory access times.6, the efficiency of access:T1 1E = T1/T = = = f (U, T2/T1)U? T1+ (1-u) T2 u+ (1-u) T2/T1?7, using prefetching to improve the hit rate (method).Do not hit, a block of data in a plurality of adjacent M2 memory units taken out into the M1 memory.U (u+n-1 / N) = 'U' is the pre shooting technique after u is the original hit rate;The product of n as the data block size and the number of data reuse.8, accelerate the internal address transformation method: (1) the table of contents: with a small capacity high speed memory storing the page table; (2): fast and slow speed of table table table to form a two level storage system; (3): the hash function associative access into the access address access.9, the page replacement algorithm: (1) random algorithm (RAND);(2) FIFO algorithm (FIFO); (3) least recently used (LFV); (4) LRU (LRV); (5) the optimal replacement algorithm (OPT).10, "bump" phenomenon: a page is just out of the main memory, but also to be transferred.11, the stack type replacement algorithm: for an arbitrary program page address stream for the two main memory page number distribution, a memory allocated m page and n a memory page, and M = n. If at any time t, main memory page number set Bt satisfy the relation: Bt (m) = Bt (n) is a type of this kind of algorithm stack replacement algorithm.12, Cache address mapping method: (1) fully associative mapping;(2) direct mapping; (3) set associative mapping;(4) choose a set associative mapping mapping section (5).13, Cache memory replacement algorithm: (1) rotation method (2) LRV algorithm (3) comparing (4) stack method.The consistency of Cache 14, single processor:Direct method: [including write write through method, CPU writes data to Cache, while the page is written to main memory.And write back: "conflict modify method, CPU data into Cache, do not write memory, only when the replacement when the modified Cache block write back to main memory.Comparing the advantages and disadvantages of the two:(1) reliability: write direct method is better than the write back.(2) the amount of memory and communication, write back and writeless than direct method.(3) the complexity of control, direct write back write is simple.(4) the hardware implementation cost is written back to the write through law.The consistency of 15, multiprocessor: (1) the directory protocol (2) and listen to the agreementThe sixth chapter (input / output system)1, measure the performance index of I/O system mainly has the response time and reliability.Data transmission, 2 disk external transfer rate and internal transfer rate.3, the external transmission rate (burst data transmission rate): computer read from the cache data into the hard disk by disk interface, to the corresponding speed controller.4, internal transfer rate (sustained transfer rate): hard disk data from disk read, to buffer memory on the hard disk speed.5, reliable performance parameters reflecting storage peripherals are reliability, availability and credibility.6, reliability measure: mtbf.7, availability metrics: mean time between failure.8, bus: bus communication link between each subsystem shared, the two has the advantages of low cost and diversity.The main disadvantage of the 9 bus: it has exclusive use, causing the bottleneck equipment information exchange, thus limiting the total throughput of I/O system.10, split transaction bus: there is a plurality of devices, available through the packaging technology to improve the bus bandwidth, so that each I/O operation will not have to occupy the bus in the transmission process, the basic idea of the bus transaction is divided into two parts of requests and responses, such as the bus idle time interval to request and response in the a bus transaction between other bus transaction is used. (also known as water bus, bus, bus suspension packet switching)11, the control of external equipment input / output mode is divided into: direct transfer procedures, query, interrupt, DMA, channel mode.Addressing mode 12, I/O equipment: (1) memory mapped I/O or unified addressing (2) I/O addressing individual equipment13, channel: to perform limited I/O instruction, and can be a plurality of peripheral devices share a small dedicated DMA processor.14, channel function: (1) received from the CPU I/O command, and according to the peripheral equipment and the channelinstruction requires the selection of the specified connection.(2) CPU channel organization channel program, remove channel instructions from the main memory, decode the channel command, and issued a command to the device controller is selected according to the needs of. (3) as the main memory and peripheral assembly and disassembly information, data transmission and memory I/O control equipment and provide a transmission path, indicating the data memory address and send byte number. (4) specify the transfer at the end of the operation to be carried out. (5) check the peripheral equipment working state, normal or fault.(6) complete the format conversion required in data transmission process.15, types of channels: (1) channel multiplexer (2) selects the channel (3) multi channel array.The working process, 16 channels: (1) using SVCI into management program in the user program by CPU, through the management procedures to organize a channel program, and start the channel. (2) channel processor implementation of CPU for which the organization's channel program, complete the assigned work data I/O. Channel processor execute channel program was performed with the CPU user program in parallel.(3) channel program after the end to the CPU interrupt request, CPU responding to an interrupt request after second times to enter the operating system, call management program of the I/O interrupt request processing.The seventh chapter (multiprocessor)1, Cache coherence protocol: (1) the directory protocol and listen to the agreement; (2) laterally divided into: write Invalid Protocol and write update protocol; (3) longitudinally divided into single treatment protocol and single data stream protocol.2, the classification of parallel computer architecture: single instruction single data stream (SISD), single instruction multiple data stream (SIMD) and multiple instruction single data stream (MISD) and multiple instruction multiple data stream (MIMD).3, the directory protocol is divided into three categories: full map directory, the directory, the directory chain co..4, the chain Directory: by maintaining a directory pointer chain to track shared data copy.Thought: when P1 read x memory, X sent to cachel, a chain and write cachel end pointer CT also holds a pointer to a cachel in memory, P2 to read x, memory holds a pointer to a cachel2, a processor need to write x, he must be along the whole a directory even send a data information in the received signal to answer the invincible, all processors, memory to allow the processor to write rightThe cachel data block in need of replacement, to delete the cache directory from the chain, there are solutions;(1) the cachei+1 pointer to cachei+1, store the new data blockin cachel (2) cachel and cachel in the chain seat all subsequent units in X is invalid (3) using two-way chain, when replacing the no longer need to traverse the entire chain, but the pointer has doubled, agreement more perfectAdvantages: B does not limit the sharing of copy number data blocks while maintaining scalability, pointer length has the number of processors on the relation between growth, the number of processors and the number of pointers for each block of data is independent of the cacheDisadvantages: complex chain directory in Chengdu more than two directory5 definition: Internet; is symmetric systems or distributed system nodes may like processor, memory module or other devices, they exchange information through the Internet, in the topology, the Internet provides a set of interconnected or image as input and output between two groups of nodes6 (1) the number of nodes is called the network scale(2) the number of edges and nodes interconnected to the maximum value of the node is called the network diameter(3) any network nodes even the maximum length of the shortest path is called the network diameter(4) equal width (b) in the network into a two phase digestion method, the minimum number of edges cut along the road is called channel bisection width(5): refers to the designation of the routing path selection in network communication7 function: if the Internet Interconnection Network N a end and N end respectively with the integer 0, 1,...... .N algebra, is said to work with the interconnection function number and number of symmetric relations such asSaid method 8 interconnection network(1) the interconnection function representation (2) graphical representation (3) input and output the corresponding representation9 common data routing (or interconnection function) function:(1) the replacement cycle (2) (3) (4) uniform shuffle hypercube routing function (5) broadcasting and communication。

2022年呼伦贝尔学院网络工程专业《计算机系统结构》科目期末试卷A(有答案)

2022年呼伦贝尔学院网络工程专业《计算机系统结构》科目期末试卷A（有答案）一、选择题1、汇编语言程序经（）的（）成机器语言程序。

A.编译程序，翻译B.汇编程序，翻译C.汇编程序，解释D.编译程序，解释2、计算机中优化使用的操作码编码方法是( )。

（书上为扩展编码法）A哈夫曼编码B ASCII码C BCD码D扩展操作码3、流水机器对全局性相关的处理不包括( )A.猜测法B.提前形成条件码C.加快短循环程序的执行D.设置相关专用通路4、从计算机系统结构上讲，机器语言程序员所看到的机器属性是( )。

A.计算机软件所要完成的功能B.计算机硬件的全部组成C.编程要用到的硬件组织D.计算机各部件的硬件实现5、在计算机系统设计中，比较好的方法是( )A.从上向下设计B.从下向上设计C.从两头向中间设计D.从中间开始向上、向下设计6、浮点数尾数基值rm=8，尾数数值部分长6位，可表示的规格化最小正尾数为( )A.0.5B.0.25C.0.125D.1/647、推出系列机的新机器，不能更改的是( )A.原有指令的寻址方式和操作码B.系统总线的组成C.数据通路宽度D.存贮芯片的集成度8、计算机系统结构不包括( )。

A.主存速度B.机器工作状态C.信息保护D.数据9、计算机组成设计不考虑( )。

A.专用部件设置B.功能部件的集成度C.控制机构的组成D.缓冲技术10、"一次重叠"中消除"指令相关"最好的方法是( )。

A.不准修改指令B.设相关专用通路C.推后分析下条指令D.推后执行下条指令二、判断题11、磁盘设备在数据传送时，数据宽度宜采用单字或单宇节。

（）12、快表和主存也构成一个两级层次，一般快表的替换算法为PFF。

（）13、Cache组相联映象的块冲突概率比直接映象的高。

（）14、由于Cache存贮器的地址变换和块替换算法是用软件实现的，因此Cache存贮器对应用程序员是透明的，而且Cache对处理机和主存间的信息交往也是透明的。

计算机系统结构试题汇总(带答案)

______，调出有关处理该中断服务程序，准备运行。
19.设多体单字低位交叉的存贮器，单体容量为 I 的 m 个分体，其 Mj 的编址模式为 m×i+j,
其中 i=0,1,…，I-1;j=______，如 m=4,M2 体对应二进制地址码最低二位的状态为______。 20.自定义数据表示包括标志符数据表示和______两类，标志符应由编绎程序建立，对______
I1： RI←A1+A2 I2： R2←A3+A4 I3： R3←A5+A6 I4： R4←A7+A8 I5： R5←A9+A10 I6： R6←R1+n2 I7： R7←R3+R4 I8： R8←R5+R6 I9： F←R7+R8 这并不是唯一可能的计算方法。假设功能段的延迟为△t。 1．画出流水线时空图。(8 分) 2．计算流水线的实际吞吐率、加速比和效率。(每个 4 分，共 12 分)
6. 透明性：指一种本来存在的事物或属性，从某种角度看似乎不存在的现象。 7. LRU 算法：即近期最少使用算法，它选择近期最少访问的页面作为被替换的页面。 8．RISC：精简指令系统计算机，这种系统中，尽量简化指令功能，只保留那些功能简单，能在一个节拍内执行完成指令，较复杂的功能用一段子程序来实现。 9．超标量处理机：通常把一个时钟周期内能够同时发射多条指令的处理机称为超标量处理机。 10．流水线的链接技术：指一条指令的结果寄存器可能成为后继指令的操作数寄存器的技术。
五、(10 分) 已知四个程序在三台计算机上的执行时间(s，秒)如下：
程序
执行时间(s，秒)
计算机 A
计算机 B
计算机 C
程序 1
1
10

计算机体系结构试题及答案

计算机体系结构试题及答案12008年01月23日22:211、计算机高性能发展受益于：(1)电路技术的发展；(2)计算机体系结构技术的发展。

2、层次结构：计算机系统可以按语言的功能划分为多级层次结构，每一层以不同的语言为特征。

第六级：应用语言虚拟机-> 第五级：高级语言虚拟机-> 第四级：汇编语言虚拟机-> 第三级：操作系统虚拟机-> 第二级：机器语言(传统机器级) ->第一级：微程序机器级。

3、计算机体系结构：程序员所看到的计算机的属性，即概括性结构与功能特性。

4、透明性：在计算机技术中，对本来存在的事物或属性，从某一角度来看又好像不存在的概念称为透明性。

5、Amdahl提出的体系结构是指机器语言级程序员所看见的计算机属性。

6、经典计算机体系结构概念的实质3是计算机系统中软、硬件界面的确定，也就是指令集的设计，该界面之上由软件的功能实现，界面之下由硬件和固件的功能来实现。

7、计算机组织是计算机系统的逻辑实现；计算机实现是计算机系统的物理实现。

8、计算机体系结构、计算机组织、计算机实现的区别和联系？答：一种体系结构可以有多种组成，一种组成可以有多种物理实现，体系结构包括对组织与实现的研究。

9、系列机：是指具有相同的体系结构但具有不同组织和实现的一系列不同型号的机器。

10、软件兼容：即同一个软件可以不加修改地运行于系统结构相同的各机器，而且它们所获得的结果一样，差别只在于运行时间的不同。

11、兼容机：不同厂家生产的、具有相同体系结构的计算机。

12、向后兼容是软件兼容的根本特征，也是系列机的根本特征。

13、当今计算机领域市场可划分为：服务器、桌面系统、嵌入式计算三大领域。

14、摩尔定律：集成电路密度大约每两年翻一番。

15、定量分析技术基础（1）性能的评测：（a）响应时间：从事件开始到结束之间的时间；计算机完成某一任务所花费的全部时间。

（b）流量：单位时间内所完成的工作量。