中断服务程序流程图
4_中断系统
3.1 TCON定时控制寄存器
TFl和TF0： 定时器1和定时器0的溢出标志。 当定时器计满产生溢出时，由硬件自动置 “1”，并可申请中断。进入中断服务程序后， 由硬件自动清0。 也可作为程序查询的标志位，在查询方式 下应由软件来清0。
3.1 TCON定时控制寄存器
TR1和TR0： 为定时器1和定时器0的启停控制位。 将TRx清0后，可停止定时器的工作。 将该位置“1”后，可启动定时器工作。
3.3 IE中断允许寄存器
D7 EA D6 D5 ET2 D4 ES D3 ET1 D2 EX1 D1 ET0 D0 EX0
EA：CPU中断总允许位。 ES ：串行口中断允许位。 ET1：定时器1中断允许位。 EX1：外部中断1的中断允许位。 ET0：定时器0的中断允许位 EX0：外部中断0的中断允许位。 ET2：定时器2中断允许位
TCON定时控制寄存器ቤተ መጻሕፍቲ ባይዱSCON串行口控制寄存器 IE中断允许寄存器
IP中断优先级寄存器
3.1 TCON定时控制寄存器
作用： 控制定时器/计数器的启、停 外部中断源的触发方式 定时器的溢出中断标志 外部中断源的中断请求标志。 其地址为88H。
3.1 TCON定时控制寄存器
中断源的入口地址分别为： 外部中断0中断： 0003H 最高级 T0定时器0中断： 000BH 外部中断1中断： 0013H T1定时器l中断： 001BH 串行口输入/输出中断： 0023H 最低级 定时器2中断： 002BH 最低级(52系列单片 机中)
3 MCS-51单片机中断系统使用
MCS-51单片机中断控制部分由4个专用 寄存器组成:
中断系统
1 中断系统概述 2 MCS-51单片机的中断系统 3 MCS-51单片机中断系统使用 4 C51中中断系统的应用
微机原理第7章 8086中断系统和中断控制器
3）高级中断源能中断低级的中断处理
中断嵌套 当CPU正在响应某一中断源的请求，执行为其服务的中断服务程序时， 如果有优先级更高的中断源发出请求，CPU将中止正在执行的中断服务程 序而转入为新的中断源服务，等新的中断服务程序执行完后，再返回到被 1 中止的中断服务程序，这一过程称为中断嵌套。 • 中断嵌套可以有多级，具体级数原则上不限，只取决于堆栈深度。
外部中断 非屏蔽中断 可屏蔽中断
可屏蔽中断源
CPU 中断逻辑
INTR
8259A 中断 INTA 控制器
INT N 指令
INTO 指令
除法 错误
单步 中断
IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7
外 设 中 断 源
内部中断: 除法错中断 指令中断 溢出中断 单步中断
硬件(外部)中断 非屏蔽中断请求 INT 2 NMI(17号引脚) 中 断 逻 辑 可屏蔽中断请求 中断类型号32～255 INTR(18号引脚)
中断指令 INT n N＝32～255
溢出中断 INTO INT 4
断点 中断 INT 3
单步中断 (TF＝1) INT 1
除法 错误 INT 0
软件(内部)中断
8086/8088中断源
1．软件中断(内部中断) 8086/8088的软件中断主要有三类共五种。 (1) 处理运算过程中某些错误的中断 执行程序时，为及时处理运算中的某些错误 ，CPU以中断方式中止正在运行的程序，提醒程 序员改错。 ① 除法错中断(中断类型号为0)。在8086 /8088 CPU执行除法指令(DIV/IDIV)时，若发现 除数为0，或所得的商超过了CPU中有关寄存器所 能表示的最大值，则立即产生一个类型号为0的 内部中断，CPU转去执行除法错中断处理程序。
实验三流水灯实验（io口和定时器实验）
实验三流水灯实验（I/O口和定时器实验）一、实验目的1．学会单片机I/O口的使用方法和定时器的使用方法；2．掌握延时子程序的编程方法、内部中断服务子程序的编程方法；3．学会使用I/O口控制LED灯的应用程序设计。
二、实验内容1．控制单片机P1口输出，使LED1~LED8右循环轮流点亮（即右流水），间隔时间为100毫秒。
2．控制单片机P1口输出，使LED1~LED8左循环轮流点亮（即左流水），间隔时间为100毫秒。
3．使用K1开关控制上面LED灯的两种循环状态交替进行；4. 用定时器使P1口输出周期为100ms的方波，使LED闪烁。
5．使用定时器定时，使LED灯的两种循环状态自动交替，每一种状态持续1.6秒钟（选作）。
三、实验方法和步骤1．硬件电路设计使用实验仪上的E1、E5和E7模块电路，把E1区的JP1（单片机的P1口）和E5区的8针接口L1~L8（LED的驱动芯片74HC245的输入端）连接起来，P1口就可以控制LED 灯了。
当P1口上输出低电平“0”时，LED灯亮，反之，LED灯灭。
E7区的K1开关可以接单片机P3.0口，用P3.0口读取K1开关的控制信号，根据K1开关的状态（置“1”还是置“0”），来决定LED进行左流水还是右流水。
综上，画出实验电路原理图。
2．程序设计实验1和实验2程序流程图如图3-1实验3程序流程图如图3-2所示。
图3-1 实验1,2程序流程图图3-2 实验3程序流程图实验4程序流程图如图3-3，3-4所示。
实验5程序流程图如图3-5，3-6所示。
图3-5 实验5主程序流程图图3-6 定时器中断服务子程序流程图图3-4 定时器中断服务子程序流程图图3-3 实验4主程序流程图编程要点：（1）Pl，P3口为准双向口，每一位都可独立地定义为输入或输出，在作输入线使用前，必须向锁存器相应位写入“1”，该位才能作为输入。
例如：MOV P1,A; P1口做输出MOV P1,#0FFHMOV A，P1;P1口做输入SETB P3.0MOV C,P3.1;从P3.1口读入数据（2）每个端口对应着一个寄存器，例：P1→90H(P1寄存器地址)；P3→B0H(P3寄存器地址)；寄存器的每一位对应着一个引脚，例：B0H.0→P3.0（3）对寄存器写入“0”、“1”，对应的外部引脚则输出“低电平”、“高电平”。
第5章 中断系统
计算机与外设交换信息时，慢速工作的外设与快速工作的CPU之间形成一个很大的矛盾。 例如：计算机与打印机相连接，CPU处理和传送字符的速度是微秒级的，而打印机打印字符 的速度远比CPU慢。CPU不得不花大量时间等待和查询打印机打印字符。中断就是为解决这 类问题而提出的。
02
02
Hale Waihona Puke 023.中断允许控制寄存器IE CPU对中断系统的所有中断以及某个中断源的开放和屏蔽是由中断允许控制寄存器IE控制 的。IE的状态可通过程序由软件设定。某位设定为1，相应的中断源中断允许；某位设定为0， 相应的中断源中断屏蔽。CPU复位时，IE各位清0，禁止所有中断。IE的结构、位名称和位地址 见表5-3。
03
4.中断返回 中断服务程序的最后一条指令必须是中断返回指令RETI。RETI指令能使CPU结束中断服务程序的执 行，返回到曾经被中断过的程序处，继续执行主程序。RETI指令的具体功能如下。 （1）恢复断点地址 将中断响应时压入堆栈保存的断点地址从栈顶弹出送回PC，CPU从原来中断的地方继续执行程序。 注意，不能用RET指令代替RETI指令，因为用RET指令虽然也能控制PC返回到原来中断的地方，但 RET指令没有清0中断优先级状态触发器的功能，中断控制系统会认为中断仍在进行，其后果是与此同级 的中断请求将不被响应。 若用户在中断服务程序中进行了入栈操作，则在RETI指令执行前应进行相应的出栈操作，使栈顶指 针SP与保护断点后的值相同，即在中断服务程序中PUSH指令与POP指令必须成对使用，否则不能正确 返回断点。 （2）开放同级和低级中断 上述中断响应过程大部分操作是CPU自动完成的，用户只需要了解来龙去脉。而用户需要做的事情是 编制中断服务程序，并在此之前完成中断初始化，即设置堆栈，定义外中断触发方式，定义中断优先级， 开放中断等。
串口中断流程图
串口中断流程图
推荐文章
串口中断程序流程图热度：电视节目中断与什么有关热度：学会托福口语中断句的掌握为你的口语考试提分热度：介绍串口硬盘与并口硬盘的区别热度：怎么用串口线连接电脑和交换机连接步骤教程热度：
中断指当出现需要时，CPU暂时停止当前程序的执行转而执行处理新情况的程序和执行过程。
以下是店铺为大家整理的关于串口中断流程图，给大家作为参考，欢迎阅读!
串口中断流程图
中断防止方法
要防止中断冲突，其实就是要知道什么设备容易产生中断冲突，只要知道了这点，在使用这些设备时稍微注意一下就可以了。
下面我列出一些容易冲突的设备，希望对读者有用。
1、声卡：一些早期的ISA型声卡，系统很有可能不认，就需要用户手动设置(一般为5)
2、内置调制解调器和鼠标：一般鼠标用COM1，内置调制解调器使用COM2的中断(一般为3)，这时要注意此时COM2上不应有其它设备
3、网卡和鼠标：此问题一般发生在鼠标在COM1口，使用中断为3，这时要注意通常网卡的默认中断为3，两者极有可能发成冲突。
4、打印机和EPP扫描仪：在安装扫描仪驱动程序时应将打印机打开，因为两个设备中串联，所以为了防止以后扫描仪驱动程序设置有误，一定要将打印机打开再安装扫描仪驱动程序。
5、操作系统和BIOS：如果计算机使用了“即插即用”操作系统(例如win98)，应将BIOS中PNP OS Installed设置为Yes这样可让操作系统重新设置中断。
6、PS/2鼠标和BIOS：在使用PS/2鼠标时应将BIOS中PS/2 Mouse Function Control打开或设置为Auto，只有这样BIOS才能
将IRQ12分配给PS/2鼠标用。
计算机组成原理课件第08章
一、接口的功能和组成
1、总线连接方式的I/O接口电路 、总线连接方式的 接口电路 在总线结构的计算机系统中，每一台 I/O设备都是通过I/O接口挂到系统总线上 的。如图示：
数据线： 数据线：传送数据信息 ，其根数一般等于存储 字长的位数或字符的位 数。双向。 设备选择线： 设备选择线：传送设备 码，其根数取决于I/O指 令中设备码的位数。单 向。 命令线： 命令线：传输CPU向设 备发出的各种命令信号 ，其根数与命令信号多 少有关。单向总线。 状态线： 状态线：向主机报告I/O 设备状态的信号线。单 向总线。
CPU在任何瞬间只能接受一个中断源 CPU在任何瞬间只能接受一个中断源 的请求。 的请求。因此，当多个中断源提出中断请 求时，CPU必须对各中断源的请求进行排 队，且只能接受级别最高的中断源的请求 ，不允许级别低的中断源中断正在运行的 中断服务程序。此时，就可用MASK来改 变中断源的优先级别。 另外，CPU总是在统一的时间，即执 CPU总是在统一的时间， 总是在统一的时间 行每一条指令的最后时刻， 行每一条指令的最后时刻，查询所有设备 是否有中断请求。 是否有中断请求。 接口电路中D、INTR、MASK和中断 查询信号的关系如图示：
2、排队器 、 当多个中断源同时向CPU提出请求时，经 排队器的排队，只有优先级高的中断源排上 队，这样就能实现CPU按中断源优先级的高 低响应中断请求。 下图是设在各个接口电路中的排队电路— —链式排队器。
其中首尾相接的虚线部分组成的门电路是排 当各中断源均无中断请求时，各INTRi 为高电 队器的核心，由一个非门和一个与非门构成。 平，其INTP1 '、 INTP2' 、 INTP3 '……均为高电平 中断源优先级最高的是1号中断源。当多个中 。一旦某中断源提出中断请求,就迫使比其优先级 断源提出中断请求时，排队器输出端INTPi， 低的中断源之INTPi '变为低电平，封锁其发中断 只有一个为高电平，表示该中断源排上队。 请求。
第3章MCS-51单片机的中断系统
3.3 MCS-51的中断系统 的中断系统
4、中断响应过程 、 关中断：屏蔽其它中断请求信号。 关中断：屏蔽其它中断请求信号。 保护断点：将断点地址压入堆栈保存，即当前 值入栈 值入栈。 保护断点：将断点地址压入堆栈保存，即当前PC值入栈。 寻找中断源：中断服务程序入口地址送 ，转入中断服务。 寻找中断源：中断服务程序入口地址送PC，转入中断服务。 保护现场：将中断服务程序使用的所有寄存器内容入栈。 保护现场：将中断服务程序使用的所有寄存器内容入栈。 中断处理：执行中断源所要求的程序段。 中断处理：执行中断源所要求的程序段。 恢复现场：恢复被使用寄存器的原有内容。 恢复现场：恢复被使用寄存器的原有内容。 开中断：允许接受其它中断请求信号。 开中断：允许接受其它中断请求信号。 中断返回：执行 指令， 中断返回：执行RETI指令，栈顶内容 指令 栈顶内容→PC，程序跳转回断点。 ，程序跳转回断点。
当前PC入栈 书中作记号 当前 入栈
主程序 执行主程序 中断请求 断点 继续执行主程序 中断返回 执行中断 处理程序 中断响应
中断与转子的区别 中断是随机的， 中断是随机的，转子事先编程决定
3.3.1 中断的定义 2、几个术语 、 主程序：原来正常运行的程序称为主程序。 主程序：原来正常运行的程序称为主程序。 断点: 主程序被断开的位置（或地址）称为“断点” 断点 主程序被断开的位置（或地址）称为“断点”。 中断源:引起中断的原因，或发出中断申请的来源。 中断源 引起中断的原因，或发出中断申请的来源。 引起中断的原因 中断请求:中断源要求服务的请求称为“中断请求” 中断请求 中断源要求服务的请求称为“中断请求” 。 中断源要求服务的请求称为 中断响应： 终止当前执行的程序， 中断响应：CPU终止当前执行的程序，去执行相应中断源 终止当前执行的程序 的中断请求。 的中断请求。 中断服务或中断处理程序： 中断服务或中断处理程序： “中断”之后所执行的相应的处理程序。 中断”之后所执行的相应的处理程序。 中断系统：能够实现中断处理功能的部件。 中断系统：能够实现中断处理功能的部件。
实验九 FIQ 中断
2009061324 韦兴魁实验九FIQ 中断【实验目的】1. 熟悉FIQ 的中断向量和中断源；2. 掌握中断控制单元P_INT_Ctrl，P_INT_Clear 的设置方法；3. 掌握FIQ 中断的编程方法。
【实验设备】1.装有Windows 系统和µ’nSP™IDE 集成开发环境的PC 机一台，µ’nSP™十六位单片机实验箱一个。
2. 本实验用到的实验箱硬件模块为：SPCE061A 核心及周边电路模块（包含32 个I/O 口），发光二极管电路模块。
【实验要求】1. 编程要求：编写一个汇编语言程序。
2. 实现功能：打开并设置TimerA 和TimerB 定时器，并打开它们的FIQ 中断，当有TimerA/B 的FIQ中断请求时，响应相应的中断服务程序，在中断服务中翻转I/O 端口输出电平，以控制接在I/O 端口的发光二极管的亮灭。
3. 实验现象：TimerA 定时长度为2s，当进入TimerA 的FIQ 中断后，翻转IOA 口低四位的输出电平以控制接在IOA 低四位端口的发光二极管；TimerB 定时长度为1s，当进入TimerB 的FIQ中断后，翻转IOB 口低四位的输出电平以控制接在IOB 低四位端口的发光二极管。
程序运行时,可以观察到接在IOA 低四位端口的发光二极管亮灭的周期为4s，而接在IOB 低四位端口的为2s。
【实验原理】1.FIQ 中断SPCE061A 单片机的中断系统有三种类型的中断：软件中断、异常中断和事件中断。
其中事件中断有14 个中断源，可采用两种方式：快速中断请求（FIQ 中断）和中断请求（IRQ 中断）。
在后面的几个实验主要针对事件中断进行练习。
FIQ 中断对应Fosc/1024、TMA、TMB 三个中断源，通过写P_INT_Ctrl 来允许中断，并通过INT FIQ 或者FIQ ON 开总中断，INT FIQ 与FIQ ON 不同的是：INT FIQ 的功能是允许FIQ 中断，关闭IRQ 中断;FIQ ON 的功能是允许FIQ 中断。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一讲：第六章I/O接口原理-接口、端口、编址回顾：微机系统的层次结构，CPU、主机、接口电路及外部设备之间的结构关联，输入/输出的一般概念。
重点和纲要：微机系统主机与外部设备之间的数据传送，包括I/O端口的寻址方式，输入/输出的传送控制方式。
讲授内容：6. 1 输入/输出数据的传输控制方式一、输入/输出的一般概念1．引言输入/输出是微机系统与外部设备进行信息交换的过程。
输入/输出设备称为外部设备，与存储器相比，外部设备有其本身的特点，存储器较为标准，而外部设备则比较复杂，性能的离散性比较大，不同的外部设备，其结构方式不同，有机械式、电动式、电子式等；输入/输出的信号类型也不相同，有数字信号，也有模拟信号；有电信号，也有非电信号；输入/输出信息的速率也相差很大。
因此，CPU与外部设备之间的信息交换技术比较复杂。
CPU与外设之间的信息交换，是通过它们之间接口电路中的I/O端口来进行的，由于同一个外部设备与CPU之间所要传送的信息类型不同，方向不同，作用也不一样（例如数据信息、状态信息、控制信息、输入/输出等），所以接口电路中可以设置多个端口来分别处理这些不同的信息。
2．输入/输出端口的寻址方式微机系统采用总线结构形式，即通过一组总线来连接组成系统的各个功能部件（包括CPU、内存、I/O端口），CPU、内存、I/O端口之间的信息交换都是通过总线来进行的，如何区分不同的内存单元和I/O端口，是输入/输出寻址方式所要讨论解决的问题。
根据微机系统的不同，输入/输出的寻址方式通常有两种形式：(1)．存储器对应的输入、输出寻址方式这种方式又称为存储器统一编址寻址方式或存储器映象寻址方式。
方法：把外设的一个端口与存储器的一个单元作同等对待，每一个I/O端口都有一个确定的端口地址，CPU与I/O端口之间的信息交换，与存储单元的读写过程一样，内存单元与I/O端口的不同，只在于它们具有不同的的地址。
优点：①CPU对I/O端口的读/写操作可以使用全部存储器的读/写操作指令，也可以用对存储器的不同寻址方式来对I/O端口中的信息，直接进行算术、逻辑运算及循环、移位等操作。
②内存与外设地址的分配，可以用统一的分布图。
③不需要专门的输入、输出操作指令。
缺点：①内存与I/O端口统一编址时，在地址总线根数一定的情况下，使系统中实际可以直接寻址的内存单元数减少。
②一般情况下，系统中I/O端口数远小于内存单元数，所以在用直接寻址方式来寻址这些端口时，要表示一个端口地址，必须用与表示内存单元地址相同的字节数，使得指令代码较长，相应地读/写执行时间也较长，这对提高系统的运行速度是不利的。
Mortorola公司的M6800CPU等均采用这种寻址I/O端口的方式。
3. CPU与外设之间所传送的信息类型CPU与I/O端口之间所交换的信息，可以有下列几种类型：①数据信息：包括数字量、模拟量、开关量等，可以输入、也可以输出②状态信息：这是I/O端口送给CPU的有关本端口所对应的外设当前状态的信息。
供CPU进行分析、判断、决策。
③控制信息：这是CPU送给I/O端口的控制命令，使相应的外部设备完成特定的操作。
数据信息、状态信息和控制信息是不同类型的信息，它们所起的作用也不一样。
但在8086/8088微机系统中，这三种不同类型的信息的输入、输出过程是相同的。
为了加以区分，可以使它们具有不同的端口地址，在端口地址相同的情况下，可以规定操作的顺序，或者在输入/输出的数据中设置特征位。
二、CPU与外设之间输入/输出数据的传输控制方式CPU与外设之间传输数据的控制方式通常有三种：程序方式、中断方式和DMA方式。
1.程序方式指用输入/输出指令，来控制信息传输的方式，是一种软件控制方式，根据程序控制的方法不同，又可以分为无条件传送方式和条件传送方式。
①无条件传送方式条件：利用程控方式与外设交换信息时，如果输入/输出的时刻，都可以保证外设总是处于“准备好”状态，则可以直接利用输入/输出指令进行信息的输入/输出操作。
图5-1如图5-1，从硬件电路上来看：输入：加三态缓冲器（控制端由地址译码信号和RD信号选中，CPU用IN指令）输出：加锁存器（控制端由地址译码信号和WR信号选中，CPU用OUT指令）这种方式下的硬、软件设计都比较简单，但应用的局限性较大，因为很难保证外设在每次信息传送时都处于“准备好”状态，一般只用在诸如开关控制、七段数码管的显示控制等场合。
②条件传送方式又称查询方式，即通过程序查询相应设备的状态，若状态不符合，则CPU 不能进行输入/输出操作，需要等待；只有当状态信号符合要求时，CPU才能进行相应的输入/输出操作。
一般外设均可以提供一些反映其状态的信号，如对输入设备来说，它能够提供“准备好”（“READY”）信号，“READY”＝1 表示输入数据已准备好。
输出设备则提供“忙”(“BUSY”)信号，“BUSY”＝1表示当前时刻不能接收CPU来的数据，只有当“BUSY”＝0时，才表明它可以接受来自于CPU的输出数据。
过程：✧输入操作的程序流程如图5-2所示：对READY的状态查询，是通过读状态端口的相应位来实现的，输出的情况亦大致相同，这种传送控制方式的最大优点是，能够保证输入/输出数据的正确性。
✧输入接口以输入设备将数据送入锁存，发选通信号开始，→READY＝1→CPU查询（读READY）→读数据→清除READY。
见图5－3 图5－2✧输出接口CPU送数据至锁存器，发选通信号，→a。
通知外设取数据；→b。
BUSY →输出设备取完数据→ACK→清BUSY→CPU查询。
见图5－4图5-3图5-4例1 假设从某输入设备上输入一组数据送缓冲区，接口电路如图5-3，若缓冲区已满则输出一组信息“BOFFER OVERFLOW”，然后结束。
设该设备的启动地址为0FCH，数据端口为0F8H，状态端口为FAH。
程序如下：DATA SEGMENTMESS1 DB “BUFFER OVERFLOW”，“$”BUFF DB 60 DUP(?)DATA ENDSCODE SEGMENTASSUME CS：CODE，DS：DATASTART：MOV AX，DATAMOV DS，AXMOV BX，OFFSET BUFF ；送缓冲区指针MOV CX，60 ；送计数初值OUT 0FCH，AL ；启动设备WAIT：IN AL，OFAH ；查询状态，若为0，则等待TEST AL，01HJZ WAITIN AL，0F8H ；输入数据MOV [BX]，ALINC BXLOOP WAIT ；检测缓冲区是否满，不满再输入MOV DX，OFFSET MESS1 ；缓冲区满，输出标志字符串MOV AH，09HINT 21HMOV AH，4CHINT 21HCODE ENDSEND START优先级问题当CPU需对多个设备进行查询时，就出现了所谓的优先级问题，即究竟先为哪个设备服务，一般来讲，在这种情况下都是采用轮流查询的方式来解决，如图5-5所示这时的优先级是很明显的，即先查图5-5询的设备具有较高的优先级。
但这种优先级管理方式，也存在着一个问题，即某设备的优先级是变化的，如当为设备B服务以后，这时即使A已准备好，它也不理睬，而是继续查询C，也就是说A的优先地位并不巩固（即不能保证随时处于优先）。
为了保证A随时具有较高的优先级，可采用加标志的方法，当CPU 为B服务完以后，先查询A是否准备好，若此时发现A已准备好，立即转向对A的查询服务，而不是为C设备服务。
第二讲：I/O接口原理-中断方式、DMA方式回顾：微机系统主机与外部设备之间的数据传送，包括I/O端口的寻址方式，输入/输出的传送控制方式。
重点和纲要：I/O接口原理（中断方式、DMA方式）。
讲授内容：1. 中断传送方式（1）为什么要采用中断传送方式从查询式的传输过程可以看出，它的优点是硬件开销小，使用起来比较简单。
但在此方式下，CPU要不断地查询外设的状态，当外设未准备好时，CPU就只能循环等待，不能执行其它程序，这样就浪费了CPU的大量时间，降低了主机的利用率。
为了解决这个矛盾，我们提出了中断传送方式：即当CPU进行主程序操作时，外设的数据已存入输入端口的数据寄存器；或端口的数据输出寄存器已空，由外设通过接口电路向CPU发出中断请求信号，CPU在满足一定的条件下，暂停执行当前正在执行的主程序，转入执行相应能够进行输入/输出操作的子程序，待输入/输出操作执行完毕之后CPU即返回继续执行原来被中断的主程序。
这样CPU就避免了把大量时间耗费在等待、查询状态信号的操作上，使其工作效率得以大大地提高。
能够向CPU发出中断请求的设备或事件称为中断源。
微机系统引入中断机制后，使CPU与外设（甚至多个外设）处于并行工作状态，便于实现信息的实时处理和系统的故障处理。
中断方式的原理示意图如图5-6所示。
（2）中断方式下的接口电路图5-6中断方式提高了CPU的工作效率，但是它同时也提高了系统的硬件开销。
因为系统需增加含有中断功能接口电路，用来产生中断请求信号。
以输入方式为例，接口电路如图5－7所示。
图5-7数据输入的过程：当外设发STB→数据入锁存器，中断请求触发器置1→若没有屏蔽则产生INTR→CPU满足条件（允许中断；指令执行完）发INTA→（进入中断服务子程序）读数据，发RD，和地址→清中断请求触发器，数据送D0～D7。
（输出过程请自己思考）（3）中断优先级问题的提出：当系统中有多个设备提出中断请求时，就有一个该响应谁的问题，也就是一个优先级的问题，解决优先级的问题一般可有三种方法：软件查询法、简单硬件方法及专用硬件方法。
下面分别介绍：①软件查询法只需有简单的硬件电路，如将A、B、C三台设备的中断请求信号“或”后作为系统INTR，这时，A、B、C三台设备中只要至少有一台设备提出中断请求，都可以向CPU发中断请求。
进入中断服务子程序后，再用软件查询的方式分别对不同的设备的服务，查询程序的设计思想同查询式，查询的前后顺序就给出了设备的优先级，框图如图所示。
②简单硬件方法以链式中断优先权排队电路为例，基本设计思想：将所有的设备连成一条链，靠近CPU的设备优先级最高，越远的设备优先级别越低，则发出中断响应信号，若级别高的设备发出了中断请求，在它接到中断响应信号的同时，封锁其后的较低级设备使得它们的中断请求不能响应，只有等它的中断服务结束以后才开放，允许为低级的设备服务。
如图所示。
③专用硬件方式采用可编程的中断控制器芯片，如Intel8259A。
图5-11 中断控制器的系统连接有了中断控制器以后，CPU的INTR和INTA引脚不再与接口直接相连，而是与中断控制器相连，外设的中断请求信号通过IR0～IR7进入中断控制器，经优先级管理逻辑确认为级别最高的那个请求的类型号会经过中断类型寄存器在当前中断服务寄存器的某位上置1，并向CPU发INTR请求，CPU发出INTA信号后，中断控制器将中断类型码送出。