电子技术ch8门电路和cmos—80学时(2012修改版)
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第11章 门电路
§ 11.1 概述 § 11.2 分离元件门电路 § 11.3 TTL集成门电路
§ 11.4 其它类型的TTL门电路
（2-1）
§ 11.1 概述
门电路是用以实现逻辑关系的电子电 路，与我们所讲过的基本逻辑关系相对应， 门电路主要有：与门、或门、与非门、或 非门、异或门等。 在数字电路中，一般用高电平代表1、 低点平代表0，即所谓的正逻辑系统。
S
N
G
D
N
开启电压） 感应出足够多电 子，这里出现以 电子导电为主的 N型导电沟道。
感应出电子
P
UGS (th) 称为阈值电压
(1-52)
uGS U GS(th )时，管子工作在夹断区
UGS S G
UDS
D
UGS较小时，导 电沟道相当于电 阻将D-S连接起 来，UGS越大此 电阻越小。
N
P
N
uGS U GS(th )时，导电沟道形成。
R1 3k b1
+5V
R2
R4
T3
1V
T2
“1”
A B C
c1
T1
全导通
T4
截止 F
R5
T5
R3
（2-14）
2、输入全为高电平（3.4V）时
R1
+5V
R2
全反偏
3k b1
“1”
A B C
c1
T1
T2
F
T5
uF=0.3V 此电路 F ABC
R3
饱和
（2-15）
11.3.2 TTL与非门的特性和技术参数 一、电压传输特性
+5V
&
ui u0
测试电路
（2-16）
输出高电平 u0(V)
UOH (3.4V)
u0(V) “1” 输出低点平
UOL (0.3V) UOH
UOL
(0.3V)
1
2 3 ui(V)
1
2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性
（2-17）
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.6V 2、阈值电压VTH ui<VTH时，认为ui是低电平。 ui>VTH时，认为ui是高电平。 VTH=1.4V
（2-18）
UOL =0.3V 。
二、输入、输出负载特性
1、前后级之间电流的联系 ？
&
&
（2-19）
前级输出为 高电平时 +5V
R2 R4
+5V
R1
T3
R5
反偏
T4
T1 流出前级 电流IOH （拉电流） 后级
前级
（2-20）
前级输出为 低电平时 +5V R1 流入前级的电 R2 流IOL 约 1.4mA 3k (灌电流) b1 c1 T2 T1
5.3.1 TTL与非门的基本原理
（2-10）
TTL与非门的内部结构
R1 3k b1 A B C
+5V
R2 T3
R4
c1
T1
T2
T4
R5
T5
F
F A B C
R3
（2-11）
1、任一输入为低电平（0.3V）时
不足以让 T2、T5导通 A B C “0” R1 3k 1V b1
+5V
R2 T3
IOL I iL1 I iL2
输出高电平时，流出前级的电流（拉电流）：
IOH I iH1 I iH2
与非门的扇出系数一般是10。
（2-25）
1、悬空的输入端相当于接高电平。 2、为了防止干扰，可将悬空的输入 端接高电平。
（2-26）
4、平均传输时间 ui 50% o uo t 50% o tpd1 tpd2
（2-2）
Vcc R Vi K Vo Vcc
只要能判断高 低电平即可
1
可用三极 管代替
0V
0
K开------Vo=1, 输出高电平 K合------Vo=0, 输出低电平
（2-3）
三极管的开关特性：
+ucc R1
uA t
A
R2
F
uF t
0.3V
+ucc
（2-4）
§ 11.2 分离元件门电路
+12V
当VDS增加到使VGDVth时，预 夹断点向源极端延伸成小的夹 断区。由于预夹断区呈现高阻， 而未夹断沟道部分为低阻，因 此， VDS增加的部分基本上降 落在该夹断区内，而沟道中的 电场力基本不变，漂移电流基 本不变，所以，从漏端沟道出 现预夹断点开始， ID基本不随 VDS增加而变化。为恒流区。
F AB
E0
高电平起作用
输出高阻
（2-39）
用途：三态门主要作为TTL电路与总线间 的接口电路
公 用 总 线
E1 E2
０
１ ０
E1、E2、 E3分时接 入高电平
E3
（2-40）
TTL与非门
&
集电极开路的与非门（OC门）
&
三态门
A
B
&
F
E
（2-41）
场效应管和传输门
1 场效应管 2 传输门电路
iD 0。
N沟道
P沟道 增强型
N沟道
P沟道 耗尽型
二、绝缘栅型场效应管结构 N沟道增强型 源极 栅极 漏极 G S D 金属铝 D 两个N区
N
P
N
P型基底 SiO2绝缘层
G S
(1-47)
导电沟道
S
G
D D
N
P
N
G
S
N 沟道耗尽型
予埋了导 电沟道
(1-48)
D S
G
D
G
P
N
P
S
P 沟道增强型
T5
+5V
R1
T1
前级
R3
后级
（2-21）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入 输入端的电流<1.6mA。 输入为高电平时流入 输入端的电流<40μ A。 一般 IOL< 16mA 一般 IOH <0.4 mA
UGS S N
UDS D N
G
P
U GD U GS U DS U GS(th )
（2-56）
所以场效应管为电压控制器件，用 g m 来描述 动态的 u gs 对i 的控制作用，称为低频跨导。 d
gm
iD uGS
u DS C
2
U GS (th )
I DO I DQ
I DO是uGS 2UGS (th)时的iD
(1-53)
2） UGS一定， UDS 对沟道的控制作用
UGS S G
UDS
D
当UDS不太大时， 导电沟道在两个N 区间是均匀的。
N
P
U DS U DG U GS
N
当UDS较大时， 靠近D区的导 电沟道变窄。
U DG U DS U GS U GD
U GD U GS U DS
E
R1 D
+5V
R2 T3
R4
T1
T2
T4
R5
T5
F
F AB
R3
（2-36）
导通 1 E
A B
截止 +5V
R2 T3
0
E
R1 D
R4
高阻态
T4
T1
T2
R5
T5
F
R3
截止
（2-37）
符号 A B
E
功能表
F
&
E0
F AB
输出高阻
E1
低电平起作用
（2-38）
符号 A B
E
功能表
F
&
E1
(1-54)
UGS一定， UDS 对沟道的控制作用
UGS一定， UDS增加到 UGD＝UGS(th)时,漏端的沟道被 夹断，称为予夹断。
注意：U GD 此时：
U GS U DS
U GD U GS U DS U GS(th )
UGS
S N P G
UDS 管子予夹断时： D N
U DS U GS U GS(th )
2. 输入电阻高
(107 1015 ，IGFET 可高达 1015 ) 3. 工艺简单、易集成、功耗小、体积小、成本低
(1-45)
绝缘栅型场效应管Metal 分为
Oxide Semiconductor —— MOSFET
增强型 N沟道、P沟道 耗尽型 N沟道、P沟道
耗尽型： v GS 0时， 存在导电沟道， iD 0。 增强型： v GS 0时， 没有导电沟道，
uA
F
uF 0.3 3.3
A
R2
3V 0V
三极管非门
（2-7）
+12V D1 D2
+12V +3V R1 R2 D
A B
F
二极管与门
三极管非门
与非门
（2-8）
1、体积大、工作不可靠。 2、需要不同电源。
3、各种门的输入、输出电平不匹配。
（2-9）
§ 11.3 TTL集成门电路 与分离元件电路相比，集成电路具 有体积小、可靠性高、速度快的特点， 而且输入、输出电平匹配，所以早已广 泛采用。根据电路内部的结构，可分为 DTL、TTL、HTL、MOS管集成门电 路。
绝缘栅型 IGFET(Insulated Gate FET) (MOS管)
结型 JFET (Junction Field Effect Transistor)
(1-43)
结型
N 沟道 耗尽型 P 沟道 (MOS管)
绝缘栅
N 沟道 耗尽型 P 沟道 N 沟道 增强型 P 沟道
（2-44）
特点：
1. 单极性器件(每个FET中只有一种载流子导电)
ID
当UDS较大时，靠近D区的导电沟道变窄，此时VDS 基本均 匀降落在沟道中，沟道呈斜线分布。为可变电阻区。
(1-55)
UDS再增大，则被 夹断区向下延伸。
i D 电流由未被 此时， 夹断区域中的载流 子形成，基本不随 UDS的增加而增加， 呈恒流特性。显然， 可以通过改变uGS 来 控制 iD 的大小。这 就是uGS 对 iD 的控制 作用。
（2-57） (1-57)
电流方程：
i D I DO ( 1) U GS (th )
uGS
2
I DO是uGS 2UGS (th)时的iD
(1-58)
当VDS为0或 较小时，VGD＞ Vth，此时VDS 基 本均匀降落在沟 道中，沟道呈斜 线分布。为可变 电阻区。
当VDS增加到使 VGD=Vth时，漏极处沟道 将缩减到刚刚开启的情 况，称为预夹断。源区 的自由电子在VDS电场力 的作用下，仍能沿着沟 道向漏端漂移，一旦到 达预夹断区的边界处， 就能被预夹断区内的电 场力扫至漏区，形成漏 极电流。为预夹断区。
R1
+5V
R2
UCC RL
3k b1
A B C
c1
T1
T2
T5
R3
F
（2-30）
1、OC门可以实现“线与”功能
UCC
UCC
&
F1
RL
F
RL
T5 T5 T5
&
F2
输出级
&
F3
F=F1F2F3
（2-31）
F=F1F2F3?
UCC
RL
F1 F2
F=0
F
任一导通
F3
（2-32）
F=F1F2F3?
UCC
R4
c1
T1
三个PN结
T2
T4
R5
T5
F
R3
导通需2.1V
（2-12）
1、任一输入为低电平（0.3V）时
R1 3k 1V b1 A B C “0”
+5V
R2 T3
R4
c1
R5
T1
T4
F uo
uo=5-uR2-ube3-ube43.4V 高电平！
（2Βιβλιοθήκη Baidu13）
2、输入全为高电平（3.4V）时 电位被嵌 在2.1V 全反偏
uA
A B
uB 0V 3V 0V 3V
uF 0.3V 0.3V 0.3V 3.3V
D1
D2
F
0V 0V 3V 3V
二极管与门
（2-5）
A
B
D1
D2
F
uA 0V 0V
-12V
uB 0V 3V 0V 3V
uF -0.3V 2.7V 2.7V 2.7V
3V 3V
二极管或门
（2-6）
嵌位二极管
+12V +3V R1 D
(1-49)
S
G
D
D
G S P沟道耗尽型
P
N
P
予埋了导电沟道
(1-50)
三、MOS管的工作原理 1）UGS 对沟道的控制作用
UGS=0时 UGS S N P
(1-51)
以N 沟道增强型为例
UDS D N
ID=0
对应截止区
G
D-S 间相当于 两个反接的 PN结
UGS>0时
UGS UDS
UGS足够大, （UGS > UGS (th)
（2-22）
2、扇出系数 与门电路输出驱动同类门的个数 前级输出为 高电平时 例如： +5V
R2 R4
T3
R5
IiH1
T4
T1
IiH2
IOH IiH3
T1 T1
（2-23）
前级
前级输出为 低电平时 +5V
R1 3k b1
R2
IiL1
c1
T1
T2
IOL IiL2
T5
前级
R3
IiL3
（2-24）
输出低电平时，流入前级的电流（灌电流）：
（2-42）
一、场效应管FET (Field Effect Transistor)
场效应晶体三极管是由一种
载流子导电的、用输入电压控制 输出电流的半导体器件。从参与
导电的载流子来划分，它有自由
电子导电的N沟道器件和空穴导 电的P沟道器件。
按照场效应三极管的结构划分，有结型场 效应管和绝缘栅型场效应管两大类。
RL
F1 F2
F=1
F
所以： F=F1F2F3!
全部截止
F3
（2-33）
2、负载电阻RL和电源 UCC可以根据情况选 择
+30V J & 220V
J
（2-34）
11.4.２ 三态门
R1
+5V
D R2 T3
E
1
A B
E
T1
R4
T2
T4
R5
T5
F
E---控制端
R3
（2-35）
截止 0 E
A B
1
（2-27）
平均传输时间
t pd 1 (t pd 1 t pd 2 ) 2
t
§ 11.4 其它类型的TTL门电路 5.4.1 集电极开路的与非门（OC门）
R1
3k b1 A B C
+5V
R2 T3 T2 T5
无T3,T4 F
c1
T1
R3
集电极悬空
（2-28）
符号
！
&
&
（2-29）
应用时输出端要接一上拉负载电阻RL
§ 11.1 概述 § 11.2 分离元件门电路 § 11.3 TTL集成门电路
§ 11.4 其它类型的TTL门电路
（2-1）
§ 11.1 概述
门电路是用以实现逻辑关系的电子电 路，与我们所讲过的基本逻辑关系相对应， 门电路主要有：与门、或门、与非门、或 非门、异或门等。 在数字电路中，一般用高电平代表1、 低点平代表0，即所谓的正逻辑系统。
S
N
G
D
N
开启电压） 感应出足够多电 子，这里出现以 电子导电为主的 N型导电沟道。
感应出电子
P
UGS (th) 称为阈值电压
(1-52)
uGS U GS(th )时，管子工作在夹断区
UGS S G
UDS
D
UGS较小时，导 电沟道相当于电 阻将D-S连接起 来，UGS越大此 电阻越小。
N
P
N
uGS U GS(th )时，导电沟道形成。
R1 3k b1
+5V
R2
R4
T3
1V
T2
“1”
A B C
c1
T1
全导通
T4
截止 F
R5
T5
R3
（2-14）
2、输入全为高电平（3.4V）时
R1
+5V
R2
全反偏
3k b1
“1”
A B C
c1
T1
T2
F
T5
uF=0.3V 此电路 F ABC
R3
饱和
（2-15）
11.3.2 TTL与非门的特性和技术参数 一、电压传输特性
+5V
&
ui u0
测试电路
（2-16）
输出高电平 u0(V)
UOH (3.4V)
u0(V) “1” 输出低点平
UOL (0.3V) UOH
UOL
(0.3V)
1
2 3 ui(V)
1
2 3 ui(V)
阈值UT=1.4V
传输特性曲线
理想的传输特性
（2-17）
1、输出高电平UOH、输出低电平UOL UOH2.4V UOL 0.4V 便认为合格。 典型值UOH=3.6V 2、阈值电压VTH ui<VTH时，认为ui是低电平。 ui>VTH时，认为ui是高电平。 VTH=1.4V
（2-18）
UOL =0.3V 。
二、输入、输出负载特性
1、前后级之间电流的联系 ？
&
&
（2-19）
前级输出为 高电平时 +5V
R2 R4
+5V
R1
T3
R5
反偏
T4
T1 流出前级 电流IOH （拉电流） 后级
前级
（2-20）
前级输出为 低电平时 +5V R1 流入前级的电 R2 流IOL 约 1.4mA 3k (灌电流) b1 c1 T2 T1
5.3.1 TTL与非门的基本原理
（2-10）
TTL与非门的内部结构
R1 3k b1 A B C
+5V
R2 T3
R4
c1
T1
T2
T4
R5
T5
F
F A B C
R3
（2-11）
1、任一输入为低电平（0.3V）时
不足以让 T2、T5导通 A B C “0” R1 3k 1V b1
+5V
R2 T3
IOL I iL1 I iL2
输出高电平时，流出前级的电流（拉电流）：
IOH I iH1 I iH2
与非门的扇出系数一般是10。
（2-25）
1、悬空的输入端相当于接高电平。 2、为了防止干扰，可将悬空的输入 端接高电平。
（2-26）
4、平均传输时间 ui 50% o uo t 50% o tpd1 tpd2
（2-2）
Vcc R Vi K Vo Vcc
只要能判断高 低电平即可
1
可用三极 管代替
0V
0
K开------Vo=1, 输出高电平 K合------Vo=0, 输出低电平
（2-3）
三极管的开关特性：
+ucc R1
uA t
A
R2
F
uF t
0.3V
+ucc
（2-4）
§ 11.2 分离元件门电路
+12V
当VDS增加到使VGDVth时，预 夹断点向源极端延伸成小的夹 断区。由于预夹断区呈现高阻， 而未夹断沟道部分为低阻，因 此， VDS增加的部分基本上降 落在该夹断区内，而沟道中的 电场力基本不变，漂移电流基 本不变，所以，从漏端沟道出 现预夹断点开始， ID基本不随 VDS增加而变化。为恒流区。
F AB
E0
高电平起作用
输出高阻
（2-39）
用途：三态门主要作为TTL电路与总线间 的接口电路
公 用 总 线
E1 E2
０
１ ０
E1、E2、 E3分时接 入高电平
E3
（2-40）
TTL与非门
&
集电极开路的与非门（OC门）
&
三态门
A
B
&
F
E
（2-41）
场效应管和传输门
1 场效应管 2 传输门电路
iD 0。
N沟道
P沟道 增强型
N沟道
P沟道 耗尽型
二、绝缘栅型场效应管结构 N沟道增强型 源极 栅极 漏极 G S D 金属铝 D 两个N区
N
P
N
P型基底 SiO2绝缘层
G S
(1-47)
导电沟道
S
G
D D
N
P
N
G
S
N 沟道耗尽型
予埋了导 电沟道
(1-48)
D S
G
D
G
P
N
P
S
P 沟道增强型
T5
+5V
R1
T1
前级
R3
后级
（2-21）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入 输入端的电流<1.6mA。 输入为高电平时流入 输入端的电流<40μ A。 一般 IOL< 16mA 一般 IOH <0.4 mA
UGS S N
UDS D N
G
P
U GD U GS U DS U GS(th )
（2-56）
所以场效应管为电压控制器件，用 g m 来描述 动态的 u gs 对i 的控制作用，称为低频跨导。 d
gm
iD uGS
u DS C
2
U GS (th )
I DO I DQ
I DO是uGS 2UGS (th)时的iD
(1-53)
2） UGS一定， UDS 对沟道的控制作用
UGS S G
UDS
D
当UDS不太大时， 导电沟道在两个N 区间是均匀的。
N
P
U DS U DG U GS
N
当UDS较大时， 靠近D区的导 电沟道变窄。
U DG U DS U GS U GD
U GD U GS U DS
E
R1 D
+5V
R2 T3
R4
T1
T2
T4
R5
T5
F
F AB
R3
（2-36）
导通 1 E
A B
截止 +5V
R2 T3
0
E
R1 D
R4
高阻态
T4
T1
T2
R5
T5
F
R3
截止
（2-37）
符号 A B
E
功能表
F
&
E0
F AB
输出高阻
E1
低电平起作用
（2-38）
符号 A B
E
功能表
F
&
E1
(1-54)
UGS一定， UDS 对沟道的控制作用
UGS一定， UDS增加到 UGD＝UGS(th)时,漏端的沟道被 夹断，称为予夹断。
注意：U GD 此时：
U GS U DS
U GD U GS U DS U GS(th )
UGS
S N P G
UDS 管子予夹断时： D N
U DS U GS U GS(th )
2. 输入电阻高
(107 1015 ，IGFET 可高达 1015 ) 3. 工艺简单、易集成、功耗小、体积小、成本低
(1-45)
绝缘栅型场效应管Metal 分为
Oxide Semiconductor —— MOSFET
增强型 N沟道、P沟道 耗尽型 N沟道、P沟道
耗尽型： v GS 0时， 存在导电沟道， iD 0。 增强型： v GS 0时， 没有导电沟道，
uA
F
uF 0.3 3.3
A
R2
3V 0V
三极管非门
（2-7）
+12V D1 D2
+12V +3V R1 R2 D
A B
F
二极管与门
三极管非门
与非门
（2-8）
1、体积大、工作不可靠。 2、需要不同电源。
3、各种门的输入、输出电平不匹配。
（2-9）
§ 11.3 TTL集成门电路 与分离元件电路相比，集成电路具 有体积小、可靠性高、速度快的特点， 而且输入、输出电平匹配，所以早已广 泛采用。根据电路内部的结构，可分为 DTL、TTL、HTL、MOS管集成门电 路。
绝缘栅型 IGFET(Insulated Gate FET) (MOS管)
结型 JFET (Junction Field Effect Transistor)
(1-43)
结型
N 沟道 耗尽型 P 沟道 (MOS管)
绝缘栅
N 沟道 耗尽型 P 沟道 N 沟道 增强型 P 沟道
（2-44）
特点：
1. 单极性器件(每个FET中只有一种载流子导电)
ID
当UDS较大时，靠近D区的导电沟道变窄，此时VDS 基本均 匀降落在沟道中，沟道呈斜线分布。为可变电阻区。
(1-55)
UDS再增大，则被 夹断区向下延伸。
i D 电流由未被 此时， 夹断区域中的载流 子形成，基本不随 UDS的增加而增加， 呈恒流特性。显然， 可以通过改变uGS 来 控制 iD 的大小。这 就是uGS 对 iD 的控制 作用。
（2-57） (1-57)
电流方程：
i D I DO ( 1) U GS (th )
uGS
2
I DO是uGS 2UGS (th)时的iD
(1-58)
当VDS为0或 较小时，VGD＞ Vth，此时VDS 基 本均匀降落在沟 道中，沟道呈斜 线分布。为可变 电阻区。
当VDS增加到使 VGD=Vth时，漏极处沟道 将缩减到刚刚开启的情 况，称为预夹断。源区 的自由电子在VDS电场力 的作用下，仍能沿着沟 道向漏端漂移，一旦到 达预夹断区的边界处， 就能被预夹断区内的电 场力扫至漏区，形成漏 极电流。为预夹断区。
R1
+5V
R2
UCC RL
3k b1
A B C
c1
T1
T2
T5
R3
F
（2-30）
1、OC门可以实现“线与”功能
UCC
UCC
&
F1
RL
F
RL
T5 T5 T5
&
F2
输出级
&
F3
F=F1F2F3
（2-31）
F=F1F2F3?
UCC
RL
F1 F2
F=0
F
任一导通
F3
（2-32）
F=F1F2F3?
UCC
R4
c1
T1
三个PN结
T2
T4
R5
T5
F
R3
导通需2.1V
（2-12）
1、任一输入为低电平（0.3V）时
R1 3k 1V b1 A B C “0”
+5V
R2 T3
R4
c1
R5
T1
T4
F uo
uo=5-uR2-ube3-ube43.4V 高电平！
（2Βιβλιοθήκη Baidu13）
2、输入全为高电平（3.4V）时 电位被嵌 在2.1V 全反偏
uA
A B
uB 0V 3V 0V 3V
uF 0.3V 0.3V 0.3V 3.3V
D1
D2
F
0V 0V 3V 3V
二极管与门
（2-5）
A
B
D1
D2
F
uA 0V 0V
-12V
uB 0V 3V 0V 3V
uF -0.3V 2.7V 2.7V 2.7V
3V 3V
二极管或门
（2-6）
嵌位二极管
+12V +3V R1 D
(1-49)
S
G
D
D
G S P沟道耗尽型
P
N
P
予埋了导电沟道
(1-50)
三、MOS管的工作原理 1）UGS 对沟道的控制作用
UGS=0时 UGS S N P
(1-51)
以N 沟道增强型为例
UDS D N
ID=0
对应截止区
G
D-S 间相当于 两个反接的 PN结
UGS>0时
UGS UDS
UGS足够大, （UGS > UGS (th)
（2-22）
2、扇出系数 与门电路输出驱动同类门的个数 前级输出为 高电平时 例如： +5V
R2 R4
T3
R5
IiH1
T4
T1
IiH2
IOH IiH3
T1 T1
（2-23）
前级
前级输出为 低电平时 +5V
R1 3k b1
R2
IiL1
c1
T1
T2
IOL IiL2
T5
前级
R3
IiL3
（2-24）
输出低电平时，流入前级的电流（灌电流）：
（2-42）
一、场效应管FET (Field Effect Transistor)
场效应晶体三极管是由一种
载流子导电的、用输入电压控制 输出电流的半导体器件。从参与
导电的载流子来划分，它有自由
电子导电的N沟道器件和空穴导 电的P沟道器件。
按照场效应三极管的结构划分，有结型场 效应管和绝缘栅型场效应管两大类。
RL
F1 F2
F=1
F
所以： F=F1F2F3!
全部截止
F3
（2-33）
2、负载电阻RL和电源 UCC可以根据情况选 择
+30V J & 220V
J
（2-34）
11.4.２ 三态门
R1
+5V
D R2 T3
E
1
A B
E
T1
R4
T2
T4
R5
T5
F
E---控制端
R3
（2-35）
截止 0 E
A B
1
（2-27）
平均传输时间
t pd 1 (t pd 1 t pd 2 ) 2
t
§ 11.4 其它类型的TTL门电路 5.4.1 集电极开路的与非门（OC门）
R1
3k b1 A B C
+5V
R2 T3 T2 T5
无T3,T4 F
c1
T1
R3
集电极悬空
（2-28）
符号
！
&
&
（2-29）
应用时输出端要接一上拉负载电阻RL