带隙基准电压源

1
X
VREF
Q1
1
n
Q3
VREF VBE 2 (1
R2 )VT ln n R3
VREF VBE 3
R2 *VT ln n R3
实际架构
CMOS工艺：EUM6804
实际架构
CMOS工艺：EUM6804
实际架构
CDMOS工艺：EUM6861
实际架构
CDMOS工艺：EUM6861
VT VPTAT
a2
VREF V V a1 BE a2 T 0 T T T
利用上面的正、负温度系数电压，我们可以设计出一个令人满 的零温度系数带隙基准电压源：
因此令 a1 1
VREF VBE a2 (VT ln n)
原理
室温附近：
VBE / T 1.5mV / K
Si的带隙电压1.12eV
VBE VBE (3 m)VT Eg / q T T
VBE 1.5mV / K T
原理
② 正温度系数热电压 在1964年人们第一次认识到两个双极晶体管工作在不相等的电 流密度下时，他们的基极发射极电压的差值就与绝对温度成正比， 具体如下图所示：
实际架构
VBE VT IC 1 IC 1 I S ln VT ( ) T T IS I C T I S T
VREF （V）
1.27 1.26 1.24 1.23 1.22 -40 -20 0 20 40 60 80 100
随温度的变化并不是简单的一阶变化， 因此实际设计出来的电压基准源如右图所示： 因此前人基于 PN 结的高阶温度特性， 在 IEEE 的期刊上发表了大量的温度补偿电 路，用于补偿PN结的高阶温度系数，以进 一步降低带隙基准电压源随温度变化。
VBE k ln n 0.087 ln n(mV / K ) T q
原理
将与绝对温度呈正比例变化的电压VT 和与绝对温度呈反比例变化 的电压VBE进行线性组合从而产生带隙电压基准源。
与绝对温度呈反比电压
VBE VCTAT
a1
∑
零温度系数电压
VREF a1VBE a2VT
与绝对温度呈正比电压
实际架构
具有BJT管的工艺（Bipolar工艺，BiCMOS或者BCD工艺）
VREF VBE 3 VT *
R2 ln n R3
Classical Widlar Bandgap Reference
实际架构
BCD工艺：EUM6102
实际架构
BCD工艺：EUM6102
实际架构
无BJT管的工艺：CMOS或者CDMOS
VBE k ln n 0.087 ln n(mV / K ) T q
要获得零温度系数的电压基准源，那么：
VREF （V）
1.27 1.26 1.24 1.23 1.22 -40 -20 0 20 40 60 80 100
a2 ln n 17.2
零温度系数带隙基准电压源：
VREF VBE 17.2VT 1.25
R3
1
I VBE / R3
VREF R VBE 2 I *( R2 R3 ) VBE 2 (1 2 )VT ln n R3
Q2 Q2
n
Q1
Q2
Q2
产业界设计时n通常取8
Q2
Q1
Q2
Q2
Q2
Q2
n 确定后，可以推算出电阻 R3 和 R2 的比例和 VBE ， 从而根据电阻的方块阻值以及电路对静态电流的要求确 定电阻的L/W比值。
提纲
1
意义
2
原理
3
实际架构
意义
电压基准源通常要求具有较高的精度和稳定度： • 不随电源电压变化 • 不随温度变化 • 不随半导体工艺变化 由于电压基准源的上述特性，其在集成电路的设计中扮演极其重要 的作用。尤其各种DAC，ADC，传感器芯片，检测芯片，电源管理类等 芯片中广泛使用！ 而目前产业界用得最多的电压基准源就是带隙基准电压源，几乎在 绝大多数的芯片都能看到带隙基准电压源的身影！在模拟集成电路设计 的三大教材中也专门对此进行了讲解说明：
那么我们首先来回顾一下上面提到的两种随温度变化的电压：
• PN结结电压 • 热电压
原理
① 负温度系数PN结结电压：
VBE VT ln
IC IS
IS是饱和电流，VT是热电压，IC是二极管正向电流或者双极管的集电极电流
VBE VT IC 1 IC 1 I S ln VT ( ) T T IS I C T I S T
原理
半导体工艺中具有正温度系数和负温度系数的两种电压： • • 负温度系数的PN结电压VBE 正温系数的热电压VT
为了产生零温度系数电压基准信号可将负温度系数的PN结电压 VBE和正温度系数的热电压VT 进行组合即可实现，这样就会得到零 温度系数（ZTC：Zero Temperature Coefficient）带隙电压基准源。
《CMOS Analog Circuit Design》 第4章4.6节 《Design of Analog CMOS Integrated Circuits》 第11章整章 《Analysis and Design of Analog Integrated Circuits 》 第4章4.4节 Phillip E. Allen Behzad Razavi Paul R. Gray
1. 2. 3. 4. 5. 6.
T (℃)
Y. P., Tsividis, “Accurate analyzes of temperature effects in IC –VBE characteristics with application to bandgap reference sources,” IEEE J. Solid State Circuits, vol. 15, pp. 1076–1084, Dec. 1980. M. Gunawan, G. Meijer, J. Fonderie and J. Huijsing, “A curvature-corrected low-voltage bandgap reference,” IEEE J. Solid-State Circuits, vol. 28, pp. 667–670, June 1993. I. Lee, G. kim and W. Kim, “Exponential Curvature-Compensated BiCMOS Bandgap Reference,” IEEE J. Solid-State Circuits, vol. 29, pp. 1396–1403, Nov. 1994 G. A. Rincon-Mora and P. E. Allen, “A 1.1-V Current-Mode and Piecewise-Linear Curvature-Corrected Bandgap Reference,” IEEE J. Solid-State Circuits, vol. 33, pp. 1551–1554, Oct. 1998 P. Malcovati, F. Maloberti, C. Fiocchi, and M. Pruzzi, “Curvature-Compensated BiCMOS Bandgap with 1-V Supply Voltage,” IEEE J. Solid-State Circuits, vol. 36, pp. 1076–1081, July 2001 Ka Nang Leung, Philip K. T. Mok, “A Sub-1-V 15-ppm/℃ CMOS Bandgap Voltage Reference without Requiring Low Threshold Voltage Device,” IEEE J. Solid-State Circuits, vol. 37, pp. 526–530, Apr. 2002.
T (℃)
原理
如何实现上述两个电压的相加？
VBE1 VT ln I I S1 VBE 2 VT ln I IS 2 VT ln
VREF
I nI S1
R1
I X
R2
I Y
A0
VBE VBE1 VBE 2
I I VT ln VT ln VT ln n I S1 IS 2
VCC
nI 0
I0
如果两个同样的晶体管（ IS1=IS2 ）的集电极 电流分别为nI0和I0，同时忽略积极电流的影响， 那么有 ： nI I VBE VBE1 VBE 2 VT ln 0 VT ln 0 VT ln n I S1 IS 2
VT kT q
Q1
Q2
两个VBE差值就表现出正温度系数：
由于 CMOS 和 CDMOS 工艺中没有 NPN和 PNP 器件，因此需要 在标准的CMOS工艺中找到这种特性结构：
接最低电位通常是GND
C E B
p
p
n
N阱 Lateral PNP
E B C
P型衬底
VREF
VCC
R1
R2
M1
M2
A0
M3
X
R3 Q1
1
Y
Q2
n
A0
I PTAT
Y
R3 R2 Q2