微型计算机技术复习提纲及重点

1.计算机系统由计算机硬件系统和计算机软件系统组成。

计算机软件系统：系统软件（标准程序库+语言处理程序+操作系统+数据库管理系统+系统服务程序等）+应用软件

计算机硬件系统=主机（CPU+主存）+外设（I/O设备）

CPU从五大部件而言由运算器和控制器组成，其核心部件是算术逻辑运算单元ALU和控制单元CU,其构成还有寄存器组和累加器。

当前微机CPU的制造工艺有180nm-->130nm-->90nm-->65nm-->45nm-->32nm-->22nm(最新).

当前微型机的CPU的字长从：8位-->16位-->32位-->64位（主流）.

计算机芯片行业的摩尔定律：集成电路芯片上所集成的电路的数目，每隔18个月就翻一番；（引申：微处理器的性能每隔18个月提高一倍，而价格下降一半。用一个美元所能买到的电脑性能，每隔18个月翻两番。）

微型机的主要特点是:体积小重量轻、价格低廉、可靠性高结构灵活、应用面广.

微型机的性能指标:CPU位数,CPU主频,内存容量和速度,硬盘容量等.

衡量CPU性能指标:CPU位数,CPU主频,CPU物理核心数,制造工艺,缓存速度级数容量

2.用户用高级语言编写的源程序需要经过翻译程序将其翻译为机器语言程序。

翻译程序有两种：编译程序+解释程序。

机器语言程序由该机器的指令系统中的指令序列组成。可以直接被机器硬件所识别和执行。

3.现在的计算机主要是以运算器为中心的诺依曼机，其原理为冯.诺依曼原理.

计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；

指令和数据以同等地位存放在存储器中，可按地址访问；

指令和数据均采用二进制；

指令由操作码和地址码组成，操作码表示操作的性质，地址码表示操作数在存储器中的位置；

指令在存储器按顺序存放。

机器以运算器为中心，输入设备输出设备与存储器间的数据传送通过运算器完成。

4.计算机系统的五大部件之间的互联方式有两种,一种是各部件之间使用单独连线的分散连接方式;一种是将各部件连到一组公共信息传输线上,即总线连接.

总线:一组能为多个部件共享的公共信息传送线路,可以分时地接收与发送各部件的信息.

总线分类

按照数据传送方式:并行传输总线+串行传输总线

按照连接部件不同:片内总线+系统总线+通信总线

系统总线:CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。

根据传输信息的不同，系统总线可分为：数据总线+地址总线+控制总线。

总线性能指标：

总线宽度（数据总线的根数，如8根、16根、32根、64根，或用位表示，如8位、16位、32位、64位）

总线带宽（总线数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数B/s来衡量，或者更大的单位MB/s,GB/s）总线带宽计算公式：总线宽度×一个时钟周期内交换的数据位数×总线频率

这里的总线频率以等效频率来计算。

总线结构通常可分为单总线结构和多总线结构，多总线结构的划分主要是以I/O设备的速度来多次划分，将低速的I/O设备分割隔离。每种总线都有自己的总线规范，规定了总线的机械结构尺寸和功能定义等多方面。

总线设计是计算机系统中一个复杂而且变换迅速的方面，不同的厂商提出了不同的总线体系结构，作为产品差异化的一种方法。

总线周期：完成一次总线操作的时间。通常可以分为以下4个阶段：申请分配阶段，寻址阶段，传数阶段，结束阶段。

总线传输周期：连接在总线上的两个部件完成一次完整且可靠的信息传输时间，包含4个时钟周期T1、T2、T3、T4。

同步通信由统一时钟标准控制数据传送。优点是规定明确、统一，模块间的配合简单一致。

异步通信允许各模块速度不一致，没有公共的时钟标准，采用应答方式来完成数据传送双方的通信。

5.存储器的三个基本要求：容量，速度，成本（每位价格）

内存的选取需要考虑以下因素：易失性，只读性，存储容量，速度，功耗等。

存储器按照存取方式可以分为：随机（访问）存储器，只读存储器，顺序存取存储器，直接存取存储器。

随机访问：可按地址随机地访问任一存储单元；CPU可按字节或字存取数据，进行处理；访问各个存储单元所需的时间相同，与地址无关。

计算机系统中的主存（内存）主要采用随机存储器（RAM，Random Access Memory)，RAM存储器断电后其中存储的信息会丢失。根据存储原理不同，可分为静态RAM和动态RAM。

计算机系统中的固定不变的程序，如汉字字库等，通常用只读存储器（ROM，Read Only Memory）来存放。断电后其中的信息不丢失。ROM也可随机访问。

ROM根据其中信息的设置方法可以分为以下几类：掩膜式ROM，可编程ROM（PROM），可擦除可编程ROM（EPROM），可电擦除可编程ROM（EEPROM，E2PROM）

计算机系统中兼顾容量、速度和成本，通常采用三级存储系统。即高速缓存（Cache)--主存（主要存储器，内存）---辅存（辅助存储器）。

高速缓存（Cache)--主存层次主要解决CPU和主存速度不匹配的问题。主存--辅存层次主要解决存储系统的容量问题。

高速缓存的引入主要是基于局部性原理,分支预测技术也依赖于局部性原理。（有的书也称为区域性原理）

局部性原理： CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。包括两种不同类型的局部性。

时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。程序循环、堆栈等是产生时间局部性的原因。

空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。指令的顺序执行、数组的连续存放等是产生空间局部性的原因。

静态RAM（SRAM）依靠双稳态触发器来存储信息，无须刷新。

动态RAM的（DRAM）刷新：由于动态RAM主要是利用MOS电容上面存储电荷来表示信息，但是电路的存在会导致电荷的泄露，对于存储器