微型计算机技术复习提纲及重点

1.计算机系统由计算机硬件系统和计算机软件系统组成。

计算机软件系统：系统软件（标准程序库+语言处理程序+操作系统+数据库管理系统+系统服务程序等）+应用软件计算机硬件系统=主机（CPU+主存）+外设（I/O设备）CPU从五大部件而言由运算器和控制器组成，其核心部件是算术逻辑运算单元ALU和控制单元CU,其构成还有寄存器组和累加器。

当前微机CPU的制造工艺有180nm-->130nm-->90nm-->65nm-->45nm-->32nm-->22nm(最新).当前微型机的CPU的字长从：8位-->16位-->32位-->64位（主流）.计算机芯片行业的摩尔定律：集成电路芯片上所集成的电路的数目，每隔18个月就翻一番；（引申：微处理器的性能每隔18个月提高一倍，而价格下降一半。

用一个美元所能买到的电脑性能，每隔18个月翻两番。

）微型机的主要特点是:体积小重量轻、价格低廉、可靠性高结构灵活、应用面广.微型机的性能指标:CPU位数,CPU主频,内存容量和速度,硬盘容量等.衡量CPU性能指标:CPU位数,CPU主频,CPU物理核心数,制造工艺,缓存速度级数容量2.用户用高级语言编写的源程序需要经过翻译程序将其翻译为机器语言程序。

翻译程序有两种：编译程序+解释程序。

机器语言程序由该机器的指令系统中的指令序列组成。

可以直接被机器硬件所识别和执行。

3.现在的计算机主要是以运算器为中心的诺依曼机，其原理为冯.诺依曼原理.计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成；指令和数据以同等地位存放在存储器中，可按地址访问；指令和数据均采用二进制；指令由操作码和地址码组成，操作码表示操作的性质，地址码表示操作数在存储器中的位置；指令在存储器按顺序存放。

机器以运算器为中心，输入设备输出设备与存储器间的数据传送通过运算器完成。

4.计算机系统的五大部件之间的互联方式有两种,一种是各部件之间使用单独连线的分散连接方式;一种是将各部件连到一组公共信息传输线上,即总线连接.总线:一组能为多个部件共享的公共信息传送线路,可以分时地接收与发送各部件的信息.总线分类按照数据传送方式:并行传输总线+串行传输总线按照连接部件不同:片内总线+系统总线+通信总线系统总线:CPU、主存、I/O设备（通过I/O接口）各大部件之间的信息传输线。

根据传输信息的不同，系统总线可分为：数据总线+地址总线+控制总线。

总线性能指标：总线宽度（数据总线的根数，如8根、16根、32根、64根，或用位表示，如8位、16位、32位、64位）总线带宽（总线数据传输速率，即单位时间内总线上传输数据的位数，通常用每秒传输信息的字节数B/s来衡量，或者更大的单位MB/s,GB/s）总线带宽计算公式：总线宽度×一个时钟周期内交换的数据位数×总线频率这里的总线频率以等效频率来计算。

总线结构通常可分为单总线结构和多总线结构，多总线结构的划分主要是以I/O设备的速度来多次划分，将低速的I/O设备分割隔离。

每种总线都有自己的总线规范，规定了总线的机械结构尺寸和功能定义等多方面。

总线设计是计算机系统中一个复杂而且变换迅速的方面，不同的厂商提出了不同的总线体系结构，作为产品差异化的一种方法。

总线周期：完成一次总线操作的时间。

通常可以分为以下4个阶段：申请分配阶段，寻址阶段，传数阶段，结束阶段。

总线传输周期：连接在总线上的两个部件完成一次完整且可靠的信息传输时间，包含4个时钟周期T1、T2、T3、T4。

同步通信由统一时钟标准控制数据传送。

优点是规定明确、统一，模块间的配合简单一致。

异步通信允许各模块速度不一致，没有公共的时钟标准，采用应答方式来完成数据传送双方的通信。

5.存储器的三个基本要求：容量，速度，成本（每位价格）内存的选取需要考虑以下因素：易失性，只读性，存储容量，速度，功耗等。

存储器按照存取方式可以分为：随机（访问）存储器，只读存储器，顺序存取存储器，直接存取存储器。

随机访问：可按地址随机地访问任一存储单元；CPU可按字节或字存取数据，进行处理；访问各个存储单元所需的时间相同，与地址无关。

计算机系统中的主存（内存）主要采用随机存储器（RAM，Random Access Memory)，RAM存储器断电后其中存储的信息会丢失。

根据存储原理不同，可分为静态RAM和动态RAM。

计算机系统中的固定不变的程序，如汉字字库等，通常用只读存储器（ROM，Read Only Memory）来存放。

断电后其中的信息不丢失。

ROM也可随机访问。

ROM根据其中信息的设置方法可以分为以下几类：掩膜式ROM，可编程ROM（PROM），可擦除可编程ROM（EPROM），可电擦除可编程ROM（EEPROM，E2PROM）计算机系统中兼顾容量、速度和成本，通常采用三级存储系统。

即高速缓存（Cache)--主存（主要存储器，内存）---辅存（辅助存储器）。

高速缓存（Cache)--主存层次主要解决CPU和主存速度不匹配的问题。

主存--辅存层次主要解决存储系统的容量问题。

高速缓存的引入主要是基于局部性原理,分支预测技术也依赖于局部性原理。

（有的书也称为区域性原理）局部性原理： CPU访问存储器时，无论是存取指令还是存取数据，所访问的存储单元都趋于聚集在一个较小的连续区域中。

包括两种不同类型的局部性。

时间局部性（Temporal Locality）：如果一个信息项正在被访问，那么在近期它很可能还会被再次访问。

程序循环、堆栈等是产生时间局部性的原因。

空间局部性（Spatial Locality）：在最近的将来将用到的信息很可能与现在正在使用的信息在空间地址上是临近的。

指令的顺序执行、数组的连续存放等是产生空间局部性的原因。

静态RAM（SRAM）依靠双稳态触发器来存储信息，无须刷新。

动态RAM的（DRAM）刷新：由于动态RAM主要是利用MOS电容上面存储电荷来表示信息，但是电路的存在会导致电荷的泄露，对于存储器的访问通常是随机的，这就可能使得某些存储单元长时间不被访问，可能会存在信息的丢失。

因此通常在规定时间内需要把所有存储单元中数据重新写一遍，使之保持原由数据不变。

这个过程就是刷新。

刷新方式有：集中刷新+分散刷新+异步刷新。

存储器容量：能存放二进制位的总数，常用字节总数来表示。

存储器芯片的容量可以由地址线和数据线的位数共同反映。

若某存储芯片地址线为m根，数据线为n根，则其表示容量为：2的m次幂×n位.存储容量的扩展：位扩展（增加存储字长）、字扩展（增加存储器字的数量）、字位扩展（增加存储字的数量和字长）设用x×y的存储芯片扩展为m×n位的存储器，则需要的片数为：m/x×n/y 片存储器的设计、与CPU连接过程中片选信号的产生方法：线选法，存在地址不连续和地址重叠。

全译码法，部分译码法会产生地址重叠，混合译码法也会产生地址不连续和重叠问题。

现在计算机的近年主要规格是DDR、DDR2、DDR3和Rambus内存，都是属于SDRAM内存。

RAMBUS内存当时是一种高性能、芯片对芯片接口技术的存储产品，可提供600、800和1066MHz三种速度，主要有64M，128M，256M，512M四种规格。

当时相对于SDRAM而言速度很快，使得的处理器可以发挥出最佳的功能，已于2003年左右彻底退出市场。

DDR 266/333/400/533 256MB/512MB/1GBDDR2 333/400/533/667/800/1066/1200 256MB/512MB/1GB/2GB/4GB DDR3 1333/1600/1800/1866/2000/2133[/2200/2400]512MB/1GB/2GB/4GB/8GB衡量内存的技术性能指标有存储器延迟时间、存储器读周期、存储器写周期、存储器访问时间、数据宽度、数据传输速率（带宽）、核心工作频率、有效工作频率等。

内存带宽计算公式：带宽=内存核心频率×内存总线位数×倍增系数。

DDR采用时钟脉冲上升、下降沿各传一次数据，1个时钟信号可以传输2倍于SDRAM的数据，所以又称为双倍速率(Double Data Rate，DDR)SDRAM。

它的倍增系数就是2。

DDR2仍然采用时钟脉冲上升、下降支各传一次数据的技术（不是传2次），但是一次预读4bit数据，是DDR一次预读2bit的2倍，因此，它的倍增系数是2X2=4。

DDR3作为DDR2的升级版，最重要的改变是一次预读8bit，是DDR2的2倍，DDR的4倍，所以，它的倍增系数是2X2X2=8。

需要补充的一点是，内存有三种不同的频率指标，它们分别是核心频率、时钟频率和有效数据传输频率。

核心频率即为内存Cell阵列(Memory Cell Array)的工作频率，它是内存的真实运行频率；时钟频率即I/O Buffer（输入/输出缓存）的传输频率；而有效数据传输频率则是指数据传送的频率。

DDR3内存一次从存储单元预取8Bit的数据，在I/OBuffer（输入/输出缓存）上升和下降中同时传输，因此有效的数据传输频率达到了存储单元核心频率的8倍。

同时DDR3内存的时钟频率提高到了存储单元核心的4倍。

也就是说DDR3-800内存的核心频率只有100MHz，其I/O频率为400MHz，有效数据传输频率则为800MHz。

从SDRAM-DDR时代，数据总线位宽时钟没有改变，都为64bit，但是采用双通道技术，可以获得64X2=128bit的位宽。

下面计算一下一条标称DDR3 1066的内存条在默认频率下的带宽：1066是指有效数据传输频率，除以8才是核心频率。

一条内存只用采用单通道模式，位宽为64bit。

所以内存带宽=(1066/8)×64×8=68224Mbit。

如果内存工作在标称频率的时候，可以直接用简化公式：带宽=标称频率×位宽。

再根据8bit（位）=1Byte（字节），得68224/8=8528MByte=8.328125GB。

再以两条标称1066超频到1200的DDR3内存，组成双通道后的带宽：超频到1200后，内存核心频率应为1200/8=150MHz，而双通道的位宽=128bit：带宽=150×128×8=153600Mbit=18.75GB所谓双通道技术（双通道内存技术）并非是内部存储器技术，而是一种内存控制和管理技术，它依赖于芯片组的内存控制器发生作用，在理论上能够使两条同等规格内存所提供的带宽增长一倍。

6.存储器的校验：奇偶校验+ 海明校验（了解）+循环冗余校验（CRC）（了解）奇校验：通常，校验位在最高位。