运算器数据通路实验报告

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

运算器数据通路实验

设计报告

学号:姓名:成绩:

学号:姓名:成绩:

总线、半导体静态存储器实验

二、实验目的.

1.熟悉函数功能发生器的功能、使用方法。

2.熟悉运算器的数据传送通路。

3.完成几种算逻运算操作,加深对运算器工作原理的理解。

三、实验原理

运算器是计算机中对数据进行运算操作的重要部件,它的核心是ALU 函数功能发生器(由EPM7064S 构成),其次还要有存放操作数和运算的中间结果之寄存器以及传送数据的总线等部分。选用不同的控制信号,运算器可以完成不同的运算功能。

1.函数功能发生器(ALU)的功能。

该函数功能发生器(ALU),当输入为Aj、Bj,对应输出为Fj(j=0,1,2,3,4,5,6,7),它可实现8 种不同的算术运算和逻辑算,而且通过对控制参数SEL2~SEL0S0 来选择。

2.数据传送通路实验电路方案

实验方案框图见图2—5 所示。

图中SA、SB 为存放两个现行操作的缓冲寄存器,其中SA 兼作存放中间结果的累加器,并且可以通过SA 所连接的八个数据灯显示。SA、SB 接收来自总线的数据信息送入ALU 进行算术或逻辑操作。通过移位门将运算操作结果送到总线。并且ALU 和总线之间需用三态门隔离(采用74LS245)。

1.按照实验电路方案框图,设计一个能完成下列八种补码运算指令的八位运算器。该运算器实现的八种功能如表2—1 所示。

表2—1:

2.根据运算器设计,选择所需元器件,画出实验电路的详细逻辑图,对开关,单脉冲等定义。因为和上次实验类似,也是绝大多数的器件在“数据通路”中已安排好,只要控制各个控制点即可,除了开关组通过三态传输门(74LS245)的接法和实验一一样外,设置一个指令寄存器(IR),用74LS573 担当IR。通过八根连接线和“数据通路”中的八位总线连接起来。存放ALU 的控制信息SEL2~SEL0。为了便于观察IR 中内容,可以在IR 的输出端同时接上三个电平显示灯。有的同学如用三个电平开关设置SEL2~SLE0。当然可以得出结果,但是由于IR 是一个不可缺少的计算机部件,为了达到完整熟悉计算机各组成部分的目的,这里专门设置了指令寄存器IR。

3.在电路上进行表2—1 所列的八种指令的手动操作,每次一条指令。实验时可由数据开关输入指令码及操作数,予以功能的验证。

4. 本实验应实现的操作

K→SA (开关输入的第一个操作数置入SA,LED 显示)

K→SB (开关输入的第二个操作数置入SB,无显示)

K→IR (开关输入的ALU 控制代码置入IR)

ALU 运算结果通过ALU-244→SA(将运算结果送SA 显示)

具体实验过程(仅仅作为参考)如下:

1)从输入设备(八个钮子开关)置入第一个数据,74LS245 的E=0,74LS573 的C

由“0”变为“1”(锁存)后再变为“0”(保持);送入Sa(该寄存器接有LED 显示); 2)从输入设备(八个钮子开关)置入第一个数据,74LS245 的E=0,74LS573 的C

由“0”变为“1”(锁存)后再变为“0”(保持);送入Sb(该寄存器没有接LED 显示); 3)从输入设备(八个钮子开关)将需要进行运算操作(如加法操作)的控制代码(具体内容可见表3-4)置入到IR,74LS245 的E=0,74LS573 的C 由“0”变为“1”(锁存)后再变为“0”(保持);

4)控制接通ALU-244,使运算结果上总线;

5)将结果置入Sa,并通过所接的LED 将结果显示出来。

五、测试结果与性能分析

1、测试结果:

1)数据A准备→三态门①打开→给寄存器Sa脉冲→数据进入Sa;

数据B准备→给寄存器Sb脉冲→数据进入Sb;

数据准备(指令)→给指令寄存器IR脉冲→指令进入IR→三态门①关闭;

2)ALU按照指令进行计算,结果进入总线→三态门②(寄存器Sa往显示灯)打开→给寄存器Sa脉冲→显示灯显示计算结果

实验输入三组数据进行计算 00010000 –00000001 = 00001111;00010101 & 00001010 = 00000000;00001000 + 00000110 = 00001110;

2、性能分析

单总线结构数据传送慢,使用多总线结构可以提高数据传送效率

另外,EPM7064S 器件性能介绍:

高性能和EEPROM的可编程逻辑器件(PLD)的第二代基于Max 架构

5.0- V在系统可编程能力(ISP)

具有完整的EPLD的逻辑密度

5纳秒引脚到引脚的逻辑延时高达175.4 MHz的计数器频率(包括互连)

六、课程设计总结(包括设计的总结和需要改进之处及体会)

通过这次实验设计,我们可以了解运算器数据通路的工作原理,各组数据的走向和时间逻辑关系,也更清楚认识了指令控制的重要性。另外这是第一次在电脑上对运算器芯片的引脚进行设置,稍微有一点差错就会造成实验结果的差异,因此使得我们在实验中更加专注和仔细。这次实验的分工也很明确,我负责在实验台上搭线,张成涛同学负责在电脑上设置运算器引脚。但最终因为实验台的更换问题,实验结果没有调试出来。换了一个电脑进行引脚设置后,终于成功了。由于有协调的合作,实验操作过程也不会复杂繁琐,这次实验过程很有趣,并且让我们对机器内部数据通路的理解有更进一步的启发。

教师评语:

教师签字:

日期:

相关文档
最新文档