运算器数据通路实验报告
实验报告_运算器实验
实验报告_运算器实验一、实验目的本次运算器实验的主要目的是深入了解运算器的工作原理和功能，通过实际操作和观察，掌握其基本运算逻辑和数据处理过程，培养对计算机硬件系统的理解和实践能力。
二、实验设备本次实验所使用的设备包括计算机一台、相关的实验软件以及连接线路等。
三、实验原理运算器是计算机的核心部件之一，它负责执行各种算术和逻辑运算。
其基本组成包括算术逻辑单元（ALU）、寄存器、数据总线等。
算术逻辑单元（ALU）是运算器的核心，能够进行加法、减法、乘法、除法等算术运算，以及与、或、非等逻辑运算。
寄存器用于暂时存储参与运算的数据和运算结果。
数据总线则用于在各个部件之间传输数据。
在运算过程中，数据从寄存器通过数据总线传输到ALU 进行运算，运算结果再通过数据总线存储回寄存器或传输到其他部件。
四、实验内容与步骤（一）实验内容1、进行简单的算术运算，如加法、减法、乘法和除法。
2、执行逻辑运算，包括与、或、非操作。
3、观察运算结果在寄存器和数据总线上的传输和存储过程。
（二）实验步骤1、打开实验软件，连接好实验设备。
2、选择要进行的运算类型，如加法运算。
3、在相应的输入框中输入两个操作数。
4、点击“计算”按钮，观察运算结果在寄存器中的显示。
5、重复上述步骤，进行其他类型的运算。
五、实验结果与分析（一）实验结果1、加法运算：当输入操作数分别为 5 和 3 时，运算结果为 8，准确无误。
2、减法运算：输入 8 和 3，结果为 5，符合预期。
3、乘法运算：输入 2 和 4，得到结果 8，正确。
4、除法运算：输入 10 和 2，结果为 5，无差错。
5、逻辑运算：与运算：输入 1010 和 1100，结果为 1000。
或运算：输入 0101 和 1010，结果为 1111。
非运算：输入 1010，结果为 0101。
（二）结果分析通过对实验结果的观察和分析，可以得出以下结论：1、运算器能够准确地执行各种算术和逻辑运算，结果符合预期。
计算机组成原理实验-运算器组成实验报告
计算机组成原理课程实验报告9.3 运算器组成实验*名：***学号：系别：计算机工程学院班级：网络工程1班指导老师：完成时间：评语：得分：9.3运算器组成实验一、实验目的1．熟悉双端口通用寄存器堆的读写操作。
2．熟悉简单运算器的数据传送通路。
3．验证运算器74LS181的算术逻辑功能。
4．按给定数据，完成指定的算术、逻辑运算。
二、实验电路S3S2S1S0M图3.1 运算器实验电路图3.1示出了本实验所用的运算器数据通路图。
参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置，然后输入到双端口通用寄存器堆RF中。
RF(U30)由一个ispLSI1016实现，功能上相当于四个8位通用寄存器，用于保存参与运算的数据，运算后的结果也要送到RF中保存。
双端口寄存器堆模块的控制信号中，RS1、RS0用于选择从B端口（右端口）读出的通用寄存器，RD1、RD0用于选择从A端口（左端口）读出的通用寄存器。
而WR1、WR0用于选择写入的通用寄存器。
LDRi是写入控制信号，当LDRi＝1时，数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。
RF的A、B端口分别与操作数暂存器DR1、DR2相连；另外，RF的B端口通过一个三态门连接到数据总线DBUS上，因而RF中的数据可以直接通过B端口送到DBUS 上。
DR1和DR2各由1片74LS273构成，用于暂存参与运算的数据。
DR1接ALU的A输入端口，DR2接ALU的B输入端口。
ALU由两片74LS181构成，ALU的输出通过一个三态门（74LS244）发送到数据总线DBUS上。
实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上，可以显示输入数据或运算结果。
另有一个指示灯C显示运算器进位标志信号状态。
图中尾巴上带粗短线标记的信号都是控制信号，其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号，在本次实验中用拨动开关K0—K15来模拟；T2、T3为时序脉冲信号，印制板上已连接到实验台的时序电路。
计算机组成原理数据通路实验报告
计算机组成原理数据通路实验报告计算机组成原理实验报告计算机组成原理实验报告实验一基本运算器实验一、实验目的1. 了解运算器的组成结构2. 掌握运算器的工作原理3. 深刻理解运算器的控制信号二、实验设备PC机一台、TD-CMA实验系统一套三、实验原理1. (思考题)运算器的组成包括算数逻辑运算单元ALU（Arithmetic and Logic Unit）、浮点运算单元FPU（Floating Point Unit）、通用寄存器组、专用寄存器组。
①算术逻辑运算单元ALU （Arithmetic and Logic Unit）ALU主要完成对二进制数据的定点算术运算（加减乘除）、逻辑运算（与或非异或）以及移位操作。
在某些CPU中还有专门用于处理移位操作的移位器。
通常ALU由两个输入端和一个输出端。
整数单元有时也称为IEU（IntegerExecution Unit）。
我们通常所说的“CPU 是XX位的”就是指ALU所能处理的数据的位数。
②浮点运算单元FPU（Floating Point Unit）FPU主要负责浮点运算和高精度整数运算。
有些FPU还具有向量运算的功能，另外一些则有专门的向量处理单元。
③通用寄存器组通用寄存器组是一组最快的存储器，用来保存参加运算的操作数和中间结果。
④专用寄存器专用寄存器通常是一些状态寄存器，不能通过程序改变，由CPU自己控制，表明某种状态。
而运算器内部有三个独立运算部件，分别为算术、逻辑和移位运算部件，逻辑运算部件由逻辑门构成，而后面又有专门的算术运算部件设计实验。
下图为运算器内部原理构造图2. 运算器的控制信号实验箱中所有单元的T1、T2、T3、T4都连接至控制总线单元的T1、T2、T3、T4，CLR都连接至CON单元的CLR按钮。
T4由时序单元的TS4提供（脉冲信号），其余控制信号均由CON单元的二进制数据开关模拟给出。
控制信号中除T4为脉冲信号外，其余均为电平信号，其中ALU_B为低有效，其余为高有效。
实验一 运算器实验(1)
级班学号姓名实验报告实验一运算器实验一、实验目的：1、掌握简单运算器的数据传送通路；2、验证运算功能发生器（74LS181）的组合功能；3、验证带进位控制的算术运算功能发生器的功能；4、按指定数据完成几种指定的算术运算。
二、实验设备DVCC-C5JH计算机组成原理教学实验系统一台，排线若干。
三、实验原理1、实验中所用的运算器数据通路图如附A图1-3所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由二个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。
2、控制信号说明：T4：脉冲信号；实验时，将W/R UNIT的T4接至STATE UNIT的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲。
S3~S0、M：运算器的功能控制信号；可参见74181芯片的功能表P64。
Cn：进位控制信号，低电平有效。
LDDR1、LDDR2：数据寄存器DR1和DR2的数据装载控制信号，高电平有效。
ALU-B：该控制信号控制是否将ALU的结果送到总线上，低电平有效。
SW-B：三态门开关信号，控制是否打开三态门，低电平有效。
四、实验内容1、算术逻辑运算实验：实验步骤：①按图1-2连接路线，仔细检查无误后，接通电源；②用二进制数码开关向DR1和DR2寄存器置数。
A）数据开关置01100101；B）设置switch unit：ALU-B=1 SW-B=0 LDDR1=1 LDDR2=0 C）按动KK2给出一个单脉冲信号，即T4=┎┒D）数据开关置10100111；E）设置switch unit：LDDR1=0 LDDR2=1F）按动KK2给出一个单脉冲信号。
2013_5_运算器及运算器数据通路_To_Students
2013_5_运算器及运算器数据通路_To_Students实验五运算器及运算器数据通路一、实验目的1、掌握运算器部件的基本组成、逻辑功能及其使用方法。
2、掌握运算器部件的数据传送通路，学习运算器件在系统中的应用。
3、完成几种算术、逻辑运算操作，加深对运算器件工作原理的理解。
二、实验原理1、运算器运算器是CPU的一个主要部件，它通常由算术运算单元、逻辑运算单元（简称算逻单元ALU）和一些存放操作数和运算中间结果的寄存器组成，对操作数进行各种算术和逻辑运算。
ALU的核心部分是一个二进制加法器，一般由N位全加器组成。
为了提高运算速度，通常都采用级间超前进位逻辑。
在此基础上，再增加一些控制线及控制逻辑，就能大大扩展逻辑功能，成为一个函数功能发生器。
此类ALU器件中，具有代表性的有74LS181、74LS881等。
74LS181器件本身是组合逻辑电路，可对两个4位二进制数进行16种算术运算和16种逻辑运算，即具有32种函数发生功能。
其中，由4个功能选择端S3、S2、S1、S0及1个模式控制端M来选择这32种功能操作之一。
而M的0、1状态，用来区分是算术运算还是逻辑运算。
在进行算术运算时，进一步用低位进位n来确定具体的算术运算函数。
74LS181的外形图如图1所示，能完成的算逻函数如表1所示。
74LS181ALU图1：ALU器件74LS181芯片图74LS181ALU的引脚说明如下：引脚号符号功能说明1 B0操作数B的第0位输入端2 A0操作数A的第0位输入端3~6 S 3~S 0 16种操作功能控制的编码输入端 7 C n 低（4）位进位输入 8 M 算术/逻辑运算模式控制输入 9~11 F 2~F 0 运算结果的低三位数输出 12 GND 电源的接地输入13 F 3 运算结果的第4位数输出14 A =B比较A 、B 两数的结果输出端（OC ） 15 P 小组进位传递信号输出 16 C n+4 高位的进位输出 17 G 小组进位生成输出18~23B 3~B 1、A 3~A 1操作数B 和操作数A 的第3~第1位数 24V CC 电源的+5V 输入表1：74LS181 ALU 函数功能表（补码输入、补码输出）功能选择 S 3S 2S 1S 0 M ＝1 （逻辑功能）M ＝0（算术功能）C n ＝1（无进位）C n ＝0（有进位）0000 A A A 加1 0001 A +B A +B (A +B )加1 0010 A ?BA +B ?A +B ?加10011 逻辑“0” 减1［2的补码］ 00100 A ?B A 加（A ?B ） A 加（A ?B ）加10101 B A ?B 加(A +B ) A ?B 加(A +B )加10110 A ?B A 减B 减1 A 减B 0111 A ?B A ?B 减1 A ?B 1000 A +B A 加A ?B A 加A ?B 加1 1001 A ?B A 加B A 加B 加1 1010 B A ?B 加?A +B? A ?B 加?A +B?加11011 AB A ?B 减1 A ?B 1100 逻辑“1” A 加A A 加A 加1 1101 A +B A 加(A +B ) A 加(A +B )加1 1110 A +B A 加?A +B? A 加?A +B?加11111AA 减1A2、运算器数据通路如前所述，运算器的核心是ALU 函数功能发生器，其次还要有存放操作数、运算指令和运算中间结果的寄存器、传送数据的总线器件等部件。
计算机组成原理实验报告
计算机组成原理实验报告实验报告运算器实验⼀、实验⽬的掌握⼋位运算器的数据传输格式，验证运算功能发⽣器及进位控制的组合功能。
⼆、实验要求完成算术、逻辑、移位运算实验，熟悉ALU运算控制位的运⽤。
三、实验原理实验中所⽤的运算器数据通路如图2-3-1所⽰。
ALU运算器由CPLD描述。
运算器的输出FUN经过74LS245三态门与数据总线相连，运算源寄存器A和暂存器B的数据输⼊端分别由2个74LS574锁存器锁存，锁存器的输⼊端与数据总线相连，准双向I/O 输⼊输出端⼝⽤来给出参与运算的数据，经2⽚74LS245三态门与数据总线相连。
图2-3-1运算器数据通路图中A WR、BWR在“搭接态”由实验连接对应的⼆进制开关控制，“0”有效，通过【单拍】按钮产⽣的脉冲把总线上的数据打⼊，实现运算源寄存器A、暂存器B的写⼊操作。
四、运算器功能编码算术运算逻辑运算K23~K0置“1”，灭M23~M0控位显⽰灯。
然后按下表要求“搭接”部件控制路。
表2.3.2 运算实验电路搭接表算术运算1.运算源寄存器写流程通过I/O单元“S7~S0”开关向累加器A和暂存器B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K18=K17=“1”，按下流程分别读A、B。
3.加法与减法运算令M S2 S1 S0（K15 K13~K11=0100），为算术加，FUN及总线单元显⽰A+B的结果令M S2 S1 S0（K15 K13~K11=0101），为算术减，FUN及总线单元显⽰A－B的结果。
逻辑运算1.运算源寄存器写流程通过“I/O输⼊输出单元”开关向寄存器A和B置数，具体操作步骤如下：2.运算源寄存器读流程关闭A、B写使能，令K17= K18=1，按下流程分别读A、B。
①若运算控制位设为（M S2 S1 S0=1111）则F=A，即A内容送到数据总线。
②若运算控制位设为（M S2 S1 S0=1000）则F=B，即B内容送到数据总线。
运算器实验实验报告(计算机组成原理)
运算器实验实验报告（计算机组成原理）西安财经学院信息学院《计算机组成原理》实验报告实验名称运算器实验实验室实验楼 418实验日期第一部分8 位算术逻辑运算实验一、实验目的 1、掌握算术逻辑运算器单元 ALU（74LS181）的工作原理。
2、掌握简单运算器的数据传送通路组成原理。
3、验证算术逻辑运算功能发生器 74LSl8l 的组合功能。
4、按给定数据，完成实验指导书中的算术／逻辑运算。
二、实验内容 1 、实验原理实验中所用的运算器数据通路如图 1－1 所示。
其中运算器由两片 74LS181以并/串形成 8 位字长的 ALU 构成。
运算器的输出经过一个三态门 74LS245(U33)到内部数据总线 BUSD0～D7 插座 BUS1～2 中的任一个（跳线器JA3 为高阻时为不接通），内部数据总线通过 LZD0～LZD7 显示灯显示；运算器的两个数据输入端分别由二个锁存器 74LS273（U29、U30）锁存，两个锁存器的输入并联后连至内部总线BUS，实验时通过 8 芯排线连至外部数据总线 E_D0～D7 插座E_J1～E_J3 中的任一个；参与运算的数据来自于 8 位数据开并KD0～KD7，并经过一三态门 74LS245（U51）直接连至外部数据总线 E_D0～E_D7，通过数据开关输入的数据由 LD0～LD7 显示。
图 1-1 中算术逻辑运算功能发生器 74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M 并行相连后连至 6 位功能开关，以手动方式用二进制开关 S3、S2、S1、S0、CN、M 来模拟74LS181（U31、U32）的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号 LDDR1、LDDR2、ALUB`、SWB`以手动方式用二进制开关 LDDR1、LDDR2、ALUB、SWB 来模拟，这几个信号姓名学号班级年级指导教师李芳有自动和手动两种方式产生，通过跳线器切换，其中ALUB`、SWB`为低电平有效，LDDR1、LDDR2 为高电平有效。
计算机组成原理运算器实验报告
计算机组成原理运算器实验报告计算机组成原理运算器实验报告1. 简介本报告旨在介绍我们小组进行的计算机组成原理运算器实验，包括实验目的、实验过程、实验结果以及总结。
2. 实验目的•理解运算器在计算机系统中的作用和原理。
•掌握运算器设计和实现的基本方法。
•熟悉计算机寄存器的结构和功能。
•熟练使用Verilog HDL进行电路设计和仿真。
3. 实验过程实验准备•阅读相关教材和文献，了解运算器的基本原理和设计方法。
•确定实验所需的功能和性能要求。
•分析运算器的输入输出信号及其功能。
•设计运算器的数据通路和控制逻辑。
运算器设计与实现1.根据实验要求，设计运算器的数据通路和控制逻辑，并使用Verilog HDL进行电路定义。
2.编写仿真测试程序，验证设计的运算器在不同情况下的正确性和性能。
3.将设计的电路综合为目标器件，并进行逻辑门级的仿真和验证。
4.将综合结果下载到目标芯片上进行验证和测试。
实验结果•实验结果表明，设计的运算器在满足要求的情况下能够正确地完成各种运算操作。
•通过仿真和验证，验证了运算器的正确性和性能。
4. 实验总结•本实验通过设计和实现计算机组成原理运算器，进一步加深了我们对运算器原理和设计的理解。
•验证了运算器的正确性和性能，提高了我们的动手实践能力和团队协作能力。
•在实验过程中，我们遇到了一些问题和挑战，但通过不断学习和尝试，最终解决了这些问题。
•通过本次实验，我们深刻认识到如何将理论知识应用于实际问题的重要性，同时也意识到了自己在计算机组成原理领域的不足之处，将继续努力提高自己的能力。
5. 参考文献•张泽民. 计算机组成原理. 电子工业出版社, 2018. •Patterson, D. A., & Hennessy, J. L. (2017). Computer Organization and Design: The Hardware Software Interface.Morgan Kaufmann.。
计算机组成实验2
软112,网112-运算器112485冯朝阳-112479李芸-SHL-80H-SUB-80H-04H运算器实验报告一、实验目的：1、熟悉74LS181函数功能发生器，提高应用器件在系统中应用的能力。
2、熟悉运算器的数据传送通路。
3、完成几种算术逻辑运算操作，加深对运算器工作原理的理解。
二、实验内容：（一）实验设计和连线步骤；运算器是计算机对数据进行运算的重要部件，它的核心是AlU函数功能发生器，其次还要有存放操作数和运算中间结果的寄存器、移位门、传送数据的总线等部件，在不同的控制信号下，运算器完成不同的运算功能。
SA、SB为存放两个现行操作数的缓冲寄存器。
其中SA兼作存放中间结果的累加器，并给予显示。
它们仅接收来自总线的数据信息，送入ALU进行算逻运算。
ALU输出经移位门，将运算结果送入母线。
移位门挂母线是发送源，需用三态门作隔离器。
可采用74LS244兼作移位门和隔离器。
在计算机运算过程中，经常要根据运算结果和进位输出来决定程序的流程，可从ALU 的A=B和C n+4端输出判断信息，分别打入进位位C和结果Z触发器。
当n位数运算结果超出n位所能表示的数的范围时，即发生了溢出。
在八位补码形式运算中，数的表示在-128～127范围内，溢出V同操作数的符号位及运算结果的符号位输出有如下关系：(1)加操作时，两操作数符号位(第七位)相同，才会产生溢出，即：(2)减操作时，两操作数符号位相异，才会产生溢出，即：所以V＝V㈩ + V㈠。
实验中，为减少拟开关占用量，可在总线上挂一个指令寄存器，存放ALU的控制信息S3～S0，M、Cn。
ALU数据通路实验1、按图2.2运算器数据通路图设计一个能完成表2-1所列出的八种补码运算指令的运算器。
表2-1 运算器的8种指令功能表2、完成元件选择，依据详细实验电路逻辑图，进行连线组装成电路。
3、在电路上进行表2-1八种指令的操作(操作数、指令码由数据开关输入)，观察运算器数据通路上显示灯的运行结果。
基本运算器实验设计报告
运算器数据通路2.实验步骤连接实验线路, 实验连线如下图所示。
仔细查线无误后, 接通电源。
实验连线图(2) 将时序与操作台单元的开关KK2 置为‘单拍’档,开关KK1.KK3 置为‘运行’档。
(3) 打开电源开关, 如果听到有‘嘀’报警声, 说明有总线竞争现象, 应立即关闭电源, 重新检查接线, 直到错误排除。
然后按动CON 单元的CLR 按钮, 将运算器的A、B 和FC、FZ 清零。
(4) 用输入开关向暂存器A 置数。
①拨动CON 单元的SD27…SD20 数据开关, 形成二进制数01100101（或其它数值）, 数据显示亮为‘1’, 灭为‘0’。
②置LDA=1, LDB=0, 连续按动时序单元的ST 按钮, 产生一个T4 上沿, 则将二进制数01100101 置入暂存器A 中, 暂存器A 的值通过ALU 单元的A7…A0 八位LED 灯显示。
(5) 用输入开关向暂存器B 置数。
①拨动CON 单元的SD27…SD20 数据开关, 形成二进制数10100111（或其它数值）。
②置LDA=0, LDB=1, 连续按动时序单元的ST 按钮, 产生一个T4 上沿, 则将二进制数10100111置入暂存器B 中, 暂存器B 的值通过ALU 单元的B7…B0 八位LED 灯显示。
(6) 改变运算器的功能设置, 观察运算器的输出。
置ALU_B=0、LDA=0、LDB=0, 然后按表1-1-1置S3、S2、S1、S0 和Cn 的数值, 并观察数据总线LED 显示灯显示的结果。
如置S3、S2、S1、S0 为0010, 运算器作逻辑与运算, 置S3、S2、S1、S0 为1001, 运算器作加法运算。
如果实验箱和PC 联机操作, 则可通过软件中的数据通路图来观测实验结果（软。
组成原理运算器实验报告
甘肃政法学院本科学生实验报告（一）姓名孙健峰学院计算机科学学院专业计算机科学与技术班级12级专升本班实验课程名称计算机组成原理试验时间2012 年9 月12 日指导教师及职称武光利实验成绩开课时间2012-2013 学年第一学期甘肃政法学院实验管理中心印制实验题目运算器实验小组合作是⊙否○`学号201281210122 姓名孙健峰班级12级专升本班一、实验目的：1、掌握简单运算器的数据传送通路；2、验证运算功能发生器（74LS181）的组合功能；3、验证移位控制的组合功能。
二、实验环境：CCT—IV计算机组成原理教学试验系统一台，排线若干。
三、实验原理与步骤：实验原理：实验中所用的运算器数据通路下图所示。
其中运算器由两片74LS181以并/串形式构成8位字长的ALU。
运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（74LS373）锁存，锁存器的输入连至数据总线，数据开关（“INPUT DEVICE”）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连，数据显示灯（“BUS UNIT”）已必数据总线相连，用来显示数据总线内容。
图中已将用户需要连接的控制信号与圆圈标明（其他实验相同，不在说明），其中T4为脉冲信号，其他均为电平信号。
由于电路中的时序信号均已连至“W/R UNIT”的相应时序信号引出端，因此，在进行实验时，只需将“W/R UNIT”的T4接至“STATE UNIT”的微动开关KK2的输出端，按动微动开关，即可获得实验所需的单脉冲，而S3、S2、S1、S0、M、LDDR1、LDDR2、ALU-B、SW-B各电平控制信号用“SWITCH UNIT”中的二进制数据开关来模拟，其中Cn、ALU-B、SW-B 为低电平有效，LDDR1、LDDR2为高电平有效。
实验步骤：1、实验原理图连接线路，仔细查线无误后，接通电源。
2、用二进制数码开关向DR1和DR2寄存器置数。
计算机组成原理实验实验一运算器实验（一）算术逻辑运算实验一
计算机组成原理实验实验一运算器实验（一）算术逻辑运算实验一、实验目的1、掌握简单运算器的数据传送通路。
2、验证运算功能发生器（74LS181）的组合功能。
二、实验原理1、实验中所用的运算器数据通路图1所示。
三、实验步骤1、用二进制数码开关向DR1和DR2寄存器置数。
具体操作步骤图2所示。
2、验证74LS181的算术运算和逻辑运算功能（二） 进位控制实验一、实验目的1、验证带进位控制算术运算功能发生器的功能。
2、按指定数据完成几种算术运算。
二、实验原理实验原理图如图3所示。
三、实验步骤1、用二进制数码开关向DR1和DR2寄存器置数向DR1存入01010101，向DR2存入10101010。
具体操作步骤图4所示。
图2图3 进位控制实验原理图2、进位标志清零S3 S2 S1 S0 M 的状态置为00000，AR 状态置为0，按动微动开关KK2。
进位标志指示灯CY 亮时表示无进位，进位标志为“0” ；指示灯CY 灭时表示有进位，进位标志为“1”。
3、验证带进位运算及进位锁存功能时，使Cn=1, Ar=0, SW-B=1。
T4脉冲到来时，将本次运算的进位结果锁存到进位锁存器中。
注意观察进位标志显示灯CY 。
（三） 移位运算实验一、实验目的验证移位运算控制的组合功能。
二、实验原理移位运算实验原理图如图5所示， 74LS299功能表如表1所示图4表1 74LS299功能表三、实验步骤1、移位操作：（1）置数，具体步骤如图6所示。
2、移位，参照功能表改变S0 S1 T4 299-B 的状态，按动微动开关KK2,观察移位的结果。
实验二 存储器实验一、实验目的掌握静态随机存储器的工作特性及数据的读写方法。
二、实验原理图5 移位运算实验原理图图6实验所用的静态存储器电路原理图如图7所示。
三、实验步骤1、写操作。
给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、15，具体操作步骤图8所示（以向0号单元写入数据11为例）。
嵌入式运算器实验报告
实验二运算器组成实验1．算术逻辑运算实验一．实验目的1．了解简单运算器的数据传输通路。
2．验证运算功能发生器的组合功能。
3．掌握算术逻辑运算加、减、与的工作原理。
4．验证实验台运算的8位加、减、与、直通功能。
5．按给定数据，完成几种指定的算术和逻辑运算。
二．实验内容1．实验原理算术逻辑单元ALU的数据通路如图2-1所示。
其中运算器ALU181根据74LS181的功能用VHDL硬件描述语言编辑而成，构成8位字长的ALU。
参加运算的两个8位数据分别为A[7..0]和B[7..0]，运算模式由S[3..0]的16种组合决定，而S[3..0]的值由4位2进制计数器LPM_COUNTER产生，计数时钟是Sclk（图2-1）；此外，设M=0，选择算术运算，M=1为逻辑运算，C N为低位的进位位；F[7..0]为输出结果，C O为运算后的输出进位位。
两个8位数据由总线IN[7..0]分别通过两个电平锁存器74373锁入，ALU功能如表2-1所示。
表2-1 ALU181的运算功能注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加注2、在借位减法表达上，表2-1与标准的74181的真值表略有不同。
三．实验步骤（1）设计ALU元件在Quartus II 环境下，用文本输入编辑器Text Editor输入ALU181.VHD算术逻辑单元文件，编译VHDL文件，并将ALU181.VHD文件制作成一个可调用的原理图元件。
（2）以原理图方式建立顶层文件工程选择图形方式。
根据图2-1输入实验电路图，从Quartus II的基本元件库中将各元件调入图形编辑窗口、连线，添加输入输出引脚。
将所设计的图形文件ALU.bdf保存到原先建立的文件夹中，将当前文件设置成工程文件，以后的操作就都是对当前工程文件进行的。
根据表2-1，从键盘输入数据A[7..0]和B[7..0]，并设置S[3..0]、M、Cy，验证ALU运算器的算术运算和逻辑运算功能，记录实验数据。
实验六 运算器数据通路
实验六 运算器数据通路一、实验目的1、熟悉74LS181函数功能发生器的功能，提高器件在系统中应用的能力2、熟悉运算器的数据传送通路3、完成几种算逻运算操作，加深对运算器工作原理的理解 二、实验内容按图6-1所示参考框图自行设计一个能完成表6-1所列补码运算指令的运算器（为简单化电路，进位和结果触发器可以不设置）。
选择适当元件，画出详细实验电路逻辑图（包括对开关的定义），并组装成电路。
表6-1：在电路上进行表6-1中指令的手动单指令操作（操作数、指令码由数据开关输入）。
设计提示：1、运算器的输入缓存器A S 、B S 分别用一片74LS161来实现，但只用到74LS161的置数功能，禁止其计数功能。
2、用一片74LS273作为运算器操作指令寄存器，只用到6位。
3、用一片74LS244控制运算器的运算结果能否送总线。
三、实验仪器及器材1、实验台和+5V 直流稳压电源各一台。
2、器件由附录A “集成电路清单”内选用。
四、实验电路原理（实验电路原理图）1、四位函数功能发生器（ALU ）74LS181的功能74LS181通过“控制参数”3S ～0S 和“模式控制”M ，可对两个输入操作数完成32种算、逻运算，并可以工作于正逻辑输入输出或负逻辑输入输出方式（本实验为正逻辑方式）。
控制端0M =时，属算术运算；1M =时，属逻辑运算。
进位采用补码形式输入输出，电路亦可进行数的比较运算。
其操作功能可查阅实验五中的功能表。
2、数据传送通路实验电路方案运算器是计算机对数据进行运算的重要部件，它的核心是ALU 函数功能发生器，其次还要有存放操作数和运算中间结果的寄存器、移位门、传送数据的总线等部件，在不同的控制信号下，运算器完成不同的运算功能。
如图6-1所示。
图6-1 运算器数据通路框图在图6-1中，A S 、B S 为存放两个现行操作数的缓冲寄存器。
其中A S 兼作存放中间结果的累加器，并给予显示。
它们仅接收来自总线的数据信息，送入ALU 进行算、逻运算。
《计算机组成原理》运算器实验报告(总结报告范文模板)
《计算机组成原理》运算器实验报告实验目录：一、实验1 Quartus Ⅱ的使用（一）实验目的（二）实验任务（三）实验要求（四）实验步骤（五）74138、74244、74273的原理图与仿真图二、实验2 运算器组成实验（一）实验目的（二）实验任务（三）实验要求（四）实验原理图与仿真图三、实验3 半导体存储器原理实验（一）实验目的（二）实验要求（三）实验原理图与仿真图四、实验4 数据通路的组成与故障分析实验（一）实验目的（二）实验电路（三）实验原理图与仿真图五、本次实验总结及体会：一、实验1 Quartus Ⅱ的使用（一）实验目的1.掌握Quartus Ⅱ的基本使用方法。
2.了解74138（3：8）译码器、74244、74273的功能。
3.利用Quartus Ⅱ验证74138（3：8）译码器、74244、74273的功能。
（二）实验任务1、熟悉Quartus Ⅱ中的管理项目、输入原理图以及仿真的设计方法与流程。
2、新建项目，利用原理编辑方式输入74138、74244、74273的功能特性，依照其功能表分别进行仿真，验证这三种期间的功能。
（三）实验要求1.做好实验预习，掌握74138、74244、74273的功能特性。
2.写出实验报告，内容如下：（1）实验目的；（2）写出完整的实验步骤；（3）画出74138、74244和74273的仿真波形，有关输入输出信号要标注清楚。
（四）实验步骤1.新建项目：首先一个项目管理索要新建的各种文件，在Quartus Ⅱ环境下，打开File，选择New Project Wizard后，打开New Project Wizard：Introduction窗口，按照提示创建新项目，点击“Next”按钮，再打开的窗口中输入有关的路径名和项目名称后，按“Finish”按钮，完成新建项目工作。
2.原理图设计与编译：原理图的设计与编译在Compile Mode（编译模式）下进行。
2.1．新建原理图文件打开File菜单，选择New，打开“新建”窗口。
运算器实验报告模板
安阳师范学院计算机学院
综合性、设计性实验报告书
实验课程：计算机组成原理
实验指导教师：
实验时间：
实验题目：运算器实验
实验类型：□综合性 设计性
一、实验目的：
1、了解74181ALU芯片的工作特性及其使用方法；
2、了解TEC-8中运算器的实现；
3、熟悉TEC-8模型计算机中运算器部分的数据通路及操作。
二、实验仪器设备及实验环境：
1、TEC-8实验系统
2、逻辑测试笔
3、实验环境：组成原理实验室
四、实验步骤设计：
（1）打开试验箱电源，检查电源指示灯是否亮起。
（2）进行设置及线路连接。
把“控制转换”开关拨到中间，即“独立”方式。
把“操作模式”开关拨为“1100”，（含义为单步、写寄存器）
在8位数据开关上拨出数据（向上为1，向下为0）SD7~SD0=“XXX”
按压一次“QD”按钮，观察A7~A0灯显示也为数据开关所拨数据，代表数据已被写入R0寄存器中。
写寄存器操作完成后可直接查看写入的数据，通过RD1RD0开关选寄存器，其值在灯A7~A0上显示；通过RS1RS0开关选寄存器，其值在灯B7~B0上显示。
（6）不关闭电源，切换操作模式开关为“1101”（含义为单步，运算器实验）
（7）连接电平开关和控制信号
（11）在前面所写入的各寄存器值的基础上，仿照第（8）、（9）、（10）步骤，按74LS181运算功能表，给出控制信号验证其它运算功能。
所需控制信号情况及值的观测与分析记录在实验结果部分。
五、实验结果及分析：（可加附页）
六、自我评价与总结：。
运算器数据通路实验报告
运算器数据通路实验报告第一篇：运算器数据通路实验报告运算器数据通路实验设计报告学号：姓名：成绩：学号：姓名：成绩：一、实验名称：总线、半导体静态存储器实验二、实验目的.1．熟悉函数功能发生器的功能、使用方法。
2．熟悉运算器的数据传送通路。
3．完成几种算逻运算操作，加深对运算器工作原理的理解。
三、实验原理运算器是计算机中对数据进行运算操作的重要部件，它的核心是ALU 函数功能发生器（由EPM7064S 构成），其次还要有存放操作数和运算的中间结果之寄存器以及传送数据的总线等部分。
选用不同的控制信号，运算器可以完成不同的运算功能。
1．函数功能发生器(ALU)的功能。
该函数功能发生器(ALU)，当输入为Aj、Bj，对应输出为Fj(j=0,1,2,3,4,5,6,7)，它可实现8 种不同的算术运算和逻辑算，而且通过对控制参数SEL2～SEL0S0 来选择。
2．数据传送通路实验电路方案实验方案框图见图2—5 所示。
图中SA、SB 为存放两个现行操作的缓冲寄存器，其中SA 兼作存放中间结果的累加器，并且可以通过SA 所连接的八个数据灯显示。
SA、SB 接收来自总线的数据信息送入ALU 进行算术或逻辑操作。
通过移位门将运算操作结果送到总线。
并且ALU 和总线之间需用三态门隔离(采用74LS245)。
四、实验内容1．按照实验电路方案框图，设计一个能完成下列八种补码运算指令的八位运算器。
该运算器实现的八种功能如表2—1 所示。
表2—1：2.根据运算器设计，选择所需元器件，画出实验电路的详细逻辑图，对开关，单脉冲等定义。
因为和上次实验类似，也是绝大多数的器件在“数据通路”中已安排好，只要控制各个控制点即可，除了开关组通过三态传输门(74LS245)的接法和实验一一样外，设置一个指令寄存器(IR)，用74LS573 担当IR。
通过八根连接线和“数据通路”中的八位总线连接起来。
存放ALU 的控制信息SEL2～SEL0。
数据通路实验实训报告
一、实验目的本次数据通路实验实训旨在通过实际操作，加深对计算机系统数据通路组成、工作原理及性能分析的理解。
通过实验，使学生掌握数据通路的基本结构、信号流程、时序关系以及数据通路性能的测试方法。
同时，培养学生独立分析问题、解决问题的能力，提高动手实践能力。
二、实验环境1. 硬件环境：- 计算机一台，配置符合实验要求。
- 实验箱一套，包含数据通路实验模块、测试模块、示波器等。
2. 软件环境：- 操作系统：Windows 10- 软件工具：数据通路实验软件、示波器软件等。
三、实验原理数据通路是计算机系统的重要组成部分，主要负责数据的传输和处理。
本实验主要研究以下内容：1. 数据通路的基本结构：包括数据总线、地址总线、控制总线、运算器、存储器等。
2. 数据通路的信号流程：从输入数据到输出结果的过程。
3. 数据通路的时序关系：各模块之间的时间配合和协调。
4. 数据通路性能的测试方法：通过实验测试数据通路的带宽、延迟等性能指标。
四、实验内容1. 数据通路结构认识：- 观察实验箱各模块的连接方式，了解数据通路的基本结构。
- 分析各模块的功能和作用。
2. 数据通路信号流程分析：- 通过实验软件，模拟数据通路中的信号流程。
- 分析信号在数据通路中的传输路径和时序关系。
3. 数据通路时序关系分析：- 观察实验箱中各模块的时钟信号，分析时序关系。
- 通过实验软件，调整时序参数，观察对数据通路性能的影响。
4. 数据通路性能测试：- 使用示波器测量数据通路中的信号波形，分析信号延迟等性能指标。
- 通过实验软件，模拟不同负载下的数据通路性能，分析其带宽、延迟等指标。
五、实验过程1. 数据通路结构认识：- 打开实验箱，观察各模块的连接方式，了解数据通路的基本结构。
- 通过实验指导书，分析各模块的功能和作用。
2. 数据通路信号流程分析：- 启动实验软件，设置输入数据。
- 观察信号在数据通路中的传输路径和时序关系。
3. 数据通路时序关系分析：- 调整实验箱中各模块的时钟信号，观察时序关系变化。
实验二16位算术逻辑运算实验
实验三16位算术逻辑运算实验一、实验目的1、掌握16位运算器的数据传送通路组成原理。
2、进一步验证算术逻辑运算功能发生器74LS181的组合功能。
3、按要求和给出的数据完成几种指定的算术逻辑运算。
二、实验内容1、实验原理16位运算器数据通路如图2-1所示，其中运算器由四片74LS181以并/串形成16位字长的ALU构成。
低8位运算器的输出经过一个三态门74LS245（U33）到ALUO1插座，实验时用8芯排线和内部数据总线BUSD0～D7插座BUS1～6中的任一个相连，低8位数据总线通过LZD0～LZD7显示灯显示；高8位运算器的输出经过一个三态门74LS245（U33`）到ALUO1`插座，实验时用8芯排线和高8位数据总线BUSD8～D15插座KBUS1或KBUS2相连，高8位数据总线通过LZD8～LZD15显示灯显示；参与运算的四个数据输入端分别由四个锁存器74LS273（U29、U30、U29`、U30、）锁存，实验时四个锁存器的输入并联后用8芯排线连至外部数据总线EXD0～D7插座EXJ1～EXJ3中的任一个；参与运算的数据源来自于8位数据开并KD0～KD7，并经过一三态门74LS245（U51）直接连至外部数据总线EXD0～EXD7，输入的数据通过LD0～LD7显示。
2、实验接线本实验需用到6个主要模块：①低8位运算器模块；②数据输入并显示模块；③数据总线显示模块；④功能开关模块（借用微地址输入模块）；⑤高8位运算器模；，⑥高8位（扩展）数据总线显示模块。
根据实验原理详细接线如下（接线①～⑤同实验一）：①ALUBUS连EXJ3；②ALUO1连BUS1；③SJ2连UJ2；④跳线器J23上T4连SD；⑤LDDR1、LDDR2、ALUB、SWB四个跳线器拨至左侧（手动方式）；⑥AR跳线器拨至左侧，同时开关AR拨至“1”电平；⑦ALUBUS`连EXJ2；⑧ALUO1`连KBUS1；⑨跳线器J19、J25拨至左侧（16位ALU状态）；⑩高8位运算器区跳线器ZI2、CN0、CN4连上短路套。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
运算器数据通路实验
设计报告
学号：姓名：成绩：
学号：姓名：成绩：
总线、半导体静态存储器实验
二、实验目的.
1．熟悉函数功能发生器的功能、使用方法。
2．熟悉运算器的数据传送通路。
3．完成几种算逻运算操作，加深对运算器工作原理的理解。
三、实验原理
运算器是计算机中对数据进行运算操作的重要部件，它的核心是ALU 函数功能发生器（由EPM7064S 构成），其次还要有存放操作数和运算的中间结果之寄存器以及传送数据的总线等部分。
选用不同的控制信号，运算器可以完成不同的运算功能。
1．函数功能发生器(ALU)的功能。
该函数功能发生器(ALU)，当输入为Aj、Bj，对应输出为Fj(j=0,1,2,3,4,5,6,7)，它可实现8 种不同的算术运算和逻辑算，而且通过对控制参数SEL2～SEL0S0 来选择。
2．数据传送通路实验电路方案
实验方案框图见图2—5 所示。
图中SA、SB 为存放两个现行操作的缓冲寄存器，其中SA 兼作存放中间结果的累加器，并且可以通过SA 所连接的八个数据灯显示。
SA、SB 接收来自总线的数据信息送入ALU 进行算术或逻辑操作。
通过移位门将运算操作结果送到总线。
并且ALU 和总线之间需用三态门隔离(采用74LS245)。
1．按照实验电路方案框图，设计一个能完成下列八种补码运算指令的八位运算器。
该运算器实现的八种功能如表2—1 所示。
表2—1：
2.根据运算器设计，选择所需元器件，画出实验电路的详细逻辑图，对开关，单脉冲等定义。
因为和上次实验类似，也是绝大多数的器件在“数据通路”中已安排好，只要控制各个控制点即可，除了开关组通过三态传输门(74LS245)的接法和实验一一样外，设置一个指令寄存器(IR)，用74LS573 担当IR。
通过八根连接线和“数据通路”中的八位总线连接起来。
存放ALU 的控制信息SEL2～SEL0。
为了便于观察IR 中内容，可以在IR 的输出端同时接上三个电平显示灯。
有的同学如用三个电平开关设置SEL2～SLE0。
当然可以得出结果，但是由于IR 是一个不可缺少的计算机部件，为了达到完整熟悉计算机各组成部分的目的，这里专门设置了指令寄存器IR。
3．在电路上进行表2—1 所列的八种指令的手动操作，每次一条指令。
实验时可由数据开关输入指令码及操作数，予以功能的验证。
4. 本实验应实现的操作
K→SA （开关输入的第一个操作数置入SA，LED 显示）
K→SB （开关输入的第二个操作数置入SB，无显示）
K→IR （开关输入的ALU 控制代码置入IR）
ALU 运算结果通过ALU－244→SA（将运算结果送SA 显示）
具体实验过程（仅仅作为参考）如下：
1）从输入设备（八个钮子开关）置入第一个数据，74LS245 的E＝0，74LS573 的C
由“0”变为“1”（锁存）后再变为“0”（保持）；送入Sa（该寄存器接有LED 显示）； 2）从输入设备（八个钮子开关）置入第一个数据，74LS245 的E＝0，74LS573 的C
由“0”变为“1”（锁存）后再变为“0”（保持）；送入Sb（该寄存器没有接LED 显示）； 3）从输入设备（八个钮子开关）将需要进行运算操作（如加法操作）的控制代码（具体内容可见表3－4）置入到IR，74LS245 的E＝0，74LS573 的C 由“0”变为“1”（锁存）后再变为“0”（保持）；
4）控制接通ALU-244，使运算结果上总线；
5）将结果置入Sa，并通过所接的LED 将结果显示出来。
五、测试结果与性能分析
1、测试结果：
1）数据A准备→三态门①打开→给寄存器Sa脉冲→数据进入Sa；
数据B准备→给寄存器Sb脉冲→数据进入Sb；
数据准备（指令）→给指令寄存器IR脉冲→指令进入IR→三态门①关闭；
2）ALU按照指令进行计算，结果进入总线→三态门②（寄存器Sa往显示灯）打开→给寄存器Sa脉冲→显示灯显示计算结果
实验输入三组数据进行计算 00010000 –00000001 = 00001111；00010101 & 00001010 = 00000000；00001000 + 00000110 = 00001110；
2、性能分析
单总线结构数据传送慢，使用多总线结构可以提高数据传送效率
另外，EPM7064S 器件性能介绍：
高性能和EEPROM的可编程逻辑器件（PLD）的第二代基于Max 架构
5.0- V在系统可编程能力（ISP）
具有完整的EPLD的逻辑密度
5纳秒引脚到引脚的逻辑延时高达175.4 MHz的计数器频率（包括互连）
六、课程设计总结（包括设计的总结和需要改进之处及体会）
通过这次实验设计，我们可以了解运算器数据通路的工作原理，各组数据的走向和时间逻辑关系，也更清楚认识了指令控制的重要性。
另外这是第一次在电脑上对运算器芯片的引脚进行设置，稍微有一点差错就会造成实验结果的差异，因此使得我们在实验中更加专注和仔细。
这次实验的分工也很明确，我负责在实验台上搭线，张成涛同学负责在电脑上设置运算器引脚。
但最终因为实验台的更换问题，实验结果没有调试出来。
换了一个电脑进行引脚设置后，终于成功了。
由于有协调的合作，实验操作过程也不会复杂繁琐，这次实验过程很有趣，并且让我们对机器内部数据通路的理解有更进一步的启发。
教师评语：
教师签字：
日期：。