后端设计技术

正向后端设计的一些技术
摘要：随着集成电路的规模日渐增大,传统的搭逻辑再手工设计版图来实现一个电路变得越来越困难.现在流行的ASIC设计流程是电路输入采用RTL的软件语言实现,版图输入用自动布局布线工具对综合工具生成的逻辑门和时序元件进行布局和连接.这样就需要后端设计人员对用工具来实现版图掌握一些影响电路性能的技术.
关键词：RTL 综合自动布局布线
1.引言
版图设计直接影响电路的延时、功耗等,一般正向设计一个完整的版图大概分以下三步:第一步,放置I/O单元,考虑好Memory的位置和电源线的通道,第二步,布局,生成时钟树,进行预布线和Setup Time时序分析和优化,第三步,布线,进行静态时序分析和优化,包括Power IR Drop分析和信号完整性(SI)分析.到0.18um及以下工艺,互连线的影响有可能影响电路的功能.
本文主要从布线技术和工艺影响方面总结一些正向设计版图时的注意事项.
2.电源网格(Power)
2.1电源线是芯片上最为普遍的信号,它要连接每一个门或模块并且要传输很大的电流,因此电源线要有合理的尺寸.
2.1.1当为一个设计规划版图时,首先要进行电源规划.电源线要放到模块的周围并通到模块.有一条原则就是,增加电源线的目的就是提供足够的电源供应整个芯片的电迁移要求和压降要求.宽的、短的电源线能够满足这两个目标;而大的电源线将消耗大的芯片面积.因此要折中考虑电源线的宽度和走线.
2.2随着IC技术的发展,内部电路的工作电压已经降低到1.2V,而且工作频率却增加了.一旦电源线没规划好,芯片内的某些电路将因电压原因而不工作.
2.2.1通常工艺线提供的标准电源库都会标明它的最低工作电压,我们在做电源线时一定要使得到达每个单元的电压都要高于这个最低电压.EDA工具里所要求的IR Drop的值就是我们的电源电压减去标准单元库的最低工作电压.现在深压微米的电源设计通常都设计成网格状来有效的降低IR Drop.
3.时钟信号(Clock)
3.1时钟信号是芯片上最重要且最普遍的动态信号,在每个设计中,大多数模块都是在同一个全局时钟信号的同步下工作.在整个芯片的布线中,全局时钟信号的布线应在电源信号之后进行.从根本上来说,实现时钟信号的目的是以最小的延迟把时钟信号分布在一个大的面积上,就是要是Clock的技术指标Clock Skew的值尽量最小.Clock Skew的值代表的是同一时钟信号在不同支路上的延迟差值.
3.1.1在自动布局布线工具中,为了实现好的时钟信号,就是采用时钟树的方案时钟树是插入在时钟信号路径上的缓冲器(Buffer)网络,它通过插入Buffer使时钟源和所有终端之间的延迟减小.这并不是优化电学信号通路,而是分开通路插入Buffer来使Delay最小.这样产生的网络和树有些相似,中心时钟信号的分支通过使用Buffer遍布整个芯片.现在随着工艺的深入,有的时钟树的形状也有做成鱼骨状的.下图显示了Buffer Tree的插入过程
3.1.2通常实现时钟树有以下几个步骤:首先要完成逻辑单元的放置,注意适当留点空间为后面插入时钟Buffer 和时序优化时用.第二要根据Clock Skew 指标进行时钟树生成,调出Clock Tree 来看看是否满足要求.第三就是预布线看看Setup Time 是否满足要求.
4.天线效应(Antenna)
4.1所谓天线效应是一种会导致部件损坏的制造工艺的副作用.在一定的条件下离子刻蚀或扩散装置会使与晶体管栅极所连接的不同结构上产生感应电荷.感应电荷可能对晶体管的薄栅氧产生过大的应力和不可恢复的损害,从而导致晶体管失效.
4.1.1现在Foundry 提供的标准单元库都会有包含天线规则的库,我们在用EDA 工具时记得要把这个库调进去并且在布线时要选择天线效应检查.
4.1.2通常消除天线效应的办法是将有天线作用的长多晶分解来消除天线效应,或者在有可能引起天线效应的晶体管附近放置二极管来消除金属天线的影响.一旦由于天线效应在金属上感生出足够多的电荷,二极管就会将这些电荷转移到衬底上.下图中显示了消除一个长的metal1带来的天线效应的几种方式.分别是跳线,插入二极管,断开metal1插入Buffer.
4.1.3现在先进的工艺线都会提供带天线效应检查的DRC 检查规则,记得在Tape Out 之前要检查整个版图,确保没有错误.
5.宽金属开槽(Slot)
5.1芯片设计中的电源线为了对付电迁移效应和电阻压降效应,长画出宽的电源线,但太宽的电源线在芯片温度高到是金属显著膨胀时会出现问题.
5.1.1当金属变热时,大块金属的侧边惯性阻止了侧边膨胀,从而导致了金属中部发生膨胀.这使得金属的中间区域向上膨起.对较窄的线,这个效应不明显,因为尺寸小,侧边惯性就小,金属向上膨胀
的应力就低.
5.1.2当宽金属受到足够的应力反复膨胀,金属最终会破坏保护芯片的绝缘层和钝化层,杂质和微尘将会进入芯片,与不同的材料发生反应,从而导致芯片失效.为了解决这个问题,要求版图设计人员在宽金属中间每隔一定的距离开槽,一般工艺线都会提供开槽的规则.
5.1.3开槽时应注意几个问题:第一,开槽的拐角处应呈45度角,这样可以减轻金属中大电流密度导致的压力;第二,开槽的放置应该总是与电流的方向一致,对于T型或其它特殊形状的走线尤为重要,关系的芯片的使用寿命;第三,有的时候开槽的规则,DRC没法检查,需要人工检查.
6.双接触孔(Double Via)
6.1随着集成电路制造工艺的深入,芯片的流片成本大大增加,这就需要芯片有很高的良率,这就对版图设计人员的设计优化提出了要求,除了满足普通的DRC、LVS、ERC检查外,还需要人工检查一部分项目.在布局布线完成后要采用EDA工具里提供的优化命令来优化版图.
6.1.1在EDA工具里的优化命令有一条来完成双接触孔的优化,一般先用接触孔减少(Via Reduction)命令来优化走线,减少接触孔,这样就减少了许多不必要的接触孔.再在有空间的地方加上一个接触孔,这样双通孔不仅减少了连线电阻还提高了工艺的可靠性,会有效提供成品的良率.在90nm及以下工艺会要求信号线的每个通孔都要用双孔.
7.结束语
本文先粗略的介绍了正向完成一个版图大概分几步,然后从电源网格、时钟信号、天线效应、宽金属开槽、双接触孔等几个方面介绍了自己对正向设计版图时应注意的几个事项.现在随着工艺的深入,要很好的完成一个版图需要更多的知识,包括综合及时序分析、信号完整性分析等,由于没有很好的实际完成一个0.18um及以下工艺的电路,因此在更深压微米工艺的版图设计方面还没有很好的经验.。