基于FPGA技术实现智能抢答器的设计

河北工业大学城市学院毕业设计说明书作者：陈厚黎学号： 098063 系：信息工程系专业：电子科学与技术题目：基于FPGA技术实现智能抢答器的设计指导者：伍萍辉教授(姓名) (专业技术职务)评阅者：(姓名) (专业技术职务)年月日目次1引言............................................................................................................................................. - 1 -1.1 本课题的发展现状................................................................................................................ - 1 -1.2 本课题研究的目的和意义.................................................................................................. - 1 -1.3、实现方法概述...................................................................................................................... - 2 -2 基本应用电路设计................................................................................................................ - 5 -2.1 抢答器设计基本要求.......................................................................................................... - 5 -2.2 硬件电路设计........................................................................................................................ - 6 -2.3 软件程序设计........................................................................................................................ - 6 -3 系统总体电路图...................................................................................................................... - 18 -4 编程及测试.............................................................................................................................. - 19 -结论.......................................................................................................................................... - 20 -参考文献................................................................................................................................ - 21 -致谢.......................................................................................................................................... - 22 -附录.............................................................................................................................................. - 23 -1引言FPGA(即现场可编程门阵列)差不多最早出现在上个世纪的八十年代中期，现场可编程门阵列是在PAL、GAL、CPLD等一系列可编程的器件的基础上更先进的发展产物。

它的工作原理是采用了逻辑单元阵列LCA的概念，在它的内部包括了可配置逻辑模块CLB、输出输入模块和内部的连线三个部分。

它的优点是能够重复的编程，在系统加电时，可编程门阵列就可以加载各个配置的数据，与之相连的硬件系统就可以达到不同用户的需求。

抢答器在我们的日常生活中应用十分的广泛，例如在各个比赛的抢答环节中。

为了实现比赛的公平公正，能够更加直观的选择出回答问题的选手，抢答器成为了人们的首要选择。

在应用过程中，抢答器主要是采用数字显示、灯光显示或者是音响效果等一系列的方法来显示出抢到优先权的选手，同时也可以显示出答题的时间。

因此，研究智能抢答器就有了很大的实际意义。

在过去的设计中会比较多的选择使用TTL电平或者是数字集成电路来完成电路的设计。

虽然这种电路选择比较便宜，但是在布线和比较复杂的电路集成板的设计中容易出现错误，并且当需要改动的时候会特别麻烦。

所以，在本设计中，我们选择的是FPGA芯片作为主要硬件，利用电子设计自动化技术，最后在硬件语言描述部分采用的是VHDL硬件描述语言，完成基于FPGA 技术的智能抢答器的设计。

1.1 本课题的发展现状FPGA(现场可编程门阵列)的概念自从美国1984年首先发表声明以来，FPGA的技术就一直在不断地发展，如今已经逐渐变得成熟。

在发展的过程中器件的集成度在逐渐增大的同时器件的价格呈现出下降的的趋势，而它的其他优点主要表现在可以现场设计、修改、验证、实现多达数万门级的数字系统的单片机，这一特点也慢慢得到世界上各个国家在电子系统方面的认可和关注。

就目前的形势来看，FPGA技术已经能够广泛的应用在电子设计的各个方面，不再仅仅是ASIC技术的一个小小的补充。

智力抢答器作为目前的一种比较普遍的电子产品，很早就被人们熟知并且应用在许多的场合。

但传统的抢答器的制作电路比较复杂，这样使得在制作起来就比较麻烦，可靠性还很低，很难实现预期的效果。

因此在很多情况下，为了简单，会选择购买一些集成块，使操作起来变得比较简单。

但同样也会遇到问题，比如购买集成块就比较困难。

随着科技的不断进步与发展，在电子设计的领域，系统设计在规模上向小型化，微型化发展，在运行速度上逐渐向快速化，高速化发展，在内存方面逐渐变得向大容量的方向发展。

根据人们的需求，EDA技术（电子设计自动化技术）逐渐发展起来，EDA技术的开发与运用为电子系统的设计带来了新的变革，慢慢显现出在仿真功能方面的优点，越来越得到人们的肯定。

因此，本课题研究的智力抢答器我们也选择应用FPGA技术。

1.2 本课题研究的目的和意义与传统的抢答器相比，基于FPGA技术的智力抢答器克服了原有设计复杂的硬件连线，较差的可靠性，在设计上面会浪费很大的精力，最后也有可能达不到自己想要设计目的等一系列的缺点。

随着FPGA技术的不断发展，智力抢答器的电路也变得简单而方便。

FPGA技术的出现使得电路设计的重点从硬件部分转移到了软件部分，与传统的设计相比，应用FPGA技术会使得设计的灵活性有所提高，电路的复杂程度逐渐变低，在功能的升级方面也能够变得方便许多，使设计周期大大的缩短，研发的费用也变少。

在本课题的设计中，稳定性和可靠性都比较好，在使用的过程中，能够十分准确、公平、公正、快速的找到首先回答问题的选手，并通过一些显示装置，例如：蜂鸣器、数码管等显示出第一个抢答者。

这样就使得抢答装置在应用过程中更直观，在智能抢答器的设计方面，还可以根据用户的需要完成具体功能的设计。

最终，根据系统的需要的功能要求，完成相应的描述部分，仿真部分和硬件电路部分的验证。

1.3、实现方法概述抢答器作为比赛过程中的必需品，在设计方面有很多中选择。

我们平常比较常见的有两种设计：第一种方案是选择用触发器和小规模的数字逻辑芯片，另外一种方案是选择用单片机。

这两种方案相比较而言，用小规模逻辑芯片设计的第一种方案的设计思路比较简单，但是在电路实现方面比较复杂；而相比较第二种方案在用单片机完成的过程中，实现过程比较方便，但是随着比赛过程中组数的不确定会出现I/O口不够用的情况。

因此，在本课题的设计中采用的是基于FPGA现场可编程技术，不仅可以避免实现起来的复杂性高，还能随时加入组数，使在设计方面更适应不同的需要。

在基于FPGA技术的智能抢答器的设计系统里可以分为以下几个模块：抢答鉴别模块、抢答信号输出模块、抢答计时模块、答题计时模块、抢答计分模块、防抖动模块、分频模块、抢答超时报警模块、答题超时报警模块、抢答显示模块、顶层模块11个部分。

1、抢答鉴别模块：在这个模块的设计中主要实现的是能够快速准确的完成抢答的功能，在这个过程中还应该能够辨别出提前抢答的组号。

所以在抢答器应用的过程中既能显现出正常抢答的组数，还能显示出超前抢答的组数，同时还能完成在有一个抢答键按下的时候，其他抢答线路都处于抢答封锁的状态。

2、抢答信号输出模块：在这个模块设计中主要完成将抢答的信号输出到其他模块的功能。

3、抢答计时模块：在这个模块设计中主要完成抢答过程中的计时功能，在有抢答命令开始后进行一个倒计时，并且在倒计时完成后有报警的提示音。

4、答题计时模块：在这个模块设计中主要完成答题过程中的所有计时功能，在有抢答答题开始后可以进行答题的倒计时，并且能够在规定倒计时后显示超时并报警，此时必须停止答题。

5、抢答计分模块：在这个模块设计中主要是给定四个抢答信号的记分情况，规定每个抢答信号初始是五分，当抢答并答对的时候加一分；抢答答错的时候减一分；没有获得抢答权的选手分数保持不变。

6、防抖动模块：智能抢答器中设计中的add加分输入和sub减分输入使用的拨档开关一般属于机械开关，因此在开关动作瞬间经常会出现信号来回弹跳的现象，尽管只是进行了一次拨键动作，但是信号在实际的产生中却不只是弹跳了一次，所以在设计中必须加上消除抖动的电路。