单片机 第六章
合集下载
单片机原理及应用第6章80C51单片机的串行口
单片机原理及应用第6章80C51单片机的串行口80C51单片机是一种基于哈佛架构的8位单片机，具有强大的串行口功能。
串行口是一种通信接口，可以通过单根线传输数据。
本章将介绍80C51单片机的串行口原理及其应用。
一、80C51单片机的串行口原理80C51单片机的串行口包含两个寄存器，分别是SBUF（串行缓冲器）和SCON（串行控制寄存器）。
SBUF寄存器用来存储待发送或接收到的数据，SCON寄存器用来配置和控制串行口的工作模式。
80C51单片机的串行口有两种工作模式：串行异步通信模式和串行同步通信模式。
1.串行异步通信模式串行异步通信是指通信双方的时钟频率不同步，通信的数据按照字符为单位进行传输，字符之间有起始位、数据位、校验位和停止位组成。
80C51单片机的串行口支持标准的RS-232通信协议和非标准通信协议。
在串行异步通信模式下，SCON寄存器需要配置为相应的工作模式。
首先，需要选择串行口的工作模式。
80C51单片机支持第9位，即扩展模式，可以用来检测通信错误。
其次，需要设置波特率。
波特率是指数据每秒传输的位数，用波特率发生器（Baud Rate Generator，BRGR）来控制。
然后，需要设置起始位、数据位和停止位的配置，包括数据长度（5位、6位、7位或8位）、停止位的个数（1位或2位）。
在发送数据时，将待发送的数据通过MOV指令传送到SBUF寄存器，单片机会自动将数据发送出去。
在接收数据时，需要检测RI（接收中断）标志位，如果RI为1，表示接收到数据，可以通过MOV指令将接收到的数据读取到用户定义的变量中。
2.串行同步通信模式串行同步通信是指通信双方的时钟频率同步，在数据传输时需要时钟信号同步。
80C51单片机的串行同步通信支持SPI（串行外设接口）和I2C（串行总线接口）两种协议。
在串行同步通信模式下，SCON寄存器需要配置为相应的工作模式。
首先，需要选择串行口的工作模式。
80C51单片机支持主从模式，可以作为主设备发送数据，也可以作为从设备接收数据。
单片机第六章定时器
计数溢出时，TFx置位。如果中断允许，CPU响应中 断并转入中断服务程序，由内部硬件清TFx。TFx也可以 由程序查询和清零。
这种方式下，计数寄存器由13位组成，即THx高八位(作计数器)
和TLx的低5位构成。TLx的高3位未用。
计数时，TLx的低5位溢出后向THx进位，THx溢出后 将TFx置位，并向CPU申请中断。
用软件控制，置 l时，启动 T1；清0时，停止 T1。
TF0（TCON．5）——T0的溢出标志。
TR0（TCON．4）——T0的运行控制位。
用软件控制，置1时，启动T0；清 0时，停止 T0。
• IE1（TCON．3）——外部中断1中断请求标志位。
• IE0（TCON．1）——外部中断0中断请求标志位。
器之外，还可用作串行接口的波特率发生器。
6.2
定时器／计数器T0、T1
T0、T1 的内部结构简图示于图6－1中。从图中 可以看出，T0、T1由以下几部分组成：
• 计数器TH0、TL0和TH1、TL1；
•
•
特殊功能寄存器TMOD、TCON；
时钟分频器；
•
输入引脚T0、T1。
6.2.1 与定时器／计数器T0、T1有关的 特殊功能寄存器
⑵定时器/计数器T1
T0方式3时，T1可以工作在方式0、1、2三种方式 T1的结构如图6–6所示。 由于T0占用了原来T1的启动位TR1和溢出标志TF1， 所以此时T1溢出时不能置位溢出标志，不能申请中断， 其溢出信号送给串行口，此时T1作为波特率发生器。
T1的启停由写入方式字控制，当写入方式0/1/2 时，T1立即启动，写入方式3 时，立即停止工作。
分析：设置T0工作在方式2，计数功能，每记满100个外 部脉冲，从P1.0输出一个低电平脉冲信号（简化的打包 操作）。
这种方式下，计数寄存器由13位组成，即THx高八位(作计数器)
和TLx的低5位构成。TLx的高3位未用。
计数时，TLx的低5位溢出后向THx进位，THx溢出后 将TFx置位，并向CPU申请中断。
用软件控制，置 l时，启动 T1；清0时，停止 T1。
TF0（TCON．5）——T0的溢出标志。
TR0（TCON．4）——T0的运行控制位。
用软件控制，置1时，启动T0；清 0时，停止 T0。
• IE1（TCON．3）——外部中断1中断请求标志位。
• IE0（TCON．1）——外部中断0中断请求标志位。
器之外，还可用作串行接口的波特率发生器。
6.2
定时器／计数器T0、T1
T0、T1 的内部结构简图示于图6－1中。从图中 可以看出，T0、T1由以下几部分组成：
• 计数器TH0、TL0和TH1、TL1；
•
•
特殊功能寄存器TMOD、TCON；
时钟分频器；
•
输入引脚T0、T1。
6.2.1 与定时器／计数器T0、T1有关的 特殊功能寄存器
⑵定时器/计数器T1
T0方式3时，T1可以工作在方式0、1、2三种方式 T1的结构如图6–6所示。 由于T0占用了原来T1的启动位TR1和溢出标志TF1， 所以此时T1溢出时不能置位溢出标志，不能申请中断， 其溢出信号送给串行口，此时T1作为波特率发生器。
T1的启停由写入方式字控制，当写入方式0/1/2 时，T1立即启动，写入方式3 时，立即停止工作。
分析：设置T0工作在方式2，计数功能，每记满100个外 部脉冲，从P1.0输出一个低电平脉冲信号（简化的打包 操作）。
单片机原理及接口技术第6章习题答案
第6章习题答案1、定时器模式2有什么特点？适用于什么场合？答：（1） 模式2把TL0(或TL1)配置成一个可以自动重装载的8位定时器/计数器。
TL0计数溢出时不仅使溢出中断标志位TF0置1，而且还自动把TH0中的内容重新装载到TL0中。
TL0用作8位计数器，TH0用以保存初值。
（2） 用于定时工作方式时间（TF0溢出周期）为()82T H 012T =-⨯⨯初值振荡周期，用于计数工作方式时，最大计数长度（TH0初值=0）为28=256个外部脉冲。
这种工作方式可省去用户软件重装初值的语句，并可产生相当精确定时时间，特别适于作串行波特率发生器。
2、单片机内部定时方式产生频率为100KH Z 等宽矩形波，假定单片机的晶振频率为12MH Z ，请编程实现。
答：5100,110(00)Z f KH t T -==⨯采用定时器选择工作模式50.510-⨯=⨯⨯136（2-X ）12/(1210)13(2)5X -=81871111111111011X ==T0低5位:1BHT0高8位：FFHMOV TMOD,#00H ;设置定时器T0工作于模式0MOV TL0,#1BH ；设置5ms 定时初值MOV TH0,#0FFHSETB TR0 ；启动T0LOOP:JBC TF0,L1 ；查询到定时时间到？时间到转L1SJMP LOOP ；时间未到转LOOP ，继续查询L1：MOV TL0,#1BH ;重新置入定时初值MOV TH0,#0FFHCPL P1.0 ;输出取反，形成等宽矩形波SJMP LOOP ；重复循环3、89C51定时器有哪几种工作模式？有何区别？答：有四种工作模式：模式0，模式1，模式2，模式3（1） 模式0：选择定时器的高8位和低5位组成一个13位定时器/计数器。
TL 低5位溢出时向TH 进位，TH 溢出时向中断标志位TF 进位，并申请中断。
定时时间t=(213-初值)×振荡周期×12；计数长度位213=8192个外部脉冲（2） 模式1：与模式0的唯一差别是寄存器TH 和TL 以全部16位参与操作。
单片机原理及其接口技术--第6章 MCS-51单片机定时器计数器
单片机原理及其接口技术
T/C方式2的逻辑结构图
1
TH1/TH0
T8
T7
T6
T5
T4
T3
T2
T1
寄存器 计数器
束
TL1/TL0
T8
T7
T6
T5
T4
T3
T2
T1
主目录
上一页
下一页
结
单片机原理及其接口技术
4、方式3 M1M0=11 T0和T1有不同的工作方式
C/T0：
TH0和TL0被拆成2个独立的8位计数器。
28)，向CPU申请中断，标志位TF1自动置位，若中
断是开放的，则CPU响应定时器中断。当CPU响应
中断转向中断服务程序时，由硬件自动将该位清0。
&
加1计数器 & 1
主目录
上一页
下一页
结
束
EA
ET1
单片机原理及其接口技术
2个模拟的位开关，前者决定了T/C的工作状态：当1单片机有2个特殊功能寄存器TCON和TMOD: TCON：用于控制定时器的启动与停止，中断标志。 TMOD：用于设置T/C的工作方式。
主目录
上一页
下一页
结
束
单片机原理及其接口技术
1.定时器控制寄存器TCON
88H TCON
位地址
D7
D6
D5
D4
D3
D2
D1
D0
TF1 TR1 TF0 TR0 IE1 IT1 IE0 IT0 8F 8E 8D 8C 8B 8A 89 88
过实时计算求得对应的转速。
主目录 上一页 下一页 结 束
单片机原理及其接口技术 对于定时/计数器来说，不管是独立的定时器芯片还是单
第六章 MCS-51单片机内部定时器
6.3.1 模式0及应用
在这种模式下，16位寄存器只用了13位。 其中，TL0的高3位未用，TH0占8位。当 TL0的低5位溢出时，向TH0进位。当TH0 溢出时，向中断标志位TF0进位，并申请中 断。 因此，可通过查询TF0 是否置位或考 察中断是否发生来判断定时器/计数器0的 操作完成与否。
（2）计算1ms定时T0的初值：
机器周期为(1/fOSC)×12=[1/(12×106)]×12=1μs, 设T0的 计数初值为X，则 (213-X)×1×10-6=1×10-3ms
X=213-1×10-3/(1×10) -6 =8192-1000=7192D=1110000011000
高8位: E0H 低5位: 18H
fosc=12MHz, 采用查询方式。
解：方波周期 T=1/100Hz=0.01s=10ms 用T1定时5ms 计数初值 X为： X=216-12×5×103/12=60536=EC78H 程序如下：
MOV TMOD， #10H ；T1模式1，定时方式
SETB TR1 LOOP：MOV TH1，#0ECH
例：晶振为12MHZ ，则计数周期为
T=12/(12*106)Hz =1微秒
最短的定时 周期
计数器工作方式：
当定时器/计数器为计数工作方式时，通过
引脚T0和T1对外部信号计数，外部脉冲的下降
沿触发计数
在每个机器周期的
采样过程：
S5P2期间采样引脚
当输入脉冲信号从1到0的负跳变时，计数器就 自动加1。 由于检测一个由1到0的跳变需要两 个机器周期，所以 计数的最高频率为振荡频 率的1/24。为了确保给定电平在变化前至少被 采样一次，外部计数脉冲的高低电平均需保持 一个机器周期以上。（占空比没有限制）
第六章_单片机最小系统
2. 键盘的查询与中断
3. 键盘管理中的键输入与键操作
7.2.3 并行I/O口扩展的LED显示电路 1. LED 显示器及显示原理 (1)LED显示器结构 (2) 显示器原理与显示段码 2. LED显示器显示方式
7.3 并行总线外围扩展技术 7.3.1 并行总线扩展基本问题 1. 并行总线扩展电路设计
80C51单片机最小系统
1、最小系统概念 最小系统概念
单片机最小系统,或者称为最小应用系统 是指用最少的元 单片机最小系统 或者称为最小应用系统,是指用最少的元 或者称为最小应用系统 件组成的单片机可以工作的系统.最小系统结构与单片机的 件组成的单片机可以工作的系统 最小系统结构与单片机的 类型有关。 类型有关。 对51系列单片机来说 最小系统一般应该包括 单片机、晶 系列单片机来说,最小系统一般应该包括 单片机、 系列单片机来说 最小系统一般应该包括:单片机 振电路、复位电路、按键输入、显示输出等。 振电路、复位电路、按键输入、显示输出等。
外部时钟 XTAL1 XTAL2
XTAL2
15～45pf× 15～45pf×2
1～12MHz（MCS-51） 12MHz（MCS-51） 24MHz（Atmel-89C） 0～24MHz（Atmel-89C）
(1)片内时钟振荡器与外部谐振电路 片内振荡器与外部谐振叫路构成了一个并联谐振的时钟 振荡电路。PD端可由内部软件编程来控制振荡电路的 启停。
(4) 电源监测复位 4. 应用系统中多复位要求的处理
第7章
• 单片机的并行扩展技术
7.1 并行外围扩展方式 有I/O方式和总线方式 7.1.1 并行I/O口与并行扩展总线 1. 两种扩展方式
2. 扩展方式选择 主要由所选择的外围器件决定。 3. 并行总线的I/O虚拟 通过I/O口虚拟总线时序及操作控制方式来扩展并 行总线接口。 7.1.2 并行I/O的扩展特性 输出锁存、握手交互、指令控制实现的时序协议 7.1.3 并行总线扩展特性 三态输出、时序交互、总线协议的CPU的时序自 动运行
单片机第6章课件
9:17:16
19/89
（5）PCA控制寄存器CCON CCON （地址为 D8H ，复位值为 00xx x000B ） 各位的定义如下
位号 位名称
D7 CF
D6 CR
D5 -
D4 -
D3 -Βιβλιοθήκη D2 CCF2D1 CCF1
D0 CCF0
9:17:16
20/89
位号 位名称
D7 CF
D6 CR
D5 -
9:17:16
23/89
（7）ADC控制寄存器ADC_CONTR ADC_CONTR （ 地 址 为 C5H ， 复 位 值 为 0XX00000B）各位的定义如下：
位号 位名称 D7 ADC_POWER D6 SPEED1 D5 SPEED0 D4 ADC_FLAG D3 ADC_START D2 CHS2 D1 CHS1 D0 CHS0
TR0
IE1
IT1
IE0
IT0
9:17:16
7/89
位号 位名称
D7 TF1
D6 TR1
D5 TF0
D4 TR0
D3 IE1
D2 IT1
D1 IE0
D0 IT0
1 ） IT0 ：外部中断触发方式控制位。可由软件置 1 或清“0”。 0：电平触发方式。当输入低电平时，置位IE0。 1：边沿触发方式。输入脚上电平由高到低的负跳 变时，置位IE0。 2）IT1：外部中断触发方式控制位，与IT0类似。
9:17:16
14/89
（3）串口2控制寄存器S2CON 寄存器 S2CON （地址为 9AH ，复位值为 00H ） 用于确定串口2的操作方式和控制串口2的某些 功能，并设有接收和发送中断标志（ S2RI 及 S2TI）位。 S2CON各位的定义如下：
第6章 80C51单片机的系统扩展
80C51单片机的系统扩展 第6章 80C51单片机的系统扩展
6.1.2 常用程序存储器芯片
1、Flash(闪速 、 闪速)ROM 闪速
FlashROM是一种新型的电擦除式存储器，它是在EPROM工艺的基础上 增添了芯片整体电擦除和可再编程功能。它即可作数据存储器用，又可作程序 存储器用，其主要性能特点为： （1）电可擦除、可改写、数据保持时间长。 （2）可重复擦写/编程大于1万次。 （3）有些芯片具有在系统可编程ISP功能。 （4）读出时间为ns级，写入和擦除时间为ms级。 （5）低功耗、单一电源供电、价格低、可靠性高，性能比EEPROM优越。 FlashROM型号很多，常用的有29系列和28F系列。29系列有29C256 （32K×8）、29C512（64K×8）、29C010（128K×8）、29C020 （256K×8）、29040（512K×8）等，28F系列有28F512（64K×8）、 28F010（128K×8）、28F020（256K×8）、28F040（512K×8）等。
80C51单片机的系统扩展 第6章 80C51单片机的系统扩展
6.2.1 常用数据存储器芯片
静态存储器（SRAM）具有存取速度快、使用方便和价 格低等优点。但它的缺点是，一旦掉电，内部所有数据信 息都会丢失。常用的SRAM有6116（2KB×8）、6264 （8KB×8）、62128（16KB×8）、62256（32KB×8） 等芯片。常用SRAM芯片管脚和封装如图6-8所示，引脚功 能如下。 ① A0～A15：地址输入线。 ② D0～D7：双向三态数据总线，有时也用I/O0～I/O7表示。 ③CE：片选线，低电平有效。6264的26脚（CS）必须接高 电平，并且CE为低电平时才选中该芯片。 ④OE：读选通线，低电平有效。 ⑤WE：写选通线，低电平有效。 ⑥ VCC：电源线，接+5V电源。 ⑦ NC：空。 ⑧ GND：接地。
单片机电子课件第6章
中断的优先级
• MCS-51有两个中断优先级，对于每一个中 断请求源可编程为高优先级中断或低优先 级中断，可实现二级中断嵌套。
基本原则是：
• （1）高优先级不能被低优先级中断； • （2）低优先级可被高优先级中断。 • （3）任何一种中断（不管是高级还是低 级），一旦得到响应，不会再被它的同级 中断所中断。 • （4）两个同一级的中断源同时向CPU发出 中断申请，CPU通过内部硬件查询，按自 然优先级确定优先响应哪一个中断要求。
中断源入口地址
具体入口如下： 中断源 入口地址 外部中断0 0003Ｈ 定时器T0中断 000BH 外部中断1 0013H 定时器T１中断 001BH 串行口中断 0023H 在这些单元中往往是一些跳转指令，跳到 真正的中断服务程序，这是因为给每个中 断源安排的空间只有8个单元。
6.2.3 中断控制
6.4 中断程序的设计与应用
6.4.1 中断程序的设计方法
１．主程序中的中断初始化 ①设置IE寄存器中的相应位； ②设置IP寄存器中的相应位； ③若为外部中断,还应设置触发方式控制位ITi； ④对相关中断源的初始化（如定时器、串行口的初始化） 2．中断服务程序编写中的注意事项 ①确定是否保护现场，保护现场时PUSH和POP指令必 须成对使用。 ②及时清除那些不被硬件自动清除的中断请求标志。
• 自然优先顺序
序号 1 2 3 4 5 中断源 外部中断 0 定时器 0 外部中断 1 定时器 1 串行口中断 自然优先顺序 最高 次高 中 此低 最低
6.3 中断响应
6.3.1 中断响应 1. CPU的中断响应条件 ① 有中断源发出中断申请; ② 中断总允许位EA=1; ③ 申请中断的中断源的中断允许位为1。
4.中断优先级寄存器 IP
第六章 MCS-51单片机的中断
TF1
T1 请求
TR1
T1 工作
TF0
T0 请求
TR0
T0 工作
IE1
INT1 请求
IT1
INT1 方式
IE0
INT0 请求
IT0
INT0 方式
有 /无
启 /停
有 /无
启 /停
有 /无
下沿/ 低
电平
有 /无
下沿/低
电平
2、在每条指令结束时，CPU检测各个中断标志位，若中断标志位置1，则认为有 中断请求。 3、外中断有2种触发方式：低电平和下降沿，由TCON中的IT0和 IT1决定。
PC
4.2.2 MCS-51中断处理全过程
返回
4.2.2 MCS-51中断处理全过程
1、中断请求
⑴ MCS51单片机内部的中断检测电路随时检测各个中断源，检测到有中断
申请后，将相应的中断标志位置1。
⑵ CPU在每条指令结束时，检测各个中断标志位，若中断标志位置1，则认 为有中断请求。
⑶ CPU读取IE和IP的内容，若中断允许且满足如下条件，则在下一个机器
返回
复位后IP=00H，说明各个中断源都处于低级。 注意： 1、当五个中断源在同一个优先级的情况下INT0优先权最高，串行口优先权最低。 在同一个优先级中，对五个中断源的优先次序安排如下： INT0→T0→INT1→T1→串口 （中断优先级从高到低） 2、对于外中断来说，可以用软件查询法和硬件排队电路法确定优先级。 3、通过对IP寄存器的编程，可以把五个中断源分别定义在两个优先级中，软件 可以随时对IP的各位清0或置1。 例如 某软件中对寄存器IE、IP设置如下：MOV IE，＃10001111B MOV IP，＃00000110B
单片机原理与应用第6章
三、系统扩展及总线结构
80C51
图5.2
P0口分时复用
D0～n ～ P0 ALE R/W 单片机 ALE
锁 存 地 址 地址 采 样 数 据 采 样 数 据 Di Qi G 地址锁存器
A0～n ～
R/W 存储器
锁 存 地 址
P0
地址
R/W
三、系统扩展及总线结构
地址锁存器
MCS-51单片机的P0口是地址线/数据线分时复用的，实现 这一功能需要引入地址锁存器。常用的地址锁存器的芯片一 般有两类：一类是8D触发器，如74LS273、7474LS377等，另 一类是位锁存器，如74LS373、8282等。
74LS373
8031
6264的地址分配表
P2.7 P2.6 1 1 0 1 0 1
P2.5 0 1 1
选中芯片 6264(1) 6264(2) 6264(3)
地 址 范 围 C000--DFFFH A000--BFFFH 6000--7FFFH
存储容量 8K 8K 8K
例3：某微机系统用62128构成64K存储系统，试将其与 8051进行连接
第6章 单片机系统扩展
6-1 系统扩展及总线结构 6-2 数据存储器扩展 6-3 程序存储器扩展 6-4 I/O扩展 I/O扩展
6-1 系统扩展及总线结构 一、单片机内部资源
8位CPU； 位 ； 4KB字节掩膜 字节掩膜ROM程序存贮器（8031无）； 程序存贮器（ 字节掩膜 程序存贮器 无 128字节内部 字节内部RAM数据存贮器； 数据存贮器； 字节内部 数据存贮器 21个特殊功能寄存器 个特殊功能寄存器(SFR)； 个特殊功能寄存器 ； 2个16位的定时器 计数器； 位的定时器/计数器 个 位的定时器 计数器； 1个全双工的异步串行口 个全双工的异步串行口; 个全双工的异步串行口 4个8位并行 口； 位并行I/O口 个 位并行 5个中断源、2级中断优先级的中断控制器； 个中断源、 级中断优先级的中断控制器 级中断优先级的中断控制器； 个中断源
单片机课件第六章
PART 02
单片机系统概述
单片机系统的组成
存储器
包括程序存储器、数据存储器 和特殊功能寄存器，用于存储 程序、数据和特殊功能信息。
定时器/计数器
提供精确的定时和计数功能， 用于实现各种定时和计数操作。
微处理器（CPU）
单片机的核心部件，负责执行 各种指令和处理数据。
输入/输出接口
提供与外部设备通信的接口电 路，如并行I/O口、串行通信 接口等。
PART 01
引言
章节概述
第六章主要内容
本章主要介绍单片机的中断系统，包括中断的概念、中断的处理过程、中断的 优先级管理等内容。
中断在单片机系统中的作用
中断是单片机实时处理外部或内部事件的一种重要机制，通过中断可以实现对 外部输入信号的实时响应，以及进行内部定时/计数等操作。
学习目标
掌握中断的基本概念
THANKS
感谢观看
REPORTING
为单片机系统提供稳定可靠的电源， 包括线性电源、开关电源等类型。
02
时钟电路
为单片机提供精确的时钟信号，确保 系统时序的正确性。
01
03
复位电路
在单片机系统上电或异常时提供复位 信号，使系统恢复到初始状态。
I/O接口电路
连接单片机与外部设备（如键盘、显 示器、传感器等）的接口电路，实现 数据的输入与输出。
汽车电子
用于实现汽车控制系 统的智能化和自动化， 如发动机控制、车身 控制等。
物联网应用
作为物联网终端节点， 实现数据采集、传输 和处理等功能。
PART 03
单片机系统的硬件设计
硬件设计的基本原则
模块化设计
将复杂的硬件系统划分为若干个相 对独立的模块，每个模块实现特定
第六章 51系列单片机中断系统
第6章
51系列单片机的中断系统
本章主要介绍51系列单片机中断系统问题， 本章将介绍以下具体内容：
中断系统----中断源、中断方式 、中断控制寄 存器、中断响应、中断请求的撤除。
6.1
中断系统的概念
6.1.1 中断系统
中断应用在： 处理实时控制、故障自动诊断、计算机与 外围设备之间进行数据传送、进行人机对话等场合。 中断：是计算机的一种资源共享技术。中断技术就是解决这 种多项任务共享一个CPU资源的最好办法。
一般加装所示电路，并通过响应软件来撤销电平请求信号。
Q输出端
SD为置1端， 高电平有效 D端是逻辑输入端， 固定为低电平 CP为时钟输入端， 接外中断信号
当外中断请求发生时，将D端的低电平送到Q端，形成中断请求信 号。中断响应后，由软件对SD进行操作，将Q端恢复为高电平。 在中断服务程序中增加如下指令： (1) SETB P1.0 ; P1.0输出高电平，始终将Q端置1，永久封锁外中
中断请求标志
触发方 0 低电平 式选择 1 下降沿
定时控制寄存器TCON（字节地址88H）
外中断0 (1)请求标志 当CPU采样到INT0 (1)出现有效中断请求时，该 位由硬件自行设置为1，待中断响应后，该位自动清0。 该位一般为单片机硬件查询用，也可以软件查询。
8FH TF1
8EH TR1
8DH TF0
EA
ES
ET1
EX1
ET0 EX0
EA —— 中断允许总控制 位 （CPU开中断控制位） EA = 0 中断全部关闭 EA = 1 中断开启，各中 断由各自的控制位控制。
ET0（ET1） —— 定时器0（或 定时器1）中断允许控制位 ET0（ET1） = 0 定时器0 （或定时器1）中断禁止 ET0（ET1） = 1 定时器0 （或定时器1）中断允许
51系列单片机的中断系统
本章主要介绍51系列单片机中断系统问题， 本章将介绍以下具体内容：
中断系统----中断源、中断方式 、中断控制寄 存器、中断响应、中断请求的撤除。
6.1
中断系统的概念
6.1.1 中断系统
中断应用在： 处理实时控制、故障自动诊断、计算机与 外围设备之间进行数据传送、进行人机对话等场合。 中断：是计算机的一种资源共享技术。中断技术就是解决这 种多项任务共享一个CPU资源的最好办法。
一般加装所示电路，并通过响应软件来撤销电平请求信号。
Q输出端
SD为置1端， 高电平有效 D端是逻辑输入端， 固定为低电平 CP为时钟输入端， 接外中断信号
当外中断请求发生时，将D端的低电平送到Q端，形成中断请求信 号。中断响应后，由软件对SD进行操作，将Q端恢复为高电平。 在中断服务程序中增加如下指令： (1) SETB P1.0 ; P1.0输出高电平，始终将Q端置1，永久封锁外中
中断请求标志
触发方 0 低电平 式选择 1 下降沿
定时控制寄存器TCON（字节地址88H）
外中断0 (1)请求标志 当CPU采样到INT0 (1)出现有效中断请求时，该 位由硬件自行设置为1，待中断响应后，该位自动清0。 该位一般为单片机硬件查询用，也可以软件查询。
8FH TF1
8EH TR1
8DH TF0
EA
ES
ET1
EX1
ET0 EX0
EA —— 中断允许总控制 位 （CPU开中断控制位） EA = 0 中断全部关闭 EA = 1 中断开启，各中 断由各自的控制位控制。
ET0（ET1） —— 定时器0（或 定时器1）中断允许控制位 ET0（ET1） = 0 定时器0 （或定时器1）中断禁止 ET0（ET1） = 1 定时器0 （或定时器1）中断允许
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
λ(t)
1
2
◇电路结构
降额因子与失效率的关系
使用值 额定值
◇环境因素 ◇人为因素
（二）提高仪器可靠性的措施
1. 元器件的选择 （电阻器 、电容器 、集成电路芯片 ） 2. 筛选 3. 降额使用 4. 可靠的电路设计 5. 冗余设计：包括并联系统和串联系统两种形式
并联、串联系统 并联系统的可靠度Rp为 串联系统的可靠度RS为
(b) 新浴盆曲线
平均故障间隔时间 MTBF或称为平均无故障时间 (亦称故障前平均时间)MTTF。一般情况下，都用 MTBF来表示，它与可靠率R(t)之间的关系为
MTBF R(t )dt e
0 0
T
1
e
T 0
1
R(t ) et et / MTBF
第六章 智能仪器可靠性与抗干扰技术
第一节 可靠性概述
第二节 可靠性设计 第三节 智能仪器干扰源分析
第四节 抑制电磁干扰的主要技术及应用
第一节 可靠性概述
一、可靠性的基本概念 可靠率是指在规定条件下和规定时间内智能仪器 完成所规定任务的成功率。 (N台仪器工作到t时刻 S(t)台仍正常工作)
R(t)= S(t)/N 失效率也称瞬时失效率或称故障率，是指智能仪 器运行到t时刻后单位时间内发生故障的智能仪器 台数与t时刻完好智能仪器台数之比。
平均修复时间
1 MTTR N
MTBF t ln [ R(t )]
ti
i 1 N
1
N为维修次数，ti为 第i次维修所用时间
可用性（仪器按照要求正常工作的概率即仪器的使用效率） A
MTBF MTBF MTTR
可靠性与经济性
费用 总费用 使用费用 维修 费用
可靠率
可靠率与经济性的关系
λ(t)= N[R(t)-R(t+Δt)]/ NR(t)• Δt
R(t ) e 0
( t ) dt
t
et
或
λ=γ/T
λ(t)( 失 效 率)
使用寿命 a 偶然故障期 b 规定的失效率
λ(t)( 失效 率)
初始期
使用寿命期
衰老期
0
早期故障期
耗损故障期 t(时间)
0
t(时间)
(a) 经典浴盆曲线
RP 1 (1 Ri )
i 1 m
RS Ri
i 1
m
11
12 22 … m2
…
1n 2n …
串并联系统的可靠度为
21 … m1
…
RPS 1 (1 Rij )
j 1 i 1
m
n
…
mn
串并联系统
11
21 … m1
12
22 … m2
并串联系统
1n
… 2n … mn
思考题与习题
1. 可靠率、失效率如何定义？ 2. 影响仪器可靠性因素有哪些？有哪些措施 可以提高仪器的硬件可靠性？ 3. 提高仪器软件可靠性的方法？ 4. 若已知某系统由4个分系统构成，分系统的 失效率分别为λ1=0.003, λ2=0.002, λ3=0.004, λ4=0.001，该系统100h的可靠度规定为0.7， 试对4个分系统按均等法和航空无线电公司 分配法 进行可靠性分配，并分别计算100h 的可靠度。 5. 抑制电磁干扰的基本方法 有哪些？
一个系统由3各分系统组成。已知3个分系 统的失效率分别为λ1=0.003, λ2=0.001, λ3=0.004,该系统20h的可靠度规定为0.9， 试利用航空无线电公司分配法 进行可靠性 分配，计算20h各子系统的可靠度。
第二节 可靠性设计
一、硬件可靠性设计
（一）影响仪器可靠性的因素
◇元器件的可靠性 ◇工艺
A
B
Cm
～ EN Zi UN
◆
互感耦合 (电磁耦合)
IN
M
UN
◆ 共阻抗耦合
•电源内阻抗的共阻抗耦合
•公共地线的耦合
•信号输出电路的相互干扰
◆ 漏电耦合 （绝缘不良导致 高电位电路 —— 低电位电路）
A Rm ～ EN Zi
B
UN
◆ 传导耦合
传导耦合是指经导线检拾到噪声，再经它 传输到噪声接收电路而形成干扰的噪声耦合方 式。 ◆ 辐射电磁场耦合
并串联系统的可靠度RSP为
RSP [1 (1 Rij )]
j 1 i 1
n
m
6. 环境设计 温度保护 冲击振动保护
电磁干扰保护
其他环境方面的保护 7. 人为因素设计
8. 对仪器进行可靠性试验
二、软件可靠性设计 （一）软件的可靠性模型
1. 时间模型 （运行时间t）
3、浮置：
又称浮空、浮接，是指智能仪器的输入信号的公共线(即模拟信号 地)不接机壳或大地，测量放大器与机壳或大地之间无直接联系。浮置的 目的在于阻断干扰电流的通路。
4、对称电路
RS1
US1 UN1
IS
RL1 IN1 UL IN2 UN2
US2 RS2
RL2
5、隔离技术
隔离变压器
电路
Ucm带信号通过或只阻 止某一频带信号通过的抑制干扰措施之一。滤波 方式有无源滤波、有源滤波和数字滤波，它主要 应用于信号滤波和电源滤波。 7、脉冲电路的噪声抑制 脉冲电路的噪声抑制，常采用的方法有利用 积分电路、脉冲隔离门及削波器等。
二、可靠性的总体考虑
（一）设计过程 1．系统设计的进程
分析设计任务 方案设想 方案比较、确定 分析提出可靠性 设想措施 可靠性分析
软件设计
硬件设计
硬件措施
软件措施
测试、考验 试运行
故障评估分析
改进措施
系统设计进程
可靠性考虑
2．生产及使用过程
（二）、可靠性的分配方法
n
★均等分配法
R Ri
i 1
(1)可靠性增长模型 (2)公理模型
2. 数据模型 (运行次数n)
（二）提高软件可靠性的方法
认真地进行规范设计 可靠的程序设计方法
程序验证技术
提高软件设计人员的素质 消除干扰
增加试运行时间
第三节 智能仪器干扰源分析
一、干扰与噪声
①噪声是绝对的，它的产生或存在不受接收者的影响，是 独立的，与有用信号无关。干扰是相对有用信号而言的，只 有噪声达到一定数值、它和有用信号一起进入智能仪器并影 响其正常工作才形成干扰。 ②噪声与干扰是因果关系，噪声是干扰之因，干扰是噪声 之果，是一个量变到质变的过程。 ③干扰在满足一定条件时，可以消除。
二、抑制电磁干扰的基本措施 1、屏蔽 ：静电屏蔽 ；电磁屏蔽 ；低频磁屏蔽
2、接地 ：
★接地的目的与作用：保证人身和设备安全的需要、抑制干扰 的需要 ★地线的种类 ：保正人身和设备安全地线、信号源地线 、信 号地线、负载地线、屏蔽层地线 ★各种地线的处理原则：低频电路的一点接地原则、高频电路 的多点接地原则、强电地线与信号地线分开设置、模拟信号地 线与数字信号地分开设置 ★接地方法：埋设铜板、接地棒、网状(辐射状)地线
二、分类 干扰的类型 机械干扰 热干扰 光干扰 湿度干扰 化学干扰 电和磁干扰 射线辐射干扰
电磁干扰的分类 从噪声产生的来源分类
1)固有噪声源 2)人为噪声源 3)自然噪声源和放电噪声
从干扰的表现形式分类
1)规则干扰 2)不规则干扰 3)随机干扰
从干扰出现的区域分类
大功率的高频电气设备，广播、电视、通 信发射台等，不断地向外发射电磁波。智能仪 器若置于这种发射场中就会感应到与发射电磁 场成正比的感应电势，这种感应电势进入电路 就形成干扰。
第四节 抑制电磁干扰的主要技术及应用
一、抑制电磁干扰的基本方法 o 消除或抑制噪声源
o
o o
破坏干扰的耦合通道
消除接收电路对干扰的敏感性 采用软件抑制干扰
1)内部干扰 2)外部干扰
从干扰对电路作用的形式分类
1)差模干扰 2)共模干扰
三、噪声形成干扰作用的三要素
噪声源形成干扰必需同时具备三个要素， 即噪声源、有对噪声敏感的接收电路和两 者之间的耦合通道。三要素之间联系如下 图所示。
噪声源 耦合通道 接收电路
四、噪声的耦合方式
◆ 电容性耦合 （寄生电容）
R i R1/ n
★航空无线电公司分配法 ①达到的目标是满足式：
i 1
n
i
λ 为系统总的失效率，λ i分配给各分系统的失效率 ②根据先验知识预计每个分系统的失效率λ i ③计算加权因子Wr。加权因子由下式计算：
Wr
r
i 1
N
i
④对每一个分系统分配失效率
i Wr
例题