2014年计算机组成与结构(第4章主存储器)
计算机组成原理第四章单元测试(二)(含答案)

计算机组成原理第四章单元测试(二)(含答案)第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时,功能部件()将地址从虚拟(逻辑)地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中,Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。
某程序执行过程共访存2000次,其中访问cache缺失(未命中)100次,则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中,若主存中的任意一块均可映射到Cache内任意一行的位置上,则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间,且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中,程序执行过程中实现虚拟地址到物理地址映射部件(系统)是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是()A、地址转换是指把逻辑地址转换为物理地址B、一般来说,逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址,cache共有64行,采用4路组相联映射方式,主存块大小为32字节,所有编号都从0开始。
问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中,错误的是()A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是()A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系,组相联映射是多对一的映射关系C、在Cache容量相等条件下,直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下,组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中,错误的是()A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中,正确的是A、采用直接映射时,CaChe无需使用替换算法B、采用最优替换算法,CaChe的命中率可达到100%C、加快CaChe本身速度,比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中,CaChe容量为512 KB,主存容量为256 MB,则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后,可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错,但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中,与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的,是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础,是程序访问的局部性原理C、Cache与主存统一编址,Cache地址空间是主存的一部分D、Cache功能均由硬件实现,对程序员透明21、下列关于存储系统的描述中正确的是( )A、每个程序的虚地址空间可以远大于实地址空间,也可以远小于实地址空间B、多级存储体系由cache、主存和虚拟存储器构成C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D、当Cache未命中时,CPU以直接访问主存,而外存与CPU之间则没有直接通路22、下列关于TLB、cache和虚存页(Page)命中组合情况中,一次访存过程中可能发生的是( )A、TLB命中、cache命中、Page命中B、TLB未命中、cache命中、Page命中C、TLB未命中、cache未命中、Page命中D、TLB未命中、cache命中、Page未命中23、下列RAID组中需要的最小硬盘数为3个的是()A、RAID 1B、RAID 3C、RAID 5D、RAID 1024、下列RAID技术中采用奇偶校验方式来提供数据保护的是()A、RAID 1B、RAID 3C、RAID 5D、RAID 1025、在请求分页存储管理方案中,若某用户空间为16个页面,页长1 K B,虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。
计算机组成原理第四章存储系统(一)(含答案)

第四章、存储系统(一)4.1 存储系统层次结构随堂测验1、哈弗结构(Harvard Architecture)是指()(单选)A、数据和指令分别存放B、数据和指令统一存放C、指令和数据分时存放D、指令和数据串行存放2、如果一个被访问的存储单元,很快会再次被访问,这种局部性是()(单选)A、时间局部性B、空间局部性C、数据局部性D、程序局部性3、下列关于存储系统层次结构的描述中正确的是()(多选)A、存储系统层次结构由Cache 、主存、辅助存储器三级体系构成B、存储系统层次结构缓解了主存容量不足和速度不快的问题C、构建存储系统层次结构的的原理是局部性原理D、构建存储系统层次结构还有利于降低存储系统的价格4、下列属于加剧CPU和主存之间速度差异的原因的是()(多选)A、由于技术与工作原理不同,CPU增速度明显高于主存增速率B、指令执行过程中CPU需要多次访问主存C、辅存容量不断增加D、辅存速度太慢5、下列关于局部性的描述中正确的是()(多选)A、局部性包括时间局部行和空间局部性B、局部性是保证存储系统层次结构高效的基础C、顺序程序结构具有空间局部性D、循环程序结构具有时间局部性4.2 主存中的数据组织随堂测验1、设存储字长为64位,对short 变量长度为16位,数据存储按整数边界对齐,关于short 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 32、设存储字长为64位,对char 变量长度为8位,数据存储按整数边界对齐,关于char 变量j 在主存中地址的下列描述中正确的是()(此题为多选题)A、j的物理地址mod 8 = 0B、j的物理地址mod 8 = 1C、j的物理地址mod 8 = 2D、j的物理地址mod 8 = 33、下列关于大端与小端模式的描述中,正确的是()(此题为多选题)A、大端模式(Big-endian)是指数据的低位保存在内存的高地址中,而数据的高位,保存在内存的低地址中B、小端模式(Little-endian)是指数据的低位保存在内存的低地址中,而数据的高位保存在内存的高地址中C、0x12345678 按大端模式存放时,其所在存储单元最低字节单元存放的数据是0x12D、0x12345678 按小端模式存放时,其所在存储单元最高字节单元存放的数据是0x124、下列关于存储字长的描述中正确的是()(此题为多选题)A、主存一个单元能存储的二进制位数的最大值B、存储字长与所存放的数据类型有关C、存储字长等于存储在主存中数据类型包含的二进制位数D、存储字长一般应是字节的整数倍5、某计算机按字节编址,数据按整数边界存放,可通过设置使其采用小端方式或大端方式,有一个float 型变量的地址为FFFF C000H ,数据X = 12345678H,无论采用大端还是小段方式,在内存单元FFFF C001H,一定不会存放的数是()(此题为多选题)A、12HB、34HC、56HD、78H4.3 静态存储器工作原理随堂测验1、某计算机字长16位,其存储器容量为64KB,按字编址时,其寻址范围是()(单选)A、64KB、32KBC、32KD、64KB2、一个16K*32位的SRAM存储芯片,其数据线和地址线之和为()(单选)A、48B、46C、36D、39。
(完整word版)第四章存储器习题

第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元,1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器,分别产生和信号。
√7。
若RAM芯片内有1024个单元,用单译码方式,地址译码器将有条输出线;用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的,保证记忆单元始终处于稳定状态,存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关,其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联,或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时,若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件,它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ,MB= 。
16一个512KB的存储器,其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是;DRAM是;ROM是;EPROM是。
19半导体SRAM靠存储信息,半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型,其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快,但不如后者高,它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM,擦除时一般使用,写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
计算机组成原理第四章部分课后题答案(唐朔飞版)

计算机组成原理第四章部分课后题答案(唐朔飞版)4.1 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
主存:⽤于存放数据和指令,并能由中央处理器直接随机存取,包括存储器体M、各种逻辑部件、控制电路等辅存:辅助存储器,⼜称为外部存储器(需要通过I/O系统与之交换数据)。
存储容量⼤、成本低、存取速度慢,以及可以永久地脱机保存信息。
主要包括磁表⾯存储器、软盘存储器、磁带存储设备、光盘存储设备。
Cache:⾼速缓冲存储器,⽐主存储器体积⼩但速度快,⽤于保有从主存储器得到指令的副本很可能在下⼀步为处理器所需的专⽤缓冲器。
RAM:(Random Access Memory)随机存储器。
存储单元的内容可按需随意取出或存⼊,且存取的速度与存储单元的位置⽆关的存储器。
这种存储器在断电时将丢失其存储内容,故主要⽤于存储短时间使⽤的程序。
按照存储信息的不同,随机存储器⼜分为静态随机存储器(StaticRAM,SRAM)和动态随机存储器(Dynamic RAM,DRAM)。
SRAM:(Static Random Access Memory)它是⼀种具有静⽌存取功能的内存,不需要刷新电路即能保存它内部存储的数据。
DRAM:(Dynamic Random Access Memory),即动态随机存取存储器最为常见的系统内存。
DRAM 只能将数据保持很短的时间。
为了保持数据,DRAM使⽤电容存储,所以必须隔⼀段时间刷新(refresh)⼀次,如果存储单元没有被刷新,存储的信息就会丢失。
(关机就会丢失数据)ROM:只读内存(Read-Only Memory)的简称,是⼀种只能读出事先所存数据的固态半导体存储器。
其特性是⼀旦储存资料就⽆法再将之改变或删除。
通常⽤在不需经常变更资料的电⼦或电脑系统中,资料并且不会因为电源关闭⽽消失。
PROM:(Programmable Read-Only Memory)-可编程只读存储器,也叫One-Time Programmable (OTP)ROM“⼀次可编程只读存储器”,是⼀种可以⽤程序操作的只读内存。
《计算机组成原理》电子课件第4章 多级结构的存储系统重庆

三.高速缓存 CACHE
用途:设置在 CPU 和 主存 储器之间,完成高速与 CPU 交换信息,尽量避免 CPU不 必要地多次直接访问慢速的 主存储器,从而提高计算机 系统的运行效率。
高速缓存 CACHE 实现:这是一个存储容量 很小,但读写速度更快的, 以关联存储器方式运行、 用静态存储器芯片实现的 高速静态存储器系统。
有 N个磁盘的容量 有更高的性能价格比 对阵列盘采用冗余技术提高信息的可靠性 有 1/N 的访问时间
RAID0:data Striping
RAID1: Drive Mirroring RAID4: Data Guarding RAID5: Distributed data Guarding
第四章作业
第四章习题中的 第1题, 第 2题,第 3题, 第6题, 第12题,第13题, 第27题,第31题。 (8个作业题均必做)
附:内存储器教学实验
(1) 教学实验计算机介绍
整机为 8位字长, 组合逻辑控制器方案, 内存储器为 8位字长, 使用 16位的地址, 按字节访问。
(2)教学实验内容
教学计算机已有 8KB 的ROM、 2KB 的RAM内存空间,在此基础上
《计算机组成原理》电子课件
第4章 多级结构的 存储系统
重庆电大网址:
计算机硬件系统
控 制 器
第3章
运 算 器 入 出 接 口 和 总 线
第2章
高速缓存
主存储器 外存设备
第4章
输入设备 输出设备
第5章
第四内容辅导
第四章的教学内容占全部教 学内容的 20% , 涉及概念性的知识比较多, 原理性的内容一般理解即可; 实用性的知识较多,有些 线路或设备组成实例,勿背。
计算机组成原理第4章主存储器(00001)资料讲解

CS
WE
DOUT
片选读时间 taCS
CPU必须在这段时 间内取走数据
片禁止到输出的传 输延迟tPLH CS→DOUT
15
1. 静态存储器(SRAM)(6)
(2) 开关特性
写周期时序 地址对写允许WE的保持时间 th Adr
地址对写允许WE的建立时间 tsu
Adr
Adr
CS
WE
最小写允许宽度tWWE
保持1,0 的双稳态 电路
存储单元
9
1. 静态存储器(SRAM)
MOS管是金属(Metal)—氧化物(Oxid)—半导体(Semiconductor) 场效应晶体管,或者称S管有三个极:源极S(Source)、漏极D(Drian)和栅极G(Gate).
器
控制电路
0 … 31
读/写电路 Y地址译码
CS WE DIN H ×× LLL LLH L H×
DOUT H H H DOUT
操作方式
未选 写“0” 写“1”
读
WE CS
A5 … A9
14
1. 静态存储器(SRAM)(5)
(2) 开关特性
读周期时序
Adr
地址对片选的建立时间 tsu Adr→CS
27
4.6 非易失性半导体存储器(4)
3.可擦可编程序的只读存储器(EPROM) 为了能修改ROM中的内容,出现了EPROM。其原理:
VPP(+12V)
控制栅 浮置栅
5~7V
源n+
漏n+
P型基片
28
4.6 非易失性半导体存储器(5)
3.可擦可编程序的只读存储器(EPROM) 存储1,0的原理:
西安电子科技大学_计算机组成与体系结构_第4章存储系统_课件PPT

存取方式 读写功能
随机读写:RAM 顺序(串行)访问:
顺序存取存储器 SAM 直接存取存储器 DAM
12
4.1 存储系统概述 4.1.2 存储器分类:不同的分类标准
存储信息的介质
在计算机中的用途
存放信息的易失(挥发)性
存取方式 读写功能
读写存储器 只读存储器
13
存储信息的介质
在计算机中的用途 存放信息的易失(挥发)性 存取方式 读写功能
易失:RAM 非易失:
ROM 磁盘
……
11
4.1 存储系统概述 4.1.2 存储器分类:不同的分类标准
存储信息的介质 在计算机中的用途 存放信息的易失(挥发)性
存储器的存取时间 与存储单元的物理 地址无关,随机读 写其任一单元所用
无
36
8086系统总线
D0~D7
A1~A13 MEMR MEMW
A0
D8~D15 A1~A13 MEMR MEMW
BHE
&
A19
A18
A17
&
A16 A15 A14
6264与8086系统总线的连接
6264
D0~D7
A0~A12
CS1
OE
WE
CS2
6264
D0~D7
A0~A12
CS1
OE
WE
CS2
74LS138
每次读出/写入的字节数 存取周期
价格
体积、重量、封装方式、工作电压、环境条件
14
4.1 存储系统概述 4.1.2 存储器的性能指标
容量 速度 可靠性
可维修部件的可靠性: 平均故障间隔时间(MTBF)
计算机系统结构的组成

计算机系统结构的组成
计算机系统结构通常包括以下几个主要组成部分:
1. 处理器:处理器是计算机的核心部分,负责执行程序中的指令。
它从内存中获取指令并执行,然后处理数据,并将结果存储回内存中。
处理器的能力决定了计算机的速度和性能。
2. 内存:内存是计算机的临时存储设备,用于存储正在处理的程序和数据。
内存分为随机存取存储器(RAM)和只读存储器(ROM)。
RAM可以随时读写,而ROM只能读取不能写入。
3. 输入/输出设备:输入/输出设备是计算机与外部世界交互的工具。
常见的输入设备包括键盘、鼠标、触摸屏等,常见的输出设备包括显示器、打印机、音响等。
4. 存储器:存储器是计算机的永久性存储设备,用于长期存储数据和程序。
常见的存储器包括硬盘、闪存盘、光盘等。
5. 总线:总线是计算机中各个部分之间传输数据的通道。
总线带宽决定了数据传输的速度,总线类型决定了计算机各个部分之间的连接方式。
6. 操作系统:操作系统是计算机的管理和控制软件,
负责管理计算机的资源,控制程序的执行,并提供用户界面。
操作系统是计算机的重要组成部分,它使得计算机更易于使用和管理。
7. 应用软件:应用软件是为特定目的而编写的程序,例如办公软件、图像处理软件等。
应用软件使计算机具有各种功能和用途。
以上这些部分共同构成了计算机系统结构的主要组成部分。
在实际应用中,根据不同的需求和用途,还可以对计算机系统结构进行更详细或更概括的分类。
计算机组成原理与结构第4章 2-刷新方式

1.刷新定义和原因
定义: 定期向电容补充电荷 原因:
刷新。
动态存储器依靠栅板电容存储信息。平时无电源 供电,时间一长电容电荷会泄放,需定期向电容 补充电荷,以保持信息不变。
1
注意刷新与重写的区别。 破坏性读出后重写,以恢复原来的信息。 非破坏性读出的动态M,需补充电荷以保持原来的信息。 刷新主要解决长时间不访存时的信息衰减问题。
0 4
1 5Байду номын сангаас
2 6
3 7
存储器控制部件
CPU
R/W R/W R/W R/W
8
R/W R/W 刷新 R/W R/W 刷新 R/W 15.6 微秒 15.6 微秒 15.6 微秒 刷新请求 刷新请求 (DMA请求) (DMA请求)
用在大多数计算机中。
4
多体交叉存储器
思想:将一个大容量的主存分成多个容量相同的个体
(存储模块),每个存储模块相互独立,交叉编址, 每个存储模块有自己的地址寄存器、数据存储器、读 写电路等,这样每个存储模块都可与CPU交换信息, 从而CPU可以在一个存取周期内分时访问每个存储模 块。 下面以4体为例,进行说明。
2.最大刷新间隔 2ms。在此期间,必须对所有动态单元刷新一遍。
3.刷新方法 按行读。 刷新一行所用的时间
刷新周期 (存取周期)
刷新一块芯片所需的刷新周期数由芯片矩阵的行数决定。
2
CPU访存: 由CPU提供行、列地址, 随机访问。 对主存的访问 动态芯片刷新: 由刷新地址计数器 提供行地址,定时刷新 4.刷新周期的安排方式 (1)集中刷新 2ms内集中安排所有刷新周期。
R/W R/W
50ns
刷新 刷新 2ms 死区
计算机组成原理4第四章存储器PPT课件精选全文

4.2
11
4.2
请问: 主机存储容量为4GB,按字节寻址,其地址线 位数应为多少位?数据线位数多少位? 按字寻址(16位为一个字),则地址线和数据线 各是多少根呢?
12
数据在主存中的存放
设存储字长为64位(8个字节),即一个存 取周期最多能够从主存读或写64位数据。
读写的数据有4种不同长度:
字节 半字 单字 双字
34
3. 动态 RAM 和静态 RAM 的比较
主存
DRAM
SRAM
存储原理
电容
触发器
集成度
高
低
芯片引脚
少
多
功耗
小
大
价格
低
高
速度
慢
快
刷新
有
无
4.2
缓存
35
内容回顾: 半导体存储芯片的基本结构 4.2
…… ……
地
译
存
读
数
址
码
储
写
据
线
驱
矩
电
线
动
阵
路
片选线
读/写控制线
地址线(单向) 数据线(双向) 芯片容量
D0
…… D 7
22
(2) 重合法(1K*1位重合法存储器芯片)
0 A4
0,00
…
0,31
0 A3
X 地
X0
32×32
… …
0址
矩阵
A2
译
0码
31,0
…
31,31
A1
器 X 31
0 A0
Y0 Y 地址译码器 Y31 A 9 0A 8 0A 7 0A 6 0A 5 0
计算机组成原理第4章 存储系统

第四章存储系统4.1概述4.1.1技术指标4.1.2层次结构4.1.3存储器分类存储器是计算机系统中的记忆设备,用来存放程序和数据。
构成存储器的存储介质,目前主要采用半导体器件和磁性材料。
一个双稳态半导体电路或一个CMOS晶体管或磁性材料的存储元,均可以存储一位二进制代码。
这个二进制代码位是存储器中最小的存储单位,称为一个存储位或存储元。
由若干个存储元组成一个存储单元,然后再由许多存储单元组成一个存储器。
根据存储材料的性能及使用方法不同,存储器有各种不同的分类方法。
(1)按存储介质分作为存储介质的基本要求,必须有两个明显区别的物理状态,分别用来表示二进制的代码0和1。
另一方面,存储器的存取速度又取决于这种物理状态的改变速度。
目前使用的存储介质主要是半导体器件和磁性材料。
用半导体器件组成的存储器称为半导体存储器。
用磁性材料做成的存储器称为磁表面存储器,如磁盘存储器和磁带存储器。
(2)按存取方式分如果存储器中任何存储单元的内容都能被随机存取,且存取时间和存储单元的物理位置无关,这种存储器称为随机存储器。
半导体存储器是随机存储器。
如果存储器只能按某种顺序来存取,也就是说存取时间和存储单元的物理位置有关,这种存储器称为顺序存储器。
如磁带存储器就是顺序存储器,它的存取周期较长。
磁盘存储器是半顺序存储器。
(3)按存储器的读写功能分有些半导体存储器存储的内容是固定不变的,即只能读出而不能写入,因此这种半导体存储器称为只读存储器(ROM)。
既能读出又能写人的半导体存储器,称为随机读写存储器(RAM)。
(4)按信息的可保存性分断电后信息即消失的存储器,称为非永久记忆的存储器。
断电后仍能保存信息的存储器,称为永久性记忆的存储器。
磁性材料做成的存储器是永久性存储器,半导体读写4.2 半导体随机读写存储器主存储器由半导体存储芯片构成,容量较小时可采用SRAM芯片,容量较大时一般采用DRAM芯片。
主存中的固化区采用ROM芯片,包括PROM、EPROM、EEPROM、等。
计算机组成与维护第4章 内存

第四章 内存
精选课件
第4章 内存
4.1 内存的基础知识 4.2 内存储器的性能指标 4.3 内存储器的分类 4.3 内存容量与识别
精选课件
4.1 内存的基础知识
什么是内存 内存的作用
精选课件
什么是内存?
内存广义的定义
用来存储程序和数据的部件。
内存狭义的定义
内存指的就是主板上的存储部件,是CPU直接 与之沟通,并对其存储数据的部件。存放当 前正在使用的(即执行中)的数据和程序,它 的物理实质就是一组或多组具备数据输入输 出和数据存储功能的集成电路。
精选课件
第5章 内存
5.1 内存的基础知识 5.2 内存储器的性能指标 5.3 内存储器的分类 5.3 内存容量与识别
精选课件
早期内存条
早期IBM-PC机的主存储器都是固定安装在主板 上,由许多存储芯片组成的,见前面图4-1,容量为 256KB。
随着系统对内存容量越来越大,已无法在主板 有限的空间上排列更多的芯片了,因此采用ISA总线 扩展卡来解决,通常为384KB,将内存扩充到640KB。 ISA总线的数据线是16位,速度又相当慢。
精选课件
内存的主要技术指标
7、内存电压
内存正常工作所需要的电压值,SDRAM内存一般 工作电压都在3.3伏左右,上下浮动额度不超过0.3 伏;DDR SDRAM内存一般工作电压都在2.5伏左右, 上下浮动额度不超过0.2伏;而DDR2 SDRAM内存的 工作电压一般在1.8V左右。
精选课件
内存选配指南
精选课件
图4-4 30线SIMM内存条电路图
精选课件
早期内存条 (续)
内存条插槽的一种叫做SIMM(Single In line Memory Module)即单列直插存储器模块,分为30 线(引脚)和72线两种标准。另一种叫做DIMM (Double In line Memory Module)即双列直插存 储器模块,为168线标准。
计算机组成原理 第 4 章 存储器系统(修改版)

磁芯存储器
2013-11-14
10
3.5英寸软盘
2013-11-14
11
硬盘
2013-11-14
12
(2)半导体存储器
• 半导体存储器是用半导体器件组成的存储器。 • 根据制造工艺不同,可分为双极型和MOS型。
2013-11-14
13
U盘
2013-11-14
14
(3) 光存储器
• 利用光学原理制成的存储器,它是通过 能量高度集中的激光束照在基体表面引 起物理的或化学的变化,记忆二进制信 息。如光盘存储器。
2013-11-14
3
4.1.1
存储器分类
• 1.按与CPU的连接和功能分类
• (1) 主存储器 CPU能够直接访问的存储器。用于存 放当前运行的程序和数据。主存储器设在 主机内部,所以又称内存储器。简称内存 或主存。
2013-11-14
4
(2) 辅助存储器
• 为解决主存容量不足而设置的存储器, 用于存放当前不参加运行的程序和数据。 当需要运行程序和数据时,将它们成批 调入内存供CPU使用。CPU不能直接访问 辅助存储器。 • 辅助存储器属于外部设备,所以又称为 外存储器,简称外存或辅存。
写操作(存操作) 地址 (MAR) AB
MEM
CPU MEM MDR
MEM
CPU
CB 读命令 (Read)
MEM
存储单 元内容 (M)
DB
MEM
CB 写命令 MEM (Write) DB 存储单元 MDR M
2013-11-14
28
CPU与主存之间的数据传送控制方式
• 同步控制方式:数据传送在固定的时间间隔内 完成,即在一个存取周期内完成。 • 异步控制方式:数据传送的时间不固定,存储 器在完成读/写操作后,需向CPU回送“存储器 功能完成”信号(MFC),表示一次数据传送完 成。 • 目前多数计算机采用同步方式控制CPU与主存之 间的数据传送。 • 由于异步控制方式允许不同速度的设备进行信 息交换,所以多用于CPU与外设的数据传送中。
计算机组成原理第4章 主存储器

4.5 读/写存储器
VDD Xi
静态存储器(SRAM)
其中T1~T4组成两个反相器,构成双稳 态触发器,可存储一位二值信息。T5、 T6两只门控管相当于模拟开关,它们 的栅极接到字线上。由字选择线(行地 址译码器输出Xi )控制该单元是否被 选中。还有两条位线连接到T5、T6 上 用来传送读写信号,T7、T8的开关状 态控制位线与输入/输出缓冲器间是否 接通,它们的开关状态受列译码器输出 Yj控制。
T3
T4
·
A
T1 T2
B
·
Bj
T8
T6
Bj
T7
D A3
Yj A1
D A2
R/W
I/O
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
静态存储器(SRAM)
计算机组成与结构
延安大学计算机学院
4.5 读/写存储器
动态存储器(DRAM)
计算机组成与结构
延安大学计算机学院
4.1 主存储器处于全机中心地位
在现代计算机中,主存储器处于全机中心地位,其原 因是:
当前计算机正在执行的程序和数据均存放在存储器中。 DMA(直接存储器存取)技术和输入/输出通道技术,在
存储器与输入/输出系统之间直接传送数据。
共享存储器的多处理机,利用存储器存放共享数据,
EEPROM:可用电擦除的可编程序只读存储器。
Flash Memory: 快擦型存储器(可以整块擦除,也可局部擦除)。
上述各种存储器中,RAM为“易失性存储器”,其余的 称为“非易失性存储器”(断电以后信息不会丢失)。
第四章主存储器习题(可编辑修改word版)

第四章主存储器习题一、选择题:将正确的答案序号填在横线上1.存储器是计算机系统的记忆设备,它主要用来存放。
A.数据B.程序C.微程序D.程序和数据2.若存储器的存储周期250ns,每次读出16 位,则该存储器的数据传送率为_ _。
A. 4×106B/秒B.4MB/秒C.8×106B/秒D.8Mb/ 秒3.按字节编址的存储器中,每个编址单元中存放信息。
A.1位B.8 位C.16 位D.64 位4.和外存储器相比,内存储器的特点是。
A. 容量大、速度快、成本低B.容量大、速度慢、成本高C.容量小、速度快、成本高D.容量小、速度快、成本低5.下列存储器中,属于非易失性存储器的是。
A.RAM B.静态存储器 C.动态存储器D.ROM6.下列部件中存取速度最快的是。
A.寄存器B.Cache C.内存D.外存7.EPROM 是指。
A.读写存储器B.紫外线擦除可编程只读存储器C.闪速存储器D.电擦除可编程只读存储器8.若某单片机的系统程序不允许用户在执行时改变,则可以选用作为存储芯片。
A.SRAM B. Cache C. EEPROM D.辅助存储器9.存储周期是指。
A.存储器的读出时间B.存储器进行连续写操作所允许的最短时间间隔C.存储器的写入时间D.存储器进行连续读或写操作所允许的最短时间间隔10.设某静态RAM 芯片容量为8K×8位,若由它组成32K×8的存储器,所用的芯片数及这种芯片的片内地址线的数目分别是_。
A.4 片,13 根B.4 片,12 根C.6 片,11 根D.4 片,16 根11.若SRAM 中有 4K 个存储单元,采用双译码方式时要求译码输出线为_ _根。
A. 4096 B.64 C.128 D.102412.半导体静态存储器SRAM 能够存储信息是。
A.依靠双稳态电路B.依靠定时刷新C.依靠读后再生D.信息不再变化13.Cache 是指。
A.高速缓冲存储器 B. 主存C.ROM D. 外部存储器14.磁盘按盘片的组成材料分为软盘和。
计算机组成原理第四章单元测试(一)(含答案)

计算机组成原理第四章单元测试(一)(含答案)存储系统(一)单元测验1、CPU可直接访问的存储器是A、磁盘B、主存C、光盘D、磁带2、主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是A、提高存储系统访问速度B、简化存储管理C、扩大主存容量D、支持虚拟存储技术3、存储字长是指A、存储器地址线的二进制位数B、存放在一个存储单元中的二进制位数C、存储单元总数D、寄存器的数据位数4、计算机字长32位,主存容量为128MB,按字编址,其寻址范围为A、0 ~ 32M-1B、0 ~ 128M-1C、0 ~ 64M-1D、0 ~ 16M-15、字位结构为256Kx4位SRAM存储芯片,其地址引脚与数据引脚之和为A、18B、22C、24D、306、某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目分别为A、64,16B、16,64C、16,16D、64,647、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器,则地址0B1F所在芯片的最小地址是A、0000HB、0600HC、0700HD、0B00H8、计算机系统中的存贮器系统是指A、RAM和ROM存贮器B、CacheC、磁盘存储器D、Cache、主存贮器和外存贮器9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器,则地址0B1FH所在的芯片在全局的最大地址是A、0CFFHB、0BFFHC、1BFFHD、0FFFH10、动态存储器刷新以()为单位进行A、存储单元B、行C、列D、字节11、下列存储器类型中,速度最快的是A、DRAMB、Flash MemoryC、SRAMD、EPROM12、某计算机字长32位,下列地址属性中属于按双字长边界对齐的是A、存储器地址线低三位全部为0B、存储器地址线低二位全部为0C、存储器地址线最低为0D、存储器地址线低三位取值随意13、在32位的机器上存放0X12345678,假定该存储单元的最低字节地址为0X4000,则在小端存储模式下存在在0X4002单元的内容是A、0X12B、0X34C、0X56D、0X7814、关于内存的下列说法中,错误的是A、内存的存取速度不能低于CPU速度,否则会造成数据丢失B、程序只有在数据和代码等被调入内存后才能运行C、采用虚拟内存技术后程序可以在硬盘上直接运行D、某计算机内存容量为8GB,按字节编址,那么它的地址总线为33位15、下列关于RAM和ROM的叙述中,正确的是A、RAM是易失性存储器,ROM是非失性存储器B、RAM和ROM都采用随机存取的方式进行访问C、Cache可选RAM、ROM做数据存储体D、ROM和RAM都不需要刷新16、下列属于衡量存储器技术指标的是A、存储容量B、存取时间C、存储周期D、存储器带宽17、不需要定时刷新的半导体存储器芯片是A、SRAMB、DRAMC、EPROMD、Flash Memory18、DRAM比SRAM慢,可能的原因包括A、DRAM需要刷新B、DRAM存储体行列地址线复用C、DRAM读之前需要预充电D、DRAM存储单元采用了双译码结构19、全部使用4片32K*8位的SRAM存储芯片,可设计的存储器有A、128K* 8位B、32K* 32位C、64K* 16位D、128K* 16位20、符合存储体系构建思想的是A、时间局部性B、空间局部性C、编程采用顺序结构D、编程采用分支结构21、某计算机主存容量为64K*16,其中ROM区为4K,其余为RAM区,按字节编址。
计算机组成原理第四章单元测试(一)(含答案)

存储系统(一)单元测验1、CPU可直接访问的存储器是A、磁盘B、主存C、光盘D、磁带2、主存储器和CPU之间增加高速缓冲存储器(Cache)的目的是A、提高存储系统访问速度B、简化存储管理C、扩大主存容量D、支持虚拟存储技术3、存储字长是指A、存储器地址线的二进制位数B、存放在一个存储单元中的二进制位数C、存储单元总数D、寄存器的数据位数4、计算机字长32位,主存容量为128MB,按字编址,其寻址范围为A、0 ~ 32M-1B、0 ~ 128M-1C、0 ~ 64M-1D、0 ~ 16M-15、字位结构为256Kx4位SRAM存储芯片,其地址引脚与数据引脚之和为A、18B、22C、24D、306、某SRAM芯片,存储容量为64K×16位,该芯片的地址线和数据线数目分别为A、64,16B、16,64C、16,16D、64,647、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器,则地址0B1F所在芯片的最小地址是A、0000HB、0600HC、0700HD、0B00H8、计算机系统中的存贮器系统是指A、RAM和ROM存贮器B、CacheC、磁盘存储器D、Cache、主存贮器和外存贮器9、用若干片2K´4位的存储芯片组成一个8K´8位的存储器,则地址0B1FH所在的芯片在全局的最大地址是A、0CFFHB、0BFFHC、1BFFHD、0FFFH10、动态存储器刷新以()为单位进行A、存储单元B、行C、列D、字节11、下列存储器类型中,速度最快的是A、DRAMB、Flash MemoryC、SRAMD、EPROM12、某计算机字长32位,下列地址属性中属于按双字长边界对齐的是A、存储器地址线低三位全部为0B、存储器地址线低二位全部为0C、存储器地址线最低为0D、存储器地址线低三位取值随意13、在32位的机器上存放0X12345678,假定该存储单元的最低字节地址为0X4000,则在小端存储模式下存在在0X4002单元的内容是A、0X12B、0X34C、0X56D、0X7814、关于内存的下列说法中,错误的是A、内存的存取速度不能低于CPU速度,否则会造成数据丢失B、程序只有在数据和代码等被调入内存后才能运行C、采用虚拟内存技术后程序可以在硬盘上直接运行D、某计算机内存容量为8GB,按字节编址,那么它的地址总线为33位15、下列关于RAM和ROM的叙述中,正确的是A、RAM是易失性存储器,ROM是非失性存储器B、RAM和ROM都采用随机存取的方式进行访问C、Cache可选RAM、ROM做数据存储体D、ROM和RAM都不需要刷新16、下列属于衡量存储器技术指标的是A、存储容量B、存取时间C、存储周期D、存储器带宽17、不需要定时刷新的半导体存储器芯片是A、SRAMB、DRAMC、EPROMD、Flash Memory18、DRAM比SRAM慢,可能的原因包括A、DRAM需要刷新B、DRAM存储体行列地址线复用C、DRAM读之前需要预充电D、DRAM存储单元采用了双译码结构19、全部使用4片32K*8位的SRAM存储芯片,可设计的存储器有A、128K* 8位B、32K* 32位C、64K* 16位D、128K* 16位20、符合存储体系构建思想的是A、时间局部性B、空间局部性C、编程采用顺序结构D、编程采用分支结构21、某计算机主存容量为64K*16,其中ROM区为4K,其余为RAM区,按字节编址。
计算机组成原理第四章课后习题和答案解析[完整版]
![计算机组成原理第四章课后习题和答案解析[完整版]](https://img.taocdn.com/s3/m/08bc56dd551810a6f52486ec.png)
第4章存储器1. 解释概念:主存、辅存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。
答:主存:主存储器,用于存放正在执行的程序和数据。
CPU可以直接进行随机读写,访问速度较高。
辅存:辅助存储器,用于存放当前暂不执行的程序和数据,以及一些需要永久保存的信息。
Cache:高速缓冲存储器,介于CPU和主存之间,用于解决CPU和主存之间速度不匹配问题。
RAM:半导体随机存取存储器,主要用作计算机中的主存。
SRAM:静态半导体随机存取存储器。
DRAM:动态半导体随机存取存储器。
ROM:掩膜式半导体只读存储器。
由芯片制造商在制造时写入内容,以后只能读出而不能写入。
PROM:可编程只读存储器,由用户根据需要确定写入内容,只能写入一次。
EPROM:紫外线擦写可编程只读存储器。
需要修改内容时,现将其全部内容擦除,然后再编程。
擦除依靠紫外线使浮动栅极上的电荷泄露而实现。
EEPROM:电擦写可编程只读存储器。
CDROM:只读型光盘。
Flash Memory:闪速存储器。
或称快擦型存储器。
2. 计算机中哪些部件可以用于存储信息?按速度、容量和价格/位排序说明。
答:计算机中寄存器、Cache、主存、硬盘可以用于存储信息。
按速度由高至低排序为:寄存器、Cache、主存、硬盘;按容量由小至大排序为:寄存器、Cache、主存、硬盘;按价格/位由高至低排序为:寄存器、Cache、主存、硬盘。
3. 存储器的层次结构主要体现在什么地方?为什么要分这些层次?计算机如何管理这些层次?答:存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。
Cache-主存层次在存储系统中主要对CPU访存起加速作用,即从整体运行的效果分析,CPU访存速度加快,接近于Cache的速度,而寻址空间和位价却接近于主存。
主存-辅存层次在存储系统中主要起扩容作用,即从程序员的角度看,他所使用的存储器其容量和位价接近于辅存,而速度接近于主存。
精品文档-计算机组成与系统结构(裘雪红)-第4章

第4章 存 储 系 统
45
刷新操作的具体形式有如下两种: ① 只用 RAS 刷新。图4.16描述的就是这种操作形式。
② CAS 在 RAS 有效前进行刷新。在 RAS 有效前使 CAS 有效,即可进入 CAS 在 RAS 有效前进行刷新的周期。此时, 时钟激活一个芯片内部的刷新计数器,用来产生需要刷新的行
第4章 存 储 系 统
6
4.1.3 存储器的性能指标 1. 存储容量 存储容量指的是存储器所能存储的二进制信息的总位数,
其表示方式一般为:存储器总存储单元数×每个存储单元的位数。 例如,某计算机内存容量为1024 K×8 bit或1024 KB、 1 GB(通常用b表示位bit,B表示字节Byte); 某磁盘存储器的容 量为160 GB。
27
图 4.8 主存字扩展的连接电路图
第4章 存 储 系 统
28
(3) 主存的位扩展。当存储器芯片的数据位数较少,而构 成的主存每一存储地址单元要求的存储数据位较多时,可采用
位扩展,即用多片存储器芯片来达到位扩展的目的。图4.9就是 一种主存位扩展连接的形式。
在图4.9中,存储器芯片的容量是2 K×4 bit,而要构成的
除上述指标外,还有如体积、重量、封装方式、工作电压、环 境条件等指标。
第4章 存 储 系 统
11
4.2 内部存储器(主存储器)
4.2.1 随机读写存储器RAM 在计算机中,常用的随机读写存储器RAM分为两大类:一类
是静态随机读写存储器SRAM, 另一类是动态随机读写存储器 DRAM。
第4章 存 储 系 统
第4章 存 储 系 统
16
(2) 动态读写存储器DRAM。 动态存储器DRAM也有多种结
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1.静态存储器(SRAM)
图4.2MOS静态存储器的存储单元
图4.3MOS静态存储器结构图
图4.3 是用图 4.2所 示单元 组成的 16X1位 静态存 储器的 结构图。
图4.4静态存储器芯片读数时序
图4.5静态存储器写时序
2.动态存储器(DRAM)
(1)存储单元和存储 器原理 图4.6单管存储单元 线路图
(4)DDR3
DDR3将预取的能力提升到8位,其芯片内 部的工作频率只是外部频率的1/8。
(5) Rambus DRAM(RDRAM)
由Rambus公司开发的RambusDRAM着重研究 提高存储器频带宽度问题。该芯片采取垂直封 装,所有引出针都从一边引出,使得存储器的 装配非常紧凑。它与CPU之间传送数据是通过专 用的RDRAM总线进行的,而且不用通常的RAS, CAS,WE和CE信号。该芯片采取异步成组数据 传输协议,在开始传送时需要较大存取时间(例 如48ns),以后可达到500Mb/s的传输率。能 达到这样的高速度是因为精确地规定了总线的 阻抗、时钟和信号。RDRAM从高速总线上得到 访存请求,包括地址、操作类型和传送的字节 数。
计算机组成与结构
第4章 主存储器
董志学 2014.2
第4章 主存储器
主要内容:
4.1 4.2 4.3 4.4 4.5
主存储器分类、技术指标和基本操作 读/写存储器 非易失性半导体存储器 存储器的组成与控制 多体交叉存储器
4.1 主存储器分类、技术指标和基本操作
主存储器分类: (1)随机存储器(Random Access Memory,简称 RAM) 随机存储器(又称读写存储器)——指通过指令可以 随机地、个别地对各个存储单元进行访问,一般访 问所需时间基本固定,而与存储单元地址无关。 停电会造成信息丢失。RAM为“易失性存储器”。
图4.12 同步动 态随机 存储器 (SDRA M)
(2)DDR(double data rate)SDRAM
DDR SDRAM 是双数据传送速率的SDRAM。它与 SDRAM不同的是时钟的上升沿和下降沿都能读出数据 (读出时预取2位)
(3)DDR2 SDRAM
具有4位数据读预取的能力。 DDR2内部每个时钟能以4倍外部总线的速 度读取数据。
图4.8动态存储器RAS、CAS与地址Adr的 相互关系
图4.9动态存储器读工作方式时序图
图4.10动态存储器写工作方式时序图
图4.11动态存储器页面读方式时序图
3.DRAM的发展
(1)同步DRAM(SDRAM)
典型的DRAM是异步工作的,处理器送地址和控制信 号到存储器后,等待存储器进行内部操作(选择行线和 列线,读出信号放大,并送输出缓冲器等),此时处理 器只能等待,因而影响了系统性能。 而SDRAM与处理器之间的数据传送是同步的,在系 统时钟控制下,处理器送地址和控制命令到SDRAM后, 在经过一定数量(其值是已知的)的时钟周期后, SDRAM完成读或写的内部操作。在此期间,处理器可以 去进行其他工作,而不必等待之。
• 半导体存储器的读写时间一般在十几至几 百毫微秒之间,其芯片集成度高,体积小, 片内还包含有译码器和寄存器等电路。常 用的半导体存储器芯片有多字一位片和多 字多位(4位、8位)片,如16M位容量的芯 片可以有16MXl位和4MX4位等种类。
1.存储器容量扩展
由于一块存储器芯片的容量总是有限的, 因此一个存储器总是由一定数量的存储器 芯片构成。
图4.15位扩展连接方式
(2)字扩展
字扩展指的是增加存储器中字的数量。静态 存储器进行字扩展时,将各芯片的地址线、 数据线、读写控制线相应并联,而由片选 信号来区分各芯片的地址范围。图4.16 所示的字扩展存储器是用 4个16KX8位芯 片组成 64KX8 位存储器。数据线 D0 ~ D7 , 与各片的数据端相连,地址总线低位地址 A0~A13与各芯片的14位地址端相连,而 两位高位地址A14,A15经过译码器和4个 片选端相连。
对于DRAM,再生一般应在小于或等于2ms的时间内进 行一次。
DRAM采用“读出”方式进行再生。 由于DRAM每列都有自己的读放,因此, 只要依次改变行地址,轮流对存储矩阵的 每一行所有单元同时进行读出,当把所有 行全部读出一遍,就完成了对存储器的再 生 (这种再生称行地址再生)。
(3)时序图
(2)非易失性存储器
停电仍保持存储内容。这类存储器包括: 只读存储器(Read-Only Memory,简称ROM) 可编程序的只读存储器 (Programmable ROM,简称PROM) 可擦除可编程序只读存储器 (ErasablePROM, 简称EPROM) 可用电擦除的可编程只读存储器 (electrically EPROM,简称E2PROM)
单管单元的优点是: 线路简单,单元占用面积小,速度快。 单管单元的缺点是: 读出是破坏性的,故读出后要立即对单 元进行“重写”,以恢复原信息;
图4.716K×1位动态存储器框图
(2)再生
DRAM是通过把电荷充积到 MOS 管的栅极电容或专 门的MOS电容中去来实现信息存储的。 但是由于电容漏电阻的存在,随着时间的 增加,其电荷会逐渐漏掉,从而使存储的信息 丢失。为了保证存储信息不遭破坏,必须在电 荷漏掉以前就进行充电,以恢复原来的电荷。 把这一充电过程称为再生,或称为刷新。
存取周期=存取时间+存储单元的恢复稳定时间
主存储器的基本操作
主存储器用来暂时存储 CPU 正在使用 的指令和数据,它和CPU的关系最为密切。
AR:地址寄存器
DR:数据寄存器
4.2 读/写存储器
随机存储器(RAM) 半导体读/写存储器按存储元件在运行中 能否长时间保存信息来分,有静态存储器 和动态存储器两种。 静态存储器的集成度低,但功耗较大; 动态存储器的集成度高,功耗小,它主要 用于大容量存储器。
3.可擦可编程序的只读存储器(EPROM) 为了能多次修改ROM中的内容,产生 了EPROM。其基本存储单元由一个管子 组成,但与其他电路相比管子内多增加了 一个浮置栅,如图4.13所示。
图4.13EPROM存储单元和编程电压
编程序(写入)时,控制栅上接12V编程序电压Vpp, 源极接地,漏极上加5V电压。漏源极间的电场作用使电 子穿越沟道,在控制栅的高压吸引下,这些自由电子越 过氧化层进入浮置栅;当浮置栅极获得足够多的自由电 子后,漏源极间便形成导电沟道 ( 接通状态 ) ,信息存储 在周围都被氧化层绝缘的浮置栅上,即使掉电,信息仍 保存。 当EPROM中的内容需要改写时,先将其全部内容擦 除,然后再编程。擦除是靠紫外线使浮置栅上电荷泄漏 而实现的。EPROM芯片封装上方有一个石英玻璃窗口, 将器件从电路上取下,用紫外线照射这个窗口,可实现 整体擦除。EPROM的编程次数不受限制。
SRAM一般用作容量不大的高速存储 器。
4.3 非易失性半导体存储器
前面介绍的 DRAM 和 SRAM 均为可任意读/写 的随机存储器,当掉电时,所存储的内容立即 消失,所以是易失性存储器。 下面介绍的半导体存储器,即使停电,所存 储的内容也不会丢失。根据半导体制造工艺的 不 同 , 可 分 为 ROM , PROM , EPROM , E2PROM 和 Flash Memory。
(1)位扩展长进 行扩充。 位扩展的连接方式是将多片存储器的地 址、片选CS、读写控制端R/W相应并联, 数据端分别引出。如图4.15所示的位扩 展方式是用2个16KX4位芯片组成16KX8 位的存储器。图4.18中每个芯片字长4位, 存储器字长8位,每片有14条地址线引出 端,4条数据线引出端。
(6)集成随机存储器(IRAM) 将整个 DRAM 系统集成在一个芯片内, 包括存储单元阵列;刷新逻辑;裁决逻辑、 地址分时、控制逻辑及时序等。片内还附 加有测试电路。
4. DRAM与SRAM的比较
DRAM有很多优点: 首先 : 由于它使用简单的单管单元作为存储单元,因
此,每片存储容量较大,约是 SRAM 的 4 倍;由于 DRAM 的 地址是分批进入的,所以它的引脚数比SRAM要少很多, 它的封装尺寸也可以比较小。这些特点使得在同一块电 路板上,使用DRAM的存储容量要比用SRAM大4倍以上。
图4.14Flash Memory存储单元和擦除电压
快擦除读写存储器于1983年推出,1988年商 品化。它兼有ROM和RAM俩者的性能,又有ROM, DRAM一样的高密度。 是唯一具有大存储量、非易失性、低价格、 可在线改写和高速度(读)等特性的存储器。它 是近年来发展很快很有前途的存储器。
4.4 半导体存储器的组成与控制
4.可电擦可编程序只读存储器(E2PROM)
E2PROM 的编程序原理与 EPROM 相同,但擦除 原理完全不同,重复改写的次数有限制(因氧化 层被磨损),一般为10万次。 其读写操作可按每个位或每个字节进行,类 似于 SRAM ,但每字节的写入周期要几毫秒,比 SRAM长得多。 E2PROM每个存储单元采用两个晶体管。其栅极 氧化层比EPROM薄,因此具有电擦除功能。
主存储器的主要技术指标:
主存储器的主要性能指标为: 主存容量、存储器存取时间和存储周期时间。
计算机可寻址的最小信息单位是一个存储字, 相邻的存储器地址表示相邻存储字,这种 机器称为“字可寻址”机器。
• 一个存储字所包括的二进制位数称为字长。 • • 一个字又可以划分为若干个“字节”,现 代计算机中,大多数把一个字节定为8个二进制 位,因此,一个字的字长通常是8的倍数。
5.快擦除读写存储器(Flash Memory)
Flash Memory是在EPROM与E2PROM基础上发展起 来的,它与EPROM一样,用单管来存储一位信息, 它与E2PROM相同之处是用电来擦除。 但是它只能擦除整个区或整个器件,图4.14 是擦除原理图。 在源极上加高压Vpp,控制栅接地,在电场作 用下,浮置栅上的电子越过氧化层进入源极区 而全部消失,实现整体擦除或分区擦除。