实验八 智力竞赛抢答装置
智力竞赛八路抢答器电路设计
题目智力竞赛八路抢答器电路设计班级 09无非<一>班学号 200910210101 姓名代让让指导严君美时间 2011-6-8 景德镇陶瓷学院电工电子技术课程设计任务书姓名：Ethan 班级：无非（一）班指导老师：严老师设计课题：智力竞赛八路抢答器的电路设计设计任务与要求设计任务：⒈设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是SB1、SB2、SB3、SB4、SB5、SB6、SB7、SB8。
⒉给节目主持人设置一个控制开关，用来控制系统的清零和抢答的开始。
⒊抢答器具有数据锁存和显示的功能。
抢答开始后，当有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号，同时蜂鸣器给出音响提示。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
4.用中小规模集成电路组成智力竞赛抢答器电路，画出各单元电路图和总体逻辑框图，正确描述各单元功能，合理选用电路器件，画出完整的电路设计图以及写出设计总结报告。
设计要求：⒈抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定(如30s)。
当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时蜂鸣器发出声响。
⒉参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
⒊如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。
设计步骤1、查阅相关资料，开始撰写设计说明书；2、先给出总体方案并对工作原理进行大致的说明；3、依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明；4、总体电路的绘制及总体电路原理相关说明；5、列出标准的元件清单；6、列出设计中所涉及的所有参考文献资料。
八人智力竞赛抢答器
摘要本报告设计的八路智力竞赛抢答器电路主要采由74系列常用集成电路组成，涉及到触发器、编码器、加法器、译码器和RC电路组成的多谐振荡电路。
该抢答器具有基本的抢答功能，通过共阴极数码管显示选手的号码。
当一轮抢答开始后，首先抢答的人由触发器保持状态并阻止其他任何选手输入状态，此次设计的抢答器在选手输入信号后先经过D触发器，再经过优先编码器编码，所有选手没有优先级之分，真正做到比赛的公平公正性。
编码后的信号经过加法器后输出合适的的二进制码，再经过显示译码器的作用，驱动共阴极数码管显示抢答选手的编号。
主持人可以通过控制按钮结束本轮的抢答并可以从新开始下一轮抢答。
本次设计的抢答器运用74LS148上升沿D触发器记录第一个抢答人的状态；运用47LS279控制触发器的工作，从而使第一个抢答者的状态保持，而其他人无法再抢答；运用优先编码器编码加0001，输出合适的二进制数；最后采用BCD-显示选手编号。
关键词: 抢答器触发器编码器加法器显示译码器八人智力竞赛抢答器1、设计任务及要求：设计任务：设计一个8人竞赛抢答电路。
要求：1.1 抢答器同时供8名选手或8个代表队比赛，分别用8个按钮1~ 8表示。
每个参赛者控制一个按钮，用按动按钮发出抢答信号。
1.2 设置一个系统清除和抢答控制开关，该开关由主持人控制。
1.3 抢答器具有锁存与显示功能。
竞赛开始后，先由主持人将“开始/清零”按键按下，然后先按动按钮的参赛者将被显示器显示出来，此后其他三人参赛者再按动按钮对电路不起作用。
优先抢答的参赛者编号将一直被显示直至主持人将系统清零。
另外，在主持人按下“开始/清零”键时，计时器开始计时，时间为三十秒，在规定的时间内，仍无人作答，系统将发出蜂鸣声示警，抢答结束。
2、实验原理：2.1 八人竞赛抢答器电路的总体设计方案2.2 工作原理当抢答比赛开始时，主持人按下“开始/清零”开关，接通电源，抢答器开始工作，定时器倒计时，如选手在规定的时间内抢答，则抢答器完成：优先判断、编号锁存、编号显示等一系列动作，当一轮抢答之后，定时器停止、禁止二次抢答。
实验八 智力竞赛抢答装置
实验八智力竞赛抢答装置综合实验一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
2、熟悉智力竞赛抢赛器的工作原理。
3、了解简单数字系统实验、调试及故障排除方法。
二、实验原理图8－1为供四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
图8－1智力竞赛抢答装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端,引脚排列见附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开关S，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门F2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、双踪示波器5、数字频率计6、直流数字电压表7、74LS175、74LS20、74LS74、74LS00四、实验内容1、测试各触发器及各逻辑门的逻辑功能。
试测方法参照实验二及实验九有关内容，判断器件的好坏。
2、按图8－1接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平显示器。
3、断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10K电位器，使其输出脉冲频率约4KHz，观察F3及F4输出波形及测试其频率4、测试抢答器电路功能接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1KHz。
（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S 置“0”，发光二极管全熄灭，再将S置“1”。
抢答开始，K1、K2、K3、，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变。
八路抢答器实验报告
八路抢答器实验报告第一篇：八路抢答器实验报告数字电子设计课程设计八路智力竞赛抢答器设计一．实验目的掌握抢答器的工作原理及其设计方法。
学会用Multisim8软件操作实验内容。
掌握设计性试验的实验方法二．实验要求八路智力竞赛抢答器功能要求：基本功能：1．设计一个智力竞赛抢答器，可同时供8名选手或8个代表队参加比赛，他们的编号分别是0、1、2、3、4、5、6、7，各用一个抢答按钮，按钮的编号与选手的编号相对应，分别是0、1、2、3、4、5、6、7。
2．给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）和抢答的开始。
3．抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动抢答按钮，编号立即锁存，并在LED数码管上显示出选手的编号。
此外，要封锁输入电路，禁止其他选手抢答。
优先抢答选手的编号一直保持到主持人将系统清零为止。
扩展功能：1．抢答器具有定时抢答的功能。
当节目支持人按下“开始”按钮后，要求定时器立即倒计时，并在显示器上显示。
2．参赛选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
3．如果定时抢答的时间已到，却没有选手抢答，则本次抢答无效，系统封锁输入电路，禁止选手超时后抢答，时间显示器上显示00.三．实验原理根据对功能要求的简要分析，将定时抢答器电路分为主题电路和扩展电路两部分。
主体电路完成基本的抢答功能，即开始抢答后，当选手按动抢答器按钮数字电子设计课程设计时，能显示选手的编号，同时能封锁输入电路，禁止其他选手抢答。
扩展电路完成定时抢答及报警功能。
比赛开始时，接通电源，节目主持人将开关置于“清零”位置，抢答器处于禁止工作状态，编号显示器灭灯，定时显示器上显示设定时间。
当节目主持人宣布“抢答开始”，同时将控制开关拨到“开始”位置，抢答器处于工作状态，定时器开始倒计时。
若定时时间到，却没有选手抢答时，系统报警，并封锁输入电路，禁止选手超时后抢答。
智力竞赛抢答控制系统设计实验
智力竞赛抢答控制系统设计实验
内容：设计一个智力竞赛抢答控制装置，要求如下：
（1），赛场设有一个七段码显示器，参加智力竞赛的1、2、3、4四人的桌上各有一只抢答按钮，分别为SB1/SB2/SB3/SB4，用四个指示灯L1/L2/L3/L4显示他们的抢答信号。
（2），当主持人说出问题且按下开始按钮SB0后抢答开始，对应的抢答指示灯L0亮；在10S 内，4个参赛者中只有最早按下抢答按钮的人抢答有效；10S后抢答无效；
（3），抢答有效时，七段码显示器能显示该参赛者的编号（亮，直至复位），对应参赛者桌上的指示灯快速闪3S，音响装置响2S，同时，其他参赛者按键无效；
（4），主持人设有复位按钮，复位按下启动按钮后可重新抢答;
提示：输入信号主要有抢答按钮SB1/SB2/SB3/SB4，开始按钮SB0和复位按钮SB5，输出信号主要有音响，指示灯L0/L1/L2/L3/L4和七段显示码a,b,c,d,e,f,g或BCD码显示。
PLC编程梯形图：。
智力竞赛抢答装置实验报告_1
( 实验报告)姓名：____________________单位：____________________日期：____________________编号：YB-BH-004598智力竞赛抢答装置实验报告An experimental report on the device for answering questions in智力竞赛抢答装置实验报告智力竞赛抢答装置实验报告一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、熟悉智力竞赛抢答器的工作原理；3、了解简答数字系统设计、调试及故障排除方法。
二、实验原理下图为四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
智力竞赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚排列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐振荡器；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。
抢答开始时，由主持人清除信号，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，所有发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。
三、实验设备与器件（1）+5V直流电源（2）逻辑电平开关（3）逻辑电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、实验内容（1）测试各触发器及各逻辑门的逻辑功能。
测试方法参照数字电子技术基础实验的有关内容，判断器件的好坏。
（2）按图10-1接线，抢答器五个开关接实验装置上的逻辑开关，发光二极管接电平显示器。
（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观察F3和F4输出波形及测试其频率。
八路抢答器的实验报告
八路抢答器的实验报告一、设计题目：八路抢答器的设计二、设计要求：1.设计一个智力竞赛抢答器，可同时供8名选手或者8个代表队参加比赛，他们的编号分别是1、2、3、4、5、6、7、8，各用一个抢答器的按钮，按钮的编号与选手的编号相对应。
2.给节目主持人设计一个控制开关，用来控制系统的清零和抢答开始。
3.抢答器具有数据锁存和显示的功能。
抢答开始后，若有选手按动按钮，编号立即锁存，并在数码管上显示选手的编号。
此外，要封锁其他选手抢答。
优先抢答的选手的编号一致保持到主持人将系统清零为止。
三.设计思路：工作原理为：1.接通电源后，主持人将开关拨到“清除”状态，抢答器处于静止状态，编号显示器和指示灯灭，等主持人将开关置“开始”位置后，抢答器处于等候状态，此时可以进行抢答。
2.抢答器完成，优先判断抢答的组号，并将编号进行锁存，然后通过译码器将编号显示在七段数码管上，并且扬声器提示。
3.当一轮抢答结束后，定时器停止、禁止第二次抢答。
4.如果再次抢答必须由主持人操作“清除”和“开始”状态的开关，即需要主持人清零。
四.实验电路：2.2uF抢答器电路如图所示。
该电路完成两个功能：一是分辨选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
五.各集成块实现的功能如图所示，左图开关从左到右依次代表一到八号选手，右图为主持人开关。
74LS32引脚图如下：74LS175引脚图如下：他实现了电路中的锁存功能，当有一个抢答器按下时，有一个值输入，集成块对其进行锁存，给它一个脉冲时，进行下一个数值的锁存。
74ls47引脚图如下：它是一片译码器，将输入二进制代码的状态翻译成输出信号输入给数码管，然后由数码管显示选手编号。
以下是一个振荡器，电路中通过他来给74LS175脉冲。
六实验器材清单74系列芯片：74LS32 3个、74LS175 1个、74LS04 1个、74LS47 1个，74LS21 1个，74LS01 1个，电阻40欧姆9个，455欧姆2个，开关九个，共阳数码管一个。
8路智力竞赛抢答器
一、概述电路选用优先编码器74LS148 、锁存器74LS373 、74LS48译码和一个7段数码管组成抢答显示电路；定时显示主要由555定时器秒脉冲产生电路、十进制同步加减计数器74LS192减法计数电路、和2个4段数码管即相关电路组成；由555定时器和三极管构成的报警电路。
接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
二、方案设计与论证设计一个8路智力竞赛抢答器，具体设计要求如下：1.抢答器同时供8名选手或8个代表队比赛，分别用8个按钮S0～S7表示。
2.设置一个系统清除和抢答控制开关S，该开关由主持人控制。
3．抢答器具有锁存与显示功能。
即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。
选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。
4. 抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。
当主持人启动“开始”键后，定时器进行减计时。
5. 参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。
6. 如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。
数字抢答器总体方框图如图2-1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关置“开始”状态，抢答器工作，定时器倒计时。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
八路智力竞赛抢答器的分析与制作课件
4、要求电路成本最低，线路最简单，性能最安全.
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本人删除。
GND
C2 1 100nF
LM555CM
U4
BUZZER 200 Hz
6
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本人删除。
17 根据方案图，设计电路图，进行Multisim仿真
19 元器件的购买与检测 21 制作八路智力竞赛抢答器电路
22 电路功能检测和故障排除
画出电路图，进行Multisim仿真 文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本人删除。
4511BP_5V
8
U1
VCC
4 RST
OUT 3
J4 Key = D J5 Key = E
D3 1N4148
D4 1N4148
D5 1N4148 D6 1N4148 D7 1N4148
J6 Key = F
D8 1N4148 D9 1N4148
R1 1R0k2Ω 10kΩ
R3 10kΩ
U2
7 DA 1 DB 2 DC 6 DD 5 ~EL 4 ~BI 3 ~LT
ΔVT=1 /3VCC
vI1 6
vI
v I2 2 55 5 3
vO1
6
1
文档仅供参考，不能作为科学依据，请勿模仿；如有不当之处，请联系网站或本人删除。
声讯报警电路
8路抢答器设计八路智力竞赛抢答器
1 前言1.1主要功能介绍（1）抢答器最多可供8名选手参赛，编号为1~8号，各队分别用一个按钮（分别为S1~S8）控制，并设置一个系统清零和抢答控制开关S，该开关由主持人控制。
（2）抢答器具有数据锁存功能,并将锁存数据用LED数码管显示出来，同时蜂鸣器发出间歇式声响（持续时间为0.5秒），主持人清零后，声音提示停止。
（3）开关S作为清零及抢答控制开关（由主持人控制），当开关S被按下时抢答电路清零，松开后则允许抢答。
输入抢答信号由抢答按钮开关S1~S8实现。
（4）有抢答信号输入（开关S1~S8中的任意一个开关被按下）时，并显示出相对应的组别号码。
此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持” 第一个开关按下时所对应的状态不变。
1.2扩展功能介绍（1）抢答器具有定时抢答的功能，且一次抢答的时间可以由主持人设定（如30秒）。
当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示，同时扬声器发出短暂的声响，声响持续时间0.5秒左右。
（2）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
（3）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，系统短暂报警，并封锁输入电路，禁止选手超时后抢答，时间显示器上显示00。
（4）当选手抢答完后，主持人可根据相关题的加减分对选手进行加分或减分。
2总体方案设计此次课程设计我们有两套方案一是硬件部分主要由单片机、74LS373锁存器、LED显示器、声音报警器和其它基本外围电子电路组成软件部分则采用51系列单片机通用C语言精心设计编写。
它所具有的功能包括：抢答器同时供8名选手或8个代表队比赛，当开关S按下，抢答器发出0.5秒的报警声系统开始进行计时，选手可进行抢答，当计时30秒之后若没人抢答，则系统发出警报并禁止抢答，定时显示数码管上显示00字样，之后等待开关S按下，系统复位；若在30秒内有选手进行抢答，此时扬声器会发出3秒时间的警报，同时在定时显示数码管上显示选手抢答时间(以秒为最小单位)，编号显示数码管上显示抢答选手编号，显示器上的状态直到开关S按下将系统复位为止；系统复位时所有的数码管不显示任何的数据。
智力竞赛抢答器实验报告
智力竞赛抢答器一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用；2、熟悉智力竞赛抢答器的工作原理；3、了解简答数字系统设计、调试及故障排除方法。
二、实验原理下图为四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
智力竞赛抢答器装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端，引脚排列间附录；F2为双4输入与非门74LS20；F3是由74ＬＳ００组成的多谐振荡器；Ｆ４是由７４ＬＳ７４组成的四分频电路；Ｆ３、Ｆ４组成抢答器中的ＣＰ时钟脉冲源。
抢答开始时，由主持人清除信号，按下复位开关Ｓ，７４ＬＳ１７５的输出Ｑ１～Ｑ４全为０，所有发光二极管ＬＥＤ灯均熄灭，当主持人宣布“抢答开始”后，首先做出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门Ｆ２送出信号锁住其余３个抢答者的电路，不再收受其他信号，直到主持人再次清除信号为止。
三、实验设备与器件（1）+5V直流电源（2）逻辑电平开关（3）逻辑电平显示器（4）双踪示波器（5）数字频率计（6）直流数字电压表（7）74LS175，74LS20，74LS74，74LS00四、实验内容（1）测试各触发器及各逻辑门的逻辑功能。
测试方法参照数字电子技术基础实验的有关内容，判断器件的好坏。
（2）按图10-1接线，抢答器五个开关接实验装置上的逻辑开关，发光二极管接电平显示器。
（3）断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10kΩ电位器，使其输出脉冲频率约4kHz，观察F3和F4输出波形及测试其频率。
（4）测试抢答器电路功能。
接通+5V电源，CP端接实验装置上连续脉冲源，取重复频率约1kHz。
1）抢答开始前，开关K1，K2，K3，K4均置“0”，准备抢答，将开关S置“0”，发光二极管全熄灭，再将S置“1”。
抢答开始，K1，K2，K3，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其他三个开关中任一个置“1”，观察发光二极管的亮、灭有否改变。
8路智力竞赛抢答器方案(完整方案)
昆明工业职业技术学院课程设计设计题目：8路智力竞赛抢答器的设计班级：10级计算机控制技术学生姓名：学号：指导教师：白文忠职称：讲师指导小组组长：教学班负责人：提交日期：2012年月日8路智力竞赛抢答器的设计摘要本设计主要介绍用数电知识设计八路抢答器。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出，并与主持人开关相连接，即构成了抢答器的主体电路。
经过布线、接线、调试等工作后数字抢答器成形。
借助较少的外围元件完成抢答的整个过程，设计制作了八路抢答器，设计编程简单，工作稳定可靠。
可供8人或8个代表队抢答，并用7段数码管显示首先抢答者的组别号码，有人抢答后自动闭锁其他各路输入，禁止其他人抢答，使其他组的开关失去作用，而显示最先按下抢答键的组别号。
只有当主持人按下复位按键才能再次抢答。
关键词：八路抢答器；定时；计时；编码；译码AbstractThis design mainly introduces several electrical design with knowledge of eight way responder.Priority encoder circuit, latch, decodercircuit will be teams of the input signal in the display output, and host switch connected, which constitute the main circuit of the responder.After wiring, wiring, commissioning work forming digital answering device.With fewer peripheral component finish vies to answer first the entire process, design of eight way responder, programming is simple, stable and reliable work.For 8 or 8 teams vies to answer first, and the 7 digital tube display first responder group number, automatic locking other people answer after each input, no other answer, the other group switch out of action, and show the first pressing the answer key category.Only when the host press the reset button to again vies to answer first.Key words：Eight way responder；Timing；Time；Code；Decoding目录一、设计内容及设计要求(一)基本功能(二)扩展功能二、设计及原理(一)设计框图(二)设计原理三、抢答器的基本原理及电路的设计方法(一)抢答电路的的设计(二)定时电路的设计(三)报警电路的设计(四)时序控制电路的设计(五)整机电路的设计四、主要器件及功能(一)8线-3线优先编码器74LS148(二)十进制可逆计数器74LS192(三)七段数码管译码器驱动器74LS48(四)锁存器74LS148(五)555定时器五、元器件列表六、设计体会一、设计任务及设计要求（一）基本功能1.设计一个智力抢答器，可同时供8名选手或8个代表队参加比赛，其编号分别是0、1、2、3、4、5、6、7，个用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。
智力竞赛抢答装置
姓名：xx 学号：xx 班级:xx智力竞赛抢答装置1、实验目的1、学习数字电路中D触发器、分频电路、多震荡电路、CP时钟脉冲源等单元电路的综合运用。
2、熟悉智力竞赛抢答器的工作原理。
3、了解简单数字系统实验、调试及故障排除方法。
二、实验原理1、电路组成电路由F1、F2、F3、F4四部分组成。
其中：（1）F1是由四D触发器74LS175（CP为上升沿脉冲时触发）、四只单刀双掷开关及四只LED（电平显示）组成；（2）F2是由四输入端的与非门“1”（74LS20的一个与非门）、非门“2”（74LS00的一个与非门构成）及二四输入与非门“3”（74LS00的一个与非门）组成；（3）F3是由三个非门（74LS00的三个与非门构成）、一只10K电位器及一只0.1u的电容组成的非对称型多谐振荡器，其产生非对称型的矩形脉冲。
（4）F4是由两只D触发器（由双D触发器74LS74提供）组成，其中每只D触发器均转换成触发器，触发器仅具有唯一的翻转功能，因此一只触发器是二分频电路，两只触发器构成四分频电路。
2、工作原理（1）假设F3产生1000Hz的矩形脉冲，经四分频电路F4后，变成250Hz，然后接到与非门“3”的一个输入端；（2）先将复位开关S接到高电平，此时74LS175将产生清除信号，其输出、、、全为0，所有发光二极管LED均熄灭；（3）清零后，、、、均为低电平“0”，、、、输出均为高电平，，因此四输入端的与非门“1”将输出一个低电平，经过非门“2”后又变成高电平，这个高电平与四分频电路的输出250Hz脉冲连接到与非门“3”的两个输入端，因此与非门“3”将输出250Hz脉冲，故74LS175的CP一直得上升沿脉冲，随时处于触发状态；（4）当抢答开始后，首先反应最快的参赛者立即按下开关，假设开关K1首先闭合，其余开关稍为落后，那么，输出为高电平“1”，对应的发光二极管LED点亮，同时，输出为低电平“0”，因此四输入端的与非门“1”将输出一个高电平，经过非门“2”后又变成低电平，这个低电平与四分频电路的输出250Hz脉冲连接到与非门“3”的两个输入端后，将输出一个高电平，即74LS175的脉冲输入端CP得到的是一个高电平，由于74LS175是CP为上升沿脉冲时触发，所以触发器将不会再触发，、、一直输出低电平，LED一直熄灭，直到再次清零后再次抢答开始。
《智力竞赛抢答装置实验报告》
《智力竞赛抢答装置实验报告》一、实验目的本实验旨在设计一种智力竞赛抢答装置，通过对装置的设计、制作和实验调试，了解和掌握物理学中与电路和开关控制相关的知识，同时提高对于实际问题的解决能力和动手实验能力。
二、实验原理本实验中，智力竞赛抢答装置的原理主要包含两个部分：信号产生和信号处理。
信号产生部分，即产生一个短脉冲信号，用于表示抢答先后顺序。
在本装置中，这个信号由一个开关和一个电容组成。
当电容中的电荷积累到一定程度时，电容会放电，开关的状态就会改变，产生一个短脉冲信号。
通过调整电容大小和电源电压，我们能够控制短脉冲信号的宽度和延迟时间。
信号处理部分，即根据抢答器的抢答先后顺序，点亮对应的信号灯。
在本装置中，这个部分由几个普通的开关和少量的电子元器件组成。
当抢答器按下按钮时，相应的开关会关闭，将对应开关的电路闭合，从而点亮对应的信号灯。
三、实验步骤1. 准备工作在实验开始前，需要准备以下材料和工具：- 面包板和电子元器件（包括电容、电阻、二极管、LED、通用电压放大器、膜式开关等）；- 电源、万用表、示波器等实验设备；- 铅笔、直尺、剪刀、电工剪刀等制作工具。
2. 设计电路图根据实验原理，将需要使用的电路、元器件和信号连线等绘制在纸上，形成完整的电路图。
在设计过程中，需要仔细阅读元器件相关文献，理解其性能和使用方法，避免由于元器件选错而导致的故障。
3. 制作电路根据绘制好的电路图，将电子元器件安装在面包板上，并按照电路图进行连接。
在制作过程中，需要仔细检查每一个元器件的极性和连接情况，确保电路连接没有错误。
4. 调试电路在电路制作完成后，需要使用实验设备对电路进行调试。
通过按下抢答器按钮，检测信号灯的点亮顺序和时间差异，根据需要进行调整。
在调试过程中，需要特别留意电容和电源电压的稳定性，避免电容放电不及时，导致抢答顺序的错误。
5. 实验记录在实验过程中，需要详细记录电路设计、制作、调试和实验结果等信息，以便后续参考和使用。
综合性设计性实验：智力竞赛抢答器
综合性设计性实验：智力竞赛抢答器
一．设计目的：
1．培养数字电路的设计能力。
2．掌握智力竞赛抢答器电路的设计、组装和调试方法。
二．设计内容及要求：
1．设计一个8路智力竞赛抢答器电路。
要求：
（1）给节目主持人设置一个控制开关，用来控制系统的清零（编号显示数码管灭灯）及抢答的开始。
（2）抢答开始后，当有某一选手首先按下抢答按钮时，选手编号立即被锁存，编号数码管显示选手编号，并发出报警声响，此时抢答
器不再接收其他输入信息。
优先抢答选手的编号一直保持到节目
主持人将系统清零为止。
（3）抢答器具有定时抢答功能，且一次抢答时间由节目主持人设定（如30秒）。
当节目主持人启动开始键后，要求定时器立即进行
倒计时，并用显示器进行显示，同时扬声器发出短暂的声响，声
响持续时间为0.5秒左右。
（4）选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到节目主持人
将系统清零为止。
如果定时抢答时间已到，却没有选手抢答，则
本次抢答无效，系统进行短暂的报警，并封锁输入电路，禁止选
手超时后抢答，定时显示器上显示00。
2．用中小规模集成电路组成智力竞赛抢答器电路，并在Multisim仿真环境下进行组装、调试。
3．画出各单元电路图、整机逻辑框图和逻辑电路图，写出设计、实验总结报告。
智力竞赛抢答器电路的原理框图：。
智力竞赛抢答装置(综合实验)
4．测试抢答器电路功能
接通电源，CP端外接实验箱或信号源上 1KHz连续脉冲源。
（1）K1、K2常置“0”，准备抢答，按一下复位开 关S置“0”，发光二极管全灭，再释放S即常置 “1”，开始抢答， 观察发光二极管的亮、灭情况。 再改变连续脉冲源频率，再观察发光二极管的亮、 灭有否改变（观察2人抢答是否同时有效）。
智力竞赛抢答装置 （综合型实验 ）
242面
前言：综合设计型实ห้องสมุดไป่ตู้实验报告
一般要求
题目：“什么放大器或装置”的设计
或“什么放大器或装置”的研 究
1.任务解析
老师布置任务，提出具体要求， 学生在领会理解任务的基础上对任 务进一步明确，要做什么，要达到 什么参数指标等等。
2.方案论证
对所要完成的设计任务设计方 案，要拿不同方案对比，选择方案， 并明确为什么要选择此方案，较其 它方案有何优点。
3.实验步骤 方案的具体实施，按实际实施
过程认真做好原始记录，可以包括 单元电路分析，部分指标测试等等， 指标测试要指出所用仪器的测量精 度，便于误差分析。
4.实验分析 对所测试结果做分析，得出结论。
5.经验总结 对完成任务情况进行总结，整
个过程中的感悟体会等等。
综 合 实 验 报 告 样 本
一 、实验目的
2．按图1接线，实际做2人抢答器，用按钮开关做 抢答开关，用单次脉冲下降沿按钮开关做复位开 关。
3．断开抢答器电路中CP脉冲源电路，单独对多谐 振荡器F3及分频器F4进行调试，调整多谐振荡器 10K电位器，使其输出脉冲频率约4kHz，观察F3 及F4输出波形及测试其频率（参照单稳态电路有 关内容）。
1．学习数字电路中D触发器、分频电 路、多谐振荡器、CP时钟脉冲源等 单元电路的综合运用。
八路抢答器实验报告
八路抢答器的实验报告一、设计题目八路抢答器设计二、设计要求1.设计一个竞赛抢答器, 可同时供8名选手或者8个代表队参加比赛, 他们的编号分别是 1.2.3.4.5.6.7、8, 各用一个抢答器的按钮, 按钮的编号与选手的编号相对应。
2.给节目主持人设计一个控制开关, 用来控制系统的清零和抢答开始。
3.抢答器具有数据锁存、显示的功能和声音提示功能。
抢答开始后, 若有选手按动按钮, 编号立即锁存, 在数码管上显示选手的编号, 并有声音提示。
此外, 要封锁其他选手抢答。
优先抢答的选手的编号一致保持到主持人将系统清零为止。
三、设计思路工作原理为:接通电源前, 抢答按钮与清零按钮都未按下。
接通电源后, 主持人清除开关处于工作状态, 抢答器处于工作状态, 编号显示器显示为0, 蜂鸣器未鸣响（为方便控制, 电路设计为清除开关按下时是清零状态, 未按下时为工作状态）。
等一轮抢答完成后（七段数码管显示出优先抢答队员编号, 并蜂鸣器鸣响）, 主持人将清零开关按下数码管清为零, 蜂鸣器停止鸣响。
然后先后把各队员抢答按钮与主持人清零按钮复位。
即可进入下一轮抢答。
原理为：电路中清零按钮控制D触发器集成块74LS175清零端低电平输入, 按下时清零端输入为低电平（清零端低电平有效）, 未按下时输入高电平。
清零后D 触发器集成块74LS175 Q`端输出全变为高电平, 使编码器74HC147（有效输入电平为低电平）无有效低电平输入, 七段数码管上显示为0。
抢答时, 队员按下抢答按钮的时间有先后次序, 电路中每个抢答按钮连接一个D触发器, 当一抢答按钮按下后其对应的触发器锁存住信号, Q`端输出有效低电平, 同时通过反馈电路使D触发器集成块得脉冲信号终止输入, 从而使其他D触发器停止工作, 抢答后也无法锁存。
达到有先输入有先锁存功能。
原理为：根据与门功能特点：只要有一低电平输入输出即为低电平。
当D触发器集成块74LS175输出端输出一有效低电平后, 电路中第7个与门U15A输出即为低电平, 而U15A输出信号又与555触发器构成的多谐振荡器输出信号相与, 因此只要U15A输出低电平, 多谐振荡器产生的脉冲就无法输入, 只有当D触发器集成块74LS175输出端输出全为高电平时脉冲才正常输入, 各D触发器正常工作。
智力竞赛抢答装置的设计
“三性实验”报告册课程名称：电子技术实验（模电、数电）实验项目名称：智力竞赛抢答装置的设计学院：电子科学与技术专业：电子科学与技术班级：报告人：学号：指导教师：实验时间：提交时间：教师评语：智力竞赛抢答装置的设计一、实验目的1、掌握组合逻辑电路的设计与测试方法，熟悉常用数字集成电路的使用。
2、掌握数字逻辑电路的设计方法，训练自身综合运用数字电路基本知识设计、调试电路的能力。
二、具体要求设计一个4 人抢答逻辑电路。
（1）竞赛主持人有一个按钮，主持人宣布“抢答开始”，电路复位，计时器开始计时，无人抢答30 秒蜂鸣器发出声音报警，取消抢答权。
（2）每个参赛者控制一个按钮，参赛选手按动按钮发出抢答信号。
（3）竞赛开始后，先按动按钮者将对应的一个发光二极管点亮，此时其他3 人按动按钮对电路不起作用。
三、设计方案1、总体设计原理图图3·1整体抢答器原理图如图3·1所示，整体抢答器原理图（仿真通过）其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。
定时器倒计时。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清零"和"开始"状态开关。
2、设计思路1. 将整个实验分为五大块——主控部分、高平脉冲输出部分和秒脉冲产生部分、计数部分、报警部分、扩展部分。
2. 分步实现各部分的功能。
3. 进行各部分的连接。
4. 调试整体连接后的电路。
5. 焊接扩展部分并调试。
3、各模块的工作原理与调试1>、主控部分1.1主控部分原理图图3.2 主控部分原理图图3.2为抢答器的主控部分，该部分由开关、同步D触发器（74LS175）、四路与非门（74LS20N）、二路与非门（74LS00N）和四个LED灯组成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验八智力竞赛抢答装置综合实验一、实验目的1、学习数字电路中D触发器、分频电路、多谐振荡器、CP时钟脉冲源等单元电路的综合运用。
2、熟悉智力竞赛抢赛器的工作原理。
3、了解简单数字系统实验、调试及故障排除方法。
二、实验原理图8－1为供四人用的智力竞赛抢答装置线路，用以判断抢答优先权。
图8－1智力竞赛抢答装置原理图图中F1为四D触发器74LS175，它具有公共置0端和公共CP端,引脚排列见附录；F2为双4输入与非门74LS20；F3是由74LS00组成的多谐振荡器；F4是由74LS74组成的四分频电路，F3、F4组成抢答电路中的CP时钟脉冲源，抢答开始时，由主持人清除信号，按下复位开关S，74LS175的输出Q1～Q4全为0，所有发光二极管LED均熄灭，当主持人宣布“抢答开始”后，首先作出判断的参赛者立即按下开关，对应的发光二极管点亮，同时，通过与非门F2送出信号锁住其余三个抢答者的电路，不再接受其它信号，直到主持人再次清除信号为止。
三、实验设备与器件1、+5V直流电源2、逻辑电平开关3、逻辑电平显示器4、双踪示波器5、数字频率计6、直流数字电压表7、74LS175、74LS20、74LS74、74LS00四、实验内容1、测试各触发器及各逻辑门的逻辑功能。
试测方法参照实验二及实验九有关内容，判断器件的好坏。
2、按图8－1接线，抢答器五个开关接实验装置上的逻辑开关、发光二极管接逻辑电平显示器。
3、断开抢答器电路中CP脉冲源电路，单独对多谐振荡器F3及分频器F4进行调试，调整多谐振荡器10K电位器，使其输出脉冲频率约4KHz，观察F3及F4输出波形及测试其频率4、测试抢答器电路功能接通+5电源，CP端接实验装置上连续脉冲源，取重复频率约1KHz。
（1）抢答开始前，开关K1、K2、K3、K4均置“0”，准备抢答，将开关S 置“0”，发光二极管全熄灭，再将S置“1”。
抢答开始，K1、K2、K3、，K4某一开关置“1”，观察发光二极管的亮、灭情况，然后再将其它三个开关中任一个置“1”，观察发光二极的亮、灭有否改变。
（2）重复（1）的内容，改变K1、K2、K3、K4任一个开关状态，观察抢答器的工作情况。
（3）整体测试断开实验装置上的连续脉冲源，接入F3及F4，再进行实验。
五、实验预习要求若在图8－1电路中加一个计时功能，要求计时电路显示时间精确到秒，最多限制为2分钟，一旦超出限时，则取消抢答权，电路如何改进。
六、实验报告1、分析智力竞赛抢答装置各部分功能及工作原理2、总结数字系统的设计、调试方法3、分析实验中出现的故障及解决办法实验九电子秒表综合实验一、实验目的1、学习数字电路中基本RS触发器、单稳态触发器、时钟发生器及计数、译码显示等单元电路的综合应用。
2、学习电子秒表的基本原理及电子秒表的调试方法。
二、实验原理图17－1为电子秒表的电原理图。
按功能分成四个单元电路进行分析。
1、基本RS触发器图九－1中单元I为用集成与非门构成的基本RS触发器。
属低电平直接触发的触发器，有直接置位、复位的功能。
它的一路输出Q作为单稳态触发器的输入，另一路输出Q作为与非门5的输入控制信号。
按动按钮开关K2（接地），则门1输出Q＝1；门2输出Q＝0，K2复位后Q、Q状态保持不变。
再按动按钮开关K1 ,则Q由0变为1，门5开启, 为计数器启动作好准备。
Q由1变0，送出负脉冲，启动单稳态触发器工作。
基本RS触发器在电子秒表中的职能是启动和停止秒表的工作。
2、单稳态触发器图九－1中单元Ⅱ为用集成与非门构成的微分型单稳态触发器，图九－2为各点波形图。
单稳态触发器的输入触发负脉冲信号v i由基本RS触发器Q端提供，输出负脉冲v O通过非门加到计数器的清除端R。
静态时，门4应处于截止状态，故电阻R必须小于门的关门电阻R Off 。
定时元件RC取值不同，输出脉冲宽度也不同。
当触发脉冲宽度小于输出脉冲宽度时，可以省去输入微分电路的R P和C P。
单稳态触发器在电子秒表中的职能是为计数器提供清零信号。
进实验室之前，研究看懂K2、K3在电路中的作用。
图九－1 电子秒表原理图3、时钟发生器图九－1中单元Ⅲ为用555定时器构成的多谐振荡器，是一种性能较好的时钟源。
调节电位器R W，使在输出端3获得频率为50HZ的矩形波信号，当基本RS触发器Q＝1时，门5开启，此时50HZ脉冲信号通过门5作为计数脉冲加于计数器①的计数输入端CP2。
图九－2单稳态触发器波形图图九－3 74LS90引脚排列4、计数及译码显示二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图九－1中单元Ⅳ所示。
其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端Q D取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。
计数器②及计数器③接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1～0.9秒；1～9.9秒计时。
注：集成异步计数器74LS9074LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图九－3为74LS90引脚排列，表17－1为功能表。
通过不同的连接方式，74LS90可以实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。
其具体功能详述如下：(1)计数脉冲从CP1输入，Q A作为输出端，为二进制计数器。
(2)计数脉冲从CP2输入，Q D Q C Q B作为输出端，为异步五进制加法计数器。
(3)若将CP2和Q A相连，计数脉冲由CP1输入，Q D、Q C、Q B、Q A作为输出端，则构成异步8421码十进制加法计数器。
(4)若将CP1与Q D相连，计数脉冲由CP2输入，Q A、Q D、Q C、Q B作为输出端，则构成异步5421码十进制加法计数器。
(5)清零、置9功能。
a)异步清零当R0(1)、R0(2)均为“1”；S9(1)、S9(2)中有“0”时，实现异步清零功能，即Q D Q C Q B Q A＝0000。
b)置9功能当S9(1)、S9(2)均为“1”；R0(1)、R0(2)中有“0”时，实现置9功能，即Q D Q C Q B Q A ＝1001。
三、实验设备及器件1、＋5V直流电源2、双踪示波器3、直流数字电压表4、数字频率计5、单次脉冲源6、连续脉冲源7、逻辑电平开关8、逻辑电平显示器9、译码显示器10、74LS00×2 555×1 74LS90×3电位器、电阻、电容若干四、实验内容由于实验电路中使用器件较多，实验前必须合理安排各器件在实验装置上的位置，使电路逻辑清楚，接线较短。
实验时，应按照实验任务的次序，将各单元电路逐个进行接线和调试，即分别测试基本RS触发器、单稳态触发器、时钟发生器及计数器的逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试……，直到测试电子秒表整个电路的功能。
这样的测试方法有利于检查和排除故障，保证实验顺利进行。
1、基本RS触发器的测试测试方法参考实验九2、单稳态触发器的测试(1)静态测试用直流数字电压表测量A、B、D、F各点电位值。
记录之。
(2)动态测试输入端接1KHZ连续脉冲源，用示波器观察并描绘D点（v D、）F点（v0）波形，如嫌单稳输出脉冲持续时间太短，难以观察，可适当加大微分电容C（如改为0.1μ）待测试完毕，再恢复4700P。
3、时钟发生器的测试测试方法参考实验十五，用示波器观察输出电压波形并测量其频率，调节R W，使输出矩形波频率为50Hz。
4、计数器的测试(1) 计数器①接成五进制形式，R O(1)、R O(2)、S9(1)、S9(2)接逻辑开关输出插口，CP2接单次脉冲源,CP1接高电平“1”，Q D～Q A接实验设备上译码显示输入端D、C、B、A,按表17－1测试其逻辑功能，记录之。
(2) 计数器②及计数器③接成8421码十进制形式，同内容（1）进行逻辑功能测试。
记录之。
(3) 将计数器①、②、③级连，进行逻辑功能测试。
记录之。
5、电子秒表的整体测试各单元电路测试正常后，按图17－1把几个单元电路连接起来，进行电子秒表的总体测试。
先按一下按钮开关K2，此时电子秒表不工作，再按一下按钮开关K1，则计数器清零后便开始计时，观察数码管显示计数情况是否正常，如不需要计时或暂停计时，按一下开关K2，计时立即停止，但数码管保留所计时之值。
6、电子秒表准确度的测试利用电子钟或手表的秒计时对电子秒表进行校准。
五、实验报告1、总结电子秒表整个调试过程。
2、分析调试中发现的问题及故障排除方法。
六、预习报告1、复习数字电路中RS触发器，单稳态触发器、时钟发生器及计数器等部分内容。
2、除了本实验中所采用的时钟源外，选用另外两种不同类型的时钟源，可供本实验用。
画出电路图，选取元器件。
3、列出电子秒表单元电路的测试表格。
4、列出调试电子秒表的步骤。
数电实验大纲部分24、门电路实验内容：（1）测量与非门的逻辑功能；（2）测量或非门的逻辑功能；（3）测量与与非门的逻辑功能。
实验要求：（1）熟悉万用表和电子学习机的使用方法。
（2）验证主要门电路的逻辑运算及输入与输出的逻辑关系。
（3）掌握门电路多余端的处理。
主要仪器设备：示波器型号规格VP-5220、电子学习机型号规格WL-V、万用表MF1025、组合逻辑电路（设计性实验）实验内容：（1）用4个2输入与非门设计完成异或运算。
（2）用数字选择器74LS151设计完成三人表决器，其中一人为主要裁判，有一票否决权。
（3）用译码器74LS138设计完成一个全加器要有设计过程，实验步骤，完整的电路图。
实验要求：（1）熟悉组合逻辑电路的设计方法。
（2）掌握用逻辑门电路、集成译码器和数据选择器构成简单的逻辑控制电路方法。
主要仪器设备：示波器型号规格VP-5220、电子学习机型号规格WL-V、万用表MF1026、触发器实验内容：（1）用与非门构成基本RS触发器，并测试其逻辑功能。
（2）测试集成JK、D触发器的逻辑功能。
（3）用集成JK触发器构成同步4分频电路。
实验要求：（1）掌握集成JK、D触发器的逻辑功能的测试方法。
（2）体会异步端和同步端之间的关系，体会CP边沿触发脉冲信号的作用。
主要仪器设备：示波器型号规格VP-5220、电子学习机型号规格WL-V、万用表MF1027、数码比较器实验内容：（1）用逻辑门构成一位数码比较器，并测试其逻辑功能。
（2）测试集成4位数码比较器的逻辑功能。
（3）用74LS85芯片构成一个8421BCD码判别电路，即输入DCBA是8421BCD码输出为高电平，否则输出为低电平。
实验要求：（1）熟悉比较器的工作原理，掌握四位比较器的逻辑功能测试方法。