8086微处理器引脚
8086引脚信号
11
1). 数据和地址引脚
A19/S6～A16/S3（Address/Status）
地址/状态分时复用引脚，输出、三态 这些引脚在访问存储器的第一个时钟周期T1时刻输 出高4位地址A19～A16 在访问外设的第一个时钟周期全部输出低电平无效
ⅰ）S6为0，表明AD15~AD0作为数据线；
在总线周期的T2-T4时，这4条线作为输出CPU的状态信息。
28
“引脚”小结
CPU引脚是系统总线的基本信号 可以分成三类信号： 16位数据线：D15～D0 20位地址线：A19～A0 控制线：
ALE、M/IO*、WR*、RD*、READY
INTR、INTA*、NMI，HOLD、HLDA
RESET、CLK、Vcc、GND
29
系统总线的形成
14
2). 读写控制引脚
M/IO*（Memory/Input and Output） 存储器或I/O访问，输出、三态 该引脚输出高电平时，表示CPU将访问 存储器，这时地址总线A19～A0提供20 位存储器地址 该引脚输出低电平时，表示CPU将访问 I/O端口，这时地址总线A15～A0提供16 位I/O口地址
21
3). 中断请求和响应引脚
NMI（Non-Maskable Interrupt）
非屏蔽中断请求，输入、上升沿有效 有效时，表示外界向CPU申请不可屏蔽中断 该请求的优先级别高于INTR，并且不能在CPU 内被屏蔽 当系统发生紧急情况时，可通过他向CPU申请 不可屏蔽中断服务
主机与外设进行数据交换通常采用可屏蔽中断 不可屏蔽中断通常用于处理掉电等系统故障
23
4). 总线请求和响应引脚
第3章2—8086微处理器总线周期及引脚
16
第3章 80x86微处理器
第3章：I/O写总线周期
T1 CLK T2 T3 T4
T1状态——输出16位I/O地址A15 ~ A0 IO/M* IO/M*输出高电平，表示I/O操作； S6 ~ S 3 0000 A19/S6 ~ A16/S3 ALE输出正脉冲，表示复用总线输出地址 A15 ~ A8 A15 ~ A8 T2状态——输出控制信号WR*和数据D7 ~ D0 A7 ~ A0 输出数据 ADT3和Tw状态——检测数据传送是否能够完成 7 ~ AD0 T4状态——完成数据传送
6
第3章 80x86微处理器
⑵ 总线写操作时序 总线写操作就是指CPU向存储器或I／O端口 写入数据。图3.4是8086在最小模式下的总线写 操作时序图。 总线写操作时序与总线读操作时序基本相 同，但也存在以下不同之处：
7
第3章 80x86微处理器
T1 CLK M/IO ① 高为读内存 低为读IO ② ⑥ 状态输出 地址 ④ ⑧ BHE输出 ② ⑦ 地址输出 数据输出 ③ ⑨ ⑤ T2 T3 TW T4
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计 算 机的主频决定。如8086的主频为5MHz，1个时钟 周期就是200ns。
15
第3章 80x86微处理器
第3章：存储器写总线周期
T1 CLK IO/M* T2 T3 T4
T1状态——输出20位存储器地址A19 ~ A0 S6 ~ S 3 A19 ~ A16 A19/S6 ~ A16/S3 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 A15 ~ A8 A15 ~ A8 T2状态——输出控制信号WR*和数据D7 ~ D0 A 7 ~ A0 输出数据 AD7 ~ AD0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 ALE
微机系统-3 8086微处理器引脚特性共29页
56、书不仅是生活，而且是现在、过 去和未 来文化 生活的 源泉。 ——库 法耶夫 57、生命不可能有两次，但许多人连一 次也不 善于度 过。— —吕凯 特 58、问渠哪得清如许，为有源头活水来 。—— 朱熹 59、我的努力求学没有得到别的好处， 只不过 是愈来 愈发觉 自己的 无知。 ——笛 卡儿
微机系统-3 8086微处理器引脚特性
36、如果我们国家的法律中只有某种 神灵， 而不是 殚精竭 虑将神 灵揉进 宪法， 总体上 来说， 法律就 会更好 。—— 马克·吐 温 37、纲纪废弃之日，便是暴政兴起之 时。— —威·皮 物特
38、若是没有公众舆论的支持，法律 是丝毫 没有力 量的。 ——菲 力普斯 39、一个判例造出另一个判例，它们 迅速累 聚，进 而变成 法律。 ——朱 尼厄斯
拉
60、生活的道路一旦选定，就要勇敢地
8086-8088的引脚信号和工作模式
M/IO
DT/R
SS0
1
0
0
1
0
1
1
1
0
1
1
1
0
0
0
0
0
1
0
1
0
0
1
1
性能 中断响应 读IO/M端口 写IO/M端口
暂停 取指 读存贮器 写存贮器 无作用
图2-7是8088在最小模式下的典型配置
8284A
CLK
RESET READY
MN / MX
ALE
BHE
A19~A16
AD15~AD0 8086
1．QSl和QS0指令队列状态信号 2．S2，S1，S0总线周期状态信号 3．LOCK总线封锁信号 4．RQ/GT1，RQ/GT0 总线请求信号输入／总线请求 允许信号输出
图2-8 8086最大工作模式的典型配置
READY RESET
8284A CLK
CLK
RESET READY
MN/ MX
BHE A19~A16
微机原理与应用
8086/8088的引脚信号和工作模式
1.1 最小模式和最大模式的概念 所谓最小模式，就是在系统中只有8086一个微处理器。
在这种系统中，所有的总线控制信号都直接由8086产生， 因此，系统中的总线控制逻辑电路被减到最少。
最大模式是相对最小模式而言，在此系统中，包含 两个或两个以上的微处理器，其中一个主处理器就是 8086，其他的处理器称为协处理器，它们是协助主处理 器工作的。和8086配合的协处理器有两个。一个是数值 运算协处理器8087，一个是输入／输出协处理器8089。
LOCK
CRQLCK ANYRQST
8086对io端口的编址方式
一、概述8086是一种微处理器，其功能强大，广泛应用于计算机系统中。
在实际应用中，8086需要通过输入输出端口与外部设备进行通信。
了解8086对io端口的编址方式是十分重要的。
二、8086对io端口的编址方式8086的io端口是通过两个连续的16位端口来进行编址的。
具体来说，io端口的编址方式可以分为两种：立即数方式和寄存器间接方式。
1. 立即数方式在立即数方式中，程序员直接给出io端口的位置区域。
8086的指令集中提供了in和out指令来实现对io端口的读写操作。
具体语法如下：- in dx, al：表示从端口位置区域为dx的io端口读入一个字节的数据到寄存器al中。
- out dx, al：表示将寄存器al中的一个字节的数据写到端口位置区域为dx的io端口中。
在实际编程中，程序员可以直接使用端口位置区域来进行io操作，这种方式简单直观，但需要程序员自行管理端口位置区域的分配和使用。
2. 寄存器间接方式在寄存器间接方式中，程序员将io端口的位置区域保存在特定的寄存器中，通过指令来间接访问io端口。
8086的寄存器间接方式包括两种形式：in和out指令以及REP指令的结合使用。
- in (dx), al：表示将io端口位置区域存储在寄存器dx中，然后通过in指令来从该io端口读入一个字节的数据到寄存器al中。
- out (dx), al：表示将io端口位置区域存储在寄存器dx中，然后通过out指令来将寄存器al中的一个字节的数据写到该io端口中。
- REP指令的结合使用：REP指令可以与in和out指令结合，通过重复执行in和out操作来实现对多个io端口的读写操作。
具体语法如下：REP INSB：表示从寄存器CX指向的io端口位置区域开始，连续输入字符串，长度由CX寄存器中的值来确定。
REP OUTSB：表示从寄存器CX指向的io端口位置区域开始，连续输出字符串，长度由CX寄存器中的值来确定。
微机原理与接口第3章2—8086微处理器总线周期及引脚资料
3.2.3 8086微处理器的总线时序 1. 总线时序
⑴ 指令周期
每条指令的执行由取指令、译码和执行 等操作组成，执行一条指令所需要的时间 称为指令周期(Instruction Cycle)，不同 指令的指令周期是不等长的，一个指令周 期由一个或若干个总线周期组成。
1
第3章 80x86微处理器
– 4个时钟周期编号为T1、T2、T3和T4 – 总线周期中的时钟周期也被称作“T状态” – 时钟周期的时间长度就是时钟频率的倒数
• 当需要延长总线周期时插入等待状态Tw • CPU进行内部操作，没有对外操作时，其引脚就处
于空闲状态Ti
12
第3章 80x86微处理器
第3章：3.2 8088的总线时序（续3）
(c)
3
第3章 80x86微处理器
⑴ 总线读操作时序
当8086 CPU 进行存储器或I/O端口读操作 时，总线进入读周期。基本的读周期由4个时 钟周期组成:T1、T2、T3和T4。CPU在T3到T4之间 从总线上接收数据。当所选中的存储器和外设 的存取速度较慢时，则在T3和T4之间将插入1个 或几个等待周期TW。图3.3是8086最小方式下的 总线读操作时序图。下面对图中表示的读操作 时序进行说明。
⑵ 总线周期
8086CPU与外部交换信息总是通过总线进行的 。CPU的每一个这种信息输入、输出过程所需要 的时间称为总线周期(BusCycle)，一般一个总线 周期由四个时钟周期组成。
⑶ 时钟周期
时钟脉冲的重复周期称为时钟周期 (Clock Cycle)。时钟周期是CPU的时间基准，由计算机 的主频决定。如8086的主频为5MHz，1个时钟周 期就是200ns。
11
8086微处理器的引脚功能 - 陕西师范大学网络教育学院首页
8086微处理器的引脚功能一、有关引脚信号的一些基本知识（地址线、数据线、控制线、其它）1、认识一个引脚信号首先必须弄清该信号是高电平有效，还是低电平有效，特别是控制信号，认识其有效电平是至关重要的。
例如“写控制”信号WR 和“读控制”信号RD 等是低电平有效信号。
只有在WR 信号线为低电平时，才能将数据总线上的数据写入指定的内存单元或I ／O 端口；同样，只有在RD 信号线为低电平时，才能将数据总线上的数据读人CPU 。
低电平信号以信号的标识符（如WR 、RD ）上方加一横线（即WR 和RD ）表示之，也有以／WR 或"WR#”表示的。
而“地址锁存允许”信号ALE 则为高电平有效信号。
2、必须了解引脚信号是输入信号、输出信号还是双向信号。
在8086 CPU 中，输出信号线是CPU 用来控制内存或I ／O 接口工作的信号线，如WR 、RD 、DEN 、HLDA 、INTA 等；输入信号线是同CPU 进行数据传输的内存和I ／O 端口，或多处理器系统中的外部处理器向CPU 传送的控制信息或状态信息，用来控制CPU 工作的信号线，如READY 、RESET 、NMI 、INTR 、HOLD 、TEST 等。
另外，还有，些双向信号线，如0AD ～19AD 在传送数据信息时为双向信号线；RQ ／0GT 和RQ ／1GT （请求／允许总线访问控制信号）也为双向线，用作输入时为“请求总线访问”RQ 用作输出时为“允许总线访问”GT 。
3、输出信号线还有是否是“三态”信号的区别。
所谓“三态”信号是指，输出电平除“高电平”和“低电平”两种状态外，还有第三种状态——“高阻态”，处于高阻态的输出信号同外部负载连接时，相当于信号“开路”——即该信号线同负载的关系是：物理上是“连接”的，逻辑上是“断开”的。
8086 CPU 的输出信号中属于三态信号的有0AD ～15AD 、16A ／3S ～19AD ／6S 、BHE ／7S 、RD 、WR 、M ／IO 、DT ／R 、DEN 、LOCK 以及2S 、1S 、0S ，都是“三态”信号线。
8086与8088微处理器
2.1 8086/8088微处理器的结构 2.2 8086/8088的引脚信号及工作模式
2.3 8086的程序访问结构
2.1 8086/8088微处理器的结构
8086：16位微处理器 ，16根数据线、20根地址线，可
寻址1M字节；
8088：准16位微处理器 ，其内部寄存器、内部运算部 件以及内部操作均按 16位设计，但对外的数据总线只有 8条。 80 86 功 能 结 构 总线接口部件BIU
控 制 寄 存 器 组
指令指针IP
标志寄存器FR
2.1 8086/8088微处理器的结构
（2）标志寄存器 16位，只用了其中9位，唯一能按位操作的寄存器。 用于反映指令执行结果或控制指令执行形式。
D15 ..D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
OF DF IF TF SF SF、ZF、CF PF 、CF/、 AF ：进位 借位标志
PF：奇偶标志 作用：反映指令对数据作用之后，结果的状态，控制后续指令的执行。 CF=1：最高位需要向前产生进位/ AF：辅助进位标志 ZF：全零标志 PF=1: 结果的低8位中有偶数个1。 3位控制标志：DF、IF、 TF ：数据的第 借位。 AF=1 3。不包括进 位（半个字节） ZF=1：运算结果为全 0 PF=0: 结果的低 8位中有奇数个1。 CF=0：最高位不会向前产生进位 / 作用：值不由数据运算结果决定，由指令直接赋值，决定后续指令执 需要向前产生进位 /借位。 位的情况 影响全部状态标志 :加法、减法运算。 借位。 行情况。 AF=0 ：数据的第 3。 位（半个字节） ZF=0 ：运算结果不为 0 影响部分状态标志 :移位操作。 不会向前产生进位 /借位。 不影响任何状态标志 :数据传送指令。
8086的引脚功能以及基本知识
RD（Read）：读选通信号，三态，输出，低电平有效。
由M/IO信号区分读存储器或I/O端口，在读总线周期的T1、T2、TW状态，RD为低电平。在“保持响应”周期，被置成高阻状态。
WR（Write）：写选通信号，三态，输出，低电平有效。
BHE/S7（Bus High Enable/Status）：高8位数据线允许/状态信号，三态输出，低电平有效。
16位数据传送时在T1状态，用BHE指出高8位数据总线上数据有效，用AD0地址线指出低8位数据线上数据有效。在T2～T4状态S7输出状态信息，在“保持响应”周期被置成高阻状态。
MN/MX（Minimun/Maximun）：最小/最大工作模式选择信号，输入。
INTR（Interrupt Request）：可屏蔽中断请求信号，输入，电平触发，高电平有效。
当外设接口向CPU发出中断申请时，INTR信号变成高电平。
INTA（Interrupt Acknowledge）：中断响应信号，输出，低电平有效。
在中断响应总线周期T2、T3、TW状态，CPU发出两个INTA负脉冲，第一个负脉冲通知外设接口已响应它的中断请求，外设接口收到第二个负脉冲信号后，向数据总线沙锅内放中断类型号。RESET（Rese来自）：复位信号，输入，高电平有效。
CPU收到复位信号后，停止现行操作，并初始化段寄存器DS、SS、ES，标志寄存器PSW，指令指针IP和指令队列，而使CS=FFFFH。RESET信号至少保持4个时钟周期以上的高电平，当它变成低电平时，CPU执行重启动过程，8086/8088将从地址FFFF0H开始执行指令。
由M/IO信号区分写存储器或I/O端口，在读总线周期的T1、T2、TW状态，WR为低电平。在DMA方式时，被置成高阻状态。
微机原理2[1].2微处理器引脚
![微机原理2[1].2微处理器引脚](https://img.taocdn.com/s3/m/56668d49852458fb770b56bc.png)
（3） WR# (Write)
写信号，三态输出，低电平有效，表示当前CPU正在写存 储器或I／O端口。
（4）M／IO# (Memory／IO )
存储器或I／O端口访问信号。三态输出，M／IO#为高电 平时，表示当前CPU正在访问存储器，M／IO# 为低电平时， 表示当前CPU正在访问I／O端口。 【注】8088的此引脚为M#/IO。
INTR NMI AD15 RD A16/S3 BHE/S7 READY A19/S6 RESET MN/MX TEST CLK （RQ/GT0）/ HOLD (RQ/GT1) / HLDA (LOCK) / WR ( S2 ) / M/IO ( S1 ) / DT/R ( S0 ) / DEN VCC ( QS0 ) / ALE GND ( QS1 ) / INTA
（7） NMI( Non—Maskable Interrupt Request)
不可屏蔽中断请求信号。由外部输入，边沿触发，正 跳沿有效。CPU一旦测试到NMI请求信号，待当前指令 执行完就自动从中断入口地址表中找到类型2中断服务 程序的入口地址，并转去执行。
（8）TEST#
测试信号。由外部输入，低电平有效。当CPU执行WAIT指 令时(WAIT指令是用来使处理器与外部硬件同步)，每隔5个 时钟周期对TEST进行一次测试，若测试到该信号无效，则 CPU继续执行WAIT指令，即处于空闲等待状态；当CPU测到 TEST输入为低电平时，则转而执行WAIT的下一条指令。
二、8086CPU的主要操作
1、系统复位与启动
通过RESET引脚上的触发信号来执行。 寄存器 标志寄存器 指令指针IP CS寄存器 DS寄存器 状态 清0 0000H FFFFH 0000H 寄存器 SS寄存器 ES寄存器 指令队列 其它寄存器 状态 0000H 0000H 空 0000H
微机系统-3 8086微处理器引脚特性
21
VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6
BHE/S7 MN/MX RD HOLD(RQ/GT0) HLDA(RQ/GT1) WR (LOCK)
M/IO (S2) DT/R (S1) DEN (S0) ALE(QS0) INTA(QS1) TEST READY RESET
两种工作模式的公共引脚
RD
读信号 三态、输出 低电平时有效 有效时表示对存储 器或I/O进行读操作
GND 1
40
AD14 2
39
AD13 3
38
AD12 4
37
AD11 5
36
AD10 6
35
AD9 7
34
AD8 8 Intel 33
AD7 9
32
AD6 10 8086 31
AD5 11
30
M/IO (S2) DT/R (S1) DEN (S0) ALE(QS0) INTA(QS1) TEST READY RESET
第2章 8086微型计算机系统
两种工作模式的公共引脚
GND 1 AD14 2 AD13 3 AD12 4 AD11 5 AD10 6 AD9 7 AD8 8 AD7 9 AD6 10 AD5 11 AD4 12 AD3 13 AD2 14 AD1 15 AD0 16 NMI 17 INTR 18
M/IO (S2) DT/R (S1) DEN (S0) ALE(QS0) INTA(QS1) TEST READY RESET
READY
准备就绪信号 输入 高电平时有效 有效时表示存储器 或I/O设备准备就绪
第2章 8086微型计算机系统
两种工作模式的公共引脚
计算机原理_2 8086微处理器
READY RDY1 AEN1 RDY2 AEN 2
3 复位信号产生 输入RES经过斯密特触发器分频以后，在时钟同频下产生RESET信号 送给CPU的RESET引脚，进行复位。 通常有以下两种情况会产生硬件复位信号： a 电源开关打开 b 按下机箱上的Reset按钮 电路如下所示：
例：CS的内容是89ABH，IP 的内容是0201H，则生成的地
址是89AB0H+0201H=89CB1H
20位的地址加法器 段地址左移4位+偏移量 → 20位的实际物理地址 段地址*16+偏移量 → 20位的实际物理地址 6个字节的指令队列
执行部件(EU)
16位的算术逻辑单元ALU 4个16位的通用寄存器 AX,BX,CX,DX，它们又可以分成8个8位的寄存器使用 AH,AL,BH,BL,CH,CL,DH,DL AL AH 4个16位的专用寄存器 SP——堆栈指针寄存器 BP——基址指针寄存器 SI ——源变址寄存器 DI ——目的变址寄存器
(二）时钟发生电路8284A 1 产生时钟信号 OSC 内部时钟同频信号 CLK 内部时钟三分频信号，占空比1/3 PCLK 内部时钟六分频信号，占空比1/2 CSYNC 外部时钟的同频信号 X1、X2 外接晶体，供内部振荡器产生震荡频率 EFI 外接时钟入端 F/C 时钟输入选择 PC机中14.31818MHz的外接晶体 CLK=4.77MHz 2 准备就绪信号 ASYNC为低电平时，表示READY输出时插入一个时钟周期延时。
三、常用的数据管理方式
堆
栈
LIFO FIFOቤተ መጻሕፍቲ ባይዱ
1
2
堆栈：按照后进先出(LIFO)的原则组织的存储器空间（栈）。
微处理器的引脚、功能和工作时序
CLK
GND
2.4.1 8086/8088 微处理器的引脚及功能
1
40
8086 微处理器
20
21
2、读写控制信号引脚
Vcc(+5V)
AD15 A16 /S3 A17 /S4 A18 /S5 A19 /S6 BHE/S7 MN/ MX
RD
HOLD( RQ/ GT0 ) HLDA( RQ/ GT1 ) WR( LOCK)
ALE(QS0 )
INTA (QS1)
TEST
READY
RESET
图1-7 8086微处理器的封装外形
第3 页
2.4.1 8086/8088 微处理器的引脚及功能
GND
AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI
2.4 8086/8088 微处理器子系统
CPU的引脚及总线： CPU芯片上有许多像针一样的引线，称
之为引脚。 CPU工作时通过这些引脚向微机系统内
其他功能部件传递各种信号。引脚上传送
的是二用进于制在信C号P（U0和或存1）储，器这或种I信/O号接用高 低口电间压传来送表数示，据高（电指压令（或如数5V据DC））。表示1，
例如，某CPU的主频f= 5MHz，则其时钟周期
T = 1/f = 1/（5MHz） = 200ns（1ns=10-
9S）。
第 14 页
2.6.1 指令周期、总线周期和时钟周期
4、总线周期的组成
8086／8088CPU的一个基本的总线周期由4个时钟周期 组成，习惯上称之为4个时钟状态：
T1状态、T2状态、T3状态、T4状态 每一个T2时状钟态状～态T4内状完态T成1：状CP一态U些：输出基所本访操问作的。存储器或I/O端 一个总线传周送期数完据成。一口次的数地址据信传息输。，至少包括传送地址 和传送数据两个过程。
第3讲 16位微处理器8086_2
F000:F84DH
中断操作步骤
…
类型12H 中断向量
} }
F84DH
F000H
IP CS
中断处理程序
STI PUSH DS
IRET
…
{
IP、CS、FR出栈 返回断点，继续执行
四、8086的存储器编址和I/O编址
★ 8086的存储器编址
★ 独立编址与统一编址
★ 8086的I/O编址
29
8086 的存储器编址
}
(除法错)
(单步)
(非屏蔽中断) (断点) (溢出中断INTO)
4*N
类型N(IP) } 类型N(CS) …
类型N的 中断向量
03FFH
IBM PC的中断向量表
INT 11H MOV AL,30H
0:0040H 中断向量表
类型10H 中断向量 4DH F8H 00H F0H
中断向量地址 0:0043H =11H*4=0044H 0:0044H 0:0045H 0:0046H 0:0047H
31
例： 字单元
:（00004H）=1234H
00000H 00001H
字节单元 :（00004H）=34H 同一个地址既可以看作字节单元地址， 又可看作字单元地址，需要根据使用情 况确定。 字单元地址：可以是偶数也可以是奇数, 是低位字节所在的内存单元地址 MOV AX,0000H MOV DS,AX MOV AL,[0004H]
21
内部中断
因是软件中断,属于执行指令引起的中断,通常 分为三类: ⒈ 中断指令INT引起的中断 CPU执行完一条INT n指令后,会立即产生中断,并且
调用系统中相应的中断处理程序来完成中断功能,中
8086微处理器
2021年1月30日星期六
2021年1月30日星期六
1.3 8086系统存储器的组织
8086系统在实模式下允许的最大寻址空间是1 MB，8086工 作在实模式，其地址宽度为20位，采用存储器地址分段的方法 来解决16位字长机器提供20位地址的问题。
1.存储器地址分段 2.逻辑地址与物理地址的计算
2021年1月30日星期六
1.4 8086/8088微处理器的引脚功能
总线控制逻辑。
4 6字节的指令队列。
2021年1月30日星期六
2.执行部件EU
算术逻 辑单元ALU
标志 寄存器
通用寄 存器组
EU控制器
2021年1月30日星期六
பைடு நூலகம்
1.2 8086的寄存器
1.通用寄存器 通用寄存器除了可以存放通用数据以外，都还有自己的特定功能。 2.专用寄存器 8086及以前的机器专用寄存器包括IP、SP和FLAGS 3个16位寄存器。 3.段寄存器 8086有4个16位段寄存器。
8086微处理器
8086微处理器是Intel系列的16位微处理器，它采用HMOS 工艺制造，双列直插，有40个引脚。8086微处理器的电源为单 一5V，主时钟频率为5 MHz～10 MHz。它的外部数据总线为16 位，地址线为20根。因为可用20位地址，所以可寻址的地址空 间达1 MB。
2021年1月30日星期六
SS（stack segment）
微机原理16位32位CPU(8086)
S6-S3：输出CPU的工作状态。 S6：指示8086/8088当前是否与总线相连， S6=0，表示 8086/8088当前与总线相连。 S5：表明中断允许标志当前的设置。 S5=0，表示CPU中断是关闭的，禁止一切可屏蔽中断源的 中断请求；S5=1，表示CPU中断是开放的，允许一切可屏 蔽中断源的中断申请。
出一个“准备好”信号，之后CPU才会自动脱离TW状态而进入T4状态。
• ⑤在T4状态，总线周期结束。
2.1.2 8086的引脚信号和工作模式
1. 最小模式和最大模式的概念
根据所连的存储器和外设规模的不同，使它们可以在两种模式下工 作： (1)最小模式:
在系统中只有一8086/8088CPU。 (2)最大模式： 有两个或两个以上的CPU，一个为主处理器8086/8088， 另一个为协处理器8087/8089。 数值运算协处理器8087, 输入输出协处理器8089。
奇
进
偶
借
标
位
志
标
志
1-有进Байду номын сангаас借位 0-无进、借位
1-低4位向高4位有进、借位 0-低4位向高4位无进、借位
④标志寄存器
根据功能，标志可以分为两类：状态标志和控制标志 状态标志：表示前面的操作执行后，ALU所处的状态，这种状态像某
种先决条件一样影响后面的操作。 控制标志：表示对某一种特定的功能起控制作用。指令系统中有专门
2.1.1 8086的编程结构
在编程结构图中，从功能上划分，8086分为两大部分：即 总线接口部件BIU（Bus Interface Unit） 执行部件EU（Execution Unit）
第5讲、8086_8088微处理器引脚功能、总线结构和时序
第五讲8086/8088微处理器引脚功能、总线结构和时序第一节、8086/8088引脚信号和功能第二节、8086/8088最小模式和最大模式第三节、8086/8088主要操作第四节、8086存储器的分体结构第一节8086/8088引脚信号和功能一、8086/8088的两种工作模式二、8086/8088引脚信号和功能一、8086/8088的两种工作模式8086/8088CPU有两种模式：最小模式和最大模式。
y最小模式系统中只有8086/8088一个微处理器(单处理器模式)。
所有的总线控制信号都直接由8086/8088产生。
总线控制逻辑电路被减少到最小。
适合于较小规模的系统。
y最大模式包含两个（以上）微处理器，其中一个主处理器是8086/8088，其他的处理器称为协处理器，协助主处理器工作。
适合于中等规模或大型的8086/8088系统中。
系统的控制总线由总线控制器8288来提供：¾8288增强了8088CPU总线的驱动能力；¾将8086的状态信号(S2~S0)进行译码，提供8086对存储器、I/O接口进行控制所需的信号。
最小模式与最大模式的主要区别8086/8088外部引脚图（括号内为最大模式时引脚名）8088地A14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMI INTR CLK 地Vcc(5V)A15A16/S3A17/S4A18/S5A19/S6SS0(HIGH)MN/MX RDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK M/IO DT/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TEST READY RESETVcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MX RDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TEST READY RESET8086Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MX RDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TEST READY RESET8086（1）地址/数据复用引脚(AD15~AD0 )是分时复用①在总线周期来输出要访问的存储器地址或口地址A15~A②在总线周期的其他时间内，作为双向数据总线：对8086就是（对8088地AD14AD13Vcc(5V)AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD (RQ/GT0)HLDA (RQ/GT1)WR (LOCK)M/IO (S2)DT/R ( S1 )DEN (S0 )ALE (QS0)INTA (QS1)TESTREADYRESET8861.两种模式下公共引脚(2) 地址/状态复用引脚A19/S6~ A16/S3分时复用引脚，输出，三态。
8086外部基本引脚与工作模式
A0
操
作
0 从偶地址开始读/写一个字
0 从偶地址单元或端口读/写一个字节
1 从奇地址单元或端口读/写一个字节
1 从奇地址开始读/写一个字 0 （在两个总线周期传送16位数字）
所用的数据引脚
AD15~AD0 AD7~AD0 AD15~AD8 AD15~AD8 AD7~AD0
从偶 A0=0 BHE=1
8086的内部结构
AH
AL
BH
BL
CH
CL
DH
DL
SP
BP
DI
SI
通用 寄存器
16位
地址加法器
20位
Σ
16位
CS DS SS ES IP
内部寄存器
输入/输出 控制电路 外部
总线
暂存寄存器
ALU 标志
执行部分 控制电路
指令队列缓冲器
1 2 34 5 6
8位
执行部件EU
总线接口部件BIU
返回本节
表2.2 S3、S4代码组合与当前段寄存器的关系(了解其含义！)
待到总线请求信号HOLD无效，总线响应信号HLDA也转为无效，CPU 才重新获得总线控制权 。
⑤ 其它引脚 RESET 复位请求，输入、高电平有效 该信号有效，将使CPU回到其初始状态；当它再度返回无效时，CPU 将重新开始工作
8088复位后CS＝FFFFH、IP＝0000H，所以程序入口在物理地址FFFF0H CLK（Clock） 时钟输入
MN/MX*接高电平为最小模式 MN/MX*接低电平为最大模式
2.3.2 8086微处理器外部基本引脚
GND
AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
8086微处理器引脚（线）说明
﹡8086/8088微处理器采用40条引线双列直插(DIP)封装。
﹡ 8086/8088微处理器引线是对外前端总线及专用信号引线。
﹡ 8086/8088微处理器引线，在逻辑上可分为3类：地址总线信号、数据总线信号、控制总线信号。
还有一些专用信号：电源、地、时钟。
﹡ 8086/8088采用引线分时复用技术，一条引线不同时间代表不同信号,解决引线不够问题。
基本引脚信号
﹡AD15～AD0（I/O,三态）：地址/数据复用引脚。
﹡A19/S6 ～ A16/S3（O,三态）：地址/状态复用引脚。
﹡BHE# /S7 （O,三态）:高字节允许/状态复用引脚。
﹡NMI（In）：非屏蔽中断请求线，上升边触发。
﹡INTR (In) ：可屏蔽中断请求线，高电平有效。
﹡RD# (O,三态) ：读选通信号，低电平有效。
﹡CLK (In) : 时钟信号，处理器基本定时脉冲。
﹡RESET (In) :复位信号，高电平有效。
* WR# (O,三态)：写选通信号，低电平有效。
﹡READY (In)：准备好信号，高电平有效。
处理器与存储器及I/O接口速度同步的控制信号。
﹡TEST# (In): 测试信号，低电平有效。
处理器执行W AIT指令的控制信号。
﹡MN/MX# (In):最大/最小工作模式选择信号。
硬件设计者用来决定8086工作模式，MN/MX# =1 8086为最小模式， MN/MX# =0 8086为最大模式。
﹡Vcc (In): 处理器的电源引脚，接 +5V电源。
﹡GND :处理器的地线引脚，接系统地线
2）最小模式下的有关控制信号
﹡INTA# (O) :最小模式下的中断响应信号。
﹡ALE (O) :地址锁存允许信号。
﹡DEN# (O,三态) ：数据总线缓冲器允许信号。
﹡DT/R# (O,三态) ：数据总线缓冲器方向控制信号。
﹡M/IO# (O,三态) ：存储器或I/O接口选择信号。
﹡WR# (O,三态) ：写命令信号。
﹡HOLD (In) : 总线请求信号。
﹡HLDA (O) :总线请求响应信号。
（3）最大模式下的有关控制信号
﹡QS1、QS0 (O) :指令队列状态信号。
表明8086当前指令队列的状态。
﹡S2# ,S1# ,S0# (O,三态) :最大模式总线周期状态信号。
作为总线控制器8288的输入信号，8288输出各种控制信号。
﹡LOCK# (O,三态) :总线封锁信号。
信号有效时不允许其他主控部件占用总线。
﹡RQ#/GT#0, RQ#/GT#1 (I/O) :最大模式总线请求/总线响应信号，每条引线作为输入时是总线请求RQ信号，每条引线作为输出时是总线请求响应GT信号。