简易数字显示频率计的设计
EDA简易数字频率计设计
EDA简易数字频率计设计摘要EDA（Electronic Design Automation）是电子设计自动化的缩写，是现代电子工业领域中的一种重要工具。
EDA工具可以帮助工程师完成电路设计、仿真、验证和布局等工作，从而提高设计效率和精度。
本文将介绍如何通过EDA工具设计一个简单的数字频率计。
设计原理数字频率计是一种可以实时测量电信号频率的仪器。
其工作原理是利用计数模型，通过计算信号周期数与时间，间隔测算信号频率。
本文设计的数字频率计采用2种常见的计数模型：频率分频计数和门限计数。
频率分频计数频率分频计数法是利用可编程可除模块，将输入的高频脉冲信号分频后，通过计数器来计算脉冲个数，最终计算出信号的频率。
其计数原理如下图所示：图1：频率分频计数法图1：频率分频计数法其中，n为分频系数，f为输入信号频率。
门限计数门限计数法是将输入信号经过比较门限后，产生一个矩形脉冲，再利用计数器计算脉冲个数，最终计算出信号的频率。
其计数原理如下图所示：图2：门限计数法图2：门限计数法其中，T表示输入信号周期，Δt为门限宽度。
设计流程本文采用EDA工具LTspice进行数字频率计的设计。
使用LTspice的原因是它是一款功能强大、易于学习、免费的EDA软件，广泛应用于电路设计和仿真领域。
设计流程如下：1.确定输入信号的电路参数：输入信号频率、振幅、时钟等。
2.选择计算频率的计数模型：这里采用频率分频计数和门限计数2种模型，建立计算模型电路。
3.进行仿真，测试电路的性能：可以通过分析波形图、输出计数结果等方式验证电路的正确性和有效性。
设计实例本文将以一个简单的设计实例来说明如何进行数字频率计的设计。
假设输入信号频率为1 kHz，振幅为5V，计数器工作电压为3.3V，门限计数的门限宽度为10 us，计数模型电路如下图所示：V1 IN 0 PULSE(0 5 0 10n 10n 1u 2u)R1 IN N1 50C1 N1 N2 10nD1 N2 0 DQ1 D Q3 VCC TXR2 TX N3 1megC2 N3 0 1uXU1 Q3 CLK TX DFFXU2 CLK 0 N5 D2R3 D2 N7 10kC3 N7 0 1n以上代码中，V1为输入信号源，R1和C1组成低通滤波器，滤除杂波信号，D1、Q1、R2、C2和D2构成频率分频计数器，XU1和XU2分别为D触发器和门限计数器。
简易数字频率计设计 完整版
河南科技大学课程设计说明书课程名称现代电子系统设计题目简易数字频率计设计学院＿＿电信学院＿＿＿＿＿班级＿＿＿＿＿＿＿学生姓名____________________指导教师＿＿＿＿＿＿＿＿＿日期＿＿2010-01-10＿＿＿＿＿＿课程设计任务书（指导教师填写）课程设计名称现代电子系统课程设计学生姓名刘轮辉专业班级电信科071 设计题目简易数字频率计设计一、课程设计目的掌握高速AD的使用方法；掌握频率计的工作原理；掌握GW48_SOPC实验箱的使用方法；了解基于FPGA的电子系统的设计方法。
二、设计内容、技术条件和要求设计一个具有如下功能的简易频率计。
（1）基本要求：a．被测信号的频率范围为1～20kHz，用4位数码管显示数据。
b．测量结果直接用十进制数值显示。
c．被测信号可以是正弦波、三角波、方波，幅值1～3V不等。
d．具有超量程警告（可以用LED灯显示，也可以用蜂鸣器报警）。
e．当测量脉冲信号时，能显示其占空比（精度误差不大于1%）。
（2）发挥部分a．修改设计，实现自动切换量程。
b．构思方案，使整形时，以实现扩宽被测信号的幅值范围。
三、时间进度安排布置课题和讲解：1天查阅资料、设计：4天实验：3天撰写报告：2天四、主要参考文献何小艇《电子系统设计》浙江大学出版社2008.1潘松黄继业《EDA技术实用教程》科学出版社2006.10指导教师签字：2009年12月14日目录一、摘要 (4)二、系统方案论证 (4)2.1频率测量方案 (5)三、数字频率频率计的基本原理 (6)四、各个模块设计 (7)4、1 A/D模数转换模块 (8)4、2 比较模块 (9)4、3 频率和占空比测量模块 (10)五、各个模块仿真波形 (12)六、心得体会 (14)七、参考文献 (15)附录一 (16)附录二 (22)一.摘要频率计是数字电路中的一个典型应用，是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器，频率测量在科技研究和实际应用中的作用日益重要。
简易数字频率计设计报告
简易数字频率计设计报告目录一.设计任务和要求 (2)二.设计的方案的选择与论证 (2)三.电路设计计算与分析 (4)四.总结与心得..................................... 错误！未定义书签。
2五.附录........................................... 错误！未定义书签。
3六.参考文献....................................... 错误！未定义书签。
8一、 设计任务与要求1.1位数：计4位十进制数。
1.2.量程第一档 最小量程档，最大读数是9.999KHZ ，闸门信号的采样时间为1S. 第二档 最大读数是99.99KHZ ，闸门信号采样时间为0.1S.第三档 最大读数是999.9KHZ ，闸门信号采样时间为10mS.第四档 最大读数是9999KHZ ，闸门信号采样时间为1mS.1.3 显示方式（1）用七段LED 数码管显示读数，做到能显示稳定，不跳变。
（2）小数点的位置随量程的变更而自动移动（3）为了便于读数，要求数据显示时间在0.5-5s 内连续可调1.4具有自检功能。
1.5被测信号为方=方波信号二、设计方案的选择与论证2.1 算法设计频率是周期信号每秒钟内所含的周期数值。
可根据这一定义采用如图 2-1所示的算法。
图2-2是根据算法构建的方框图。
被测信号图2-2 频率测量算法对应的方框图 输入电路 闸门 计数电路 显示电路闸门产生整体方框图及原理频率测量：测量频率的原理框图如图2-3.测量频率共有3个档位。
被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。
时基信号有555定时器构成一个较稳定的多谐振荡器，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。
被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。
周期测量：测量周期的原理框图2-4.测量周期的方法与测量频率的方法相反，即将被测信号经整形、二分频电路后转变为方波信号。
简单数字频率计的设计与制作
简单数字频率计的设计与制作1结构设计与方案选择1.1设计要求（1）要求用直接测量法测量输入信号的频率（2）输入信号的频率为1～9999HZ1.2设计原理及方案数字频率计是直接用十进制的数字来显示被测信号频率的一种测量装置。
它不仅可以测量正弦波、方波、三角波和尖脉冲信号的频率，而且还可以测量它们的周期。
所谓频率就是在单位时间（1s）内周期信号的变化次数。
若在一定时间间隔T内测得周期信号的重复变化次数为N，则其频率为f=N/T（1-1）据此，设计方案框图如图1所示：图1 数字频率计组成框图图中脉冲形成的电路的作用是将被测信号变成脉冲信号，其重复频率等于被。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为测信号的频率fＸ1s，则们控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制当秒信号来到时，闸门开通，被测脉冲信号通过闸门送到计数器译码显示电路。
秒信号结束时闸门关闭，技计数器得的脉冲数N是在1秒时间内的累计= N Hz。
数，所以被测频率fＸ被测信号f经整形电路变成计数器所要求的脉冲信号○1，其频率与被测信Ｘ号的频率相同。
时基电路提供标准时间基准信号○2，其高电平持续时间t1=1 秒，当l秒信号来到时，闸门开通，被测脉冲信号通过闸门，计数器开始计数，直到l秒信号结束时闸门关闭，停止计数。
若在闸门时间1s内计数器计得的脉冲个数为N，则被测信号频率f=NHz,如图2（a）所示，即为数字频率计的组成框图。
图2（a）数字频率计的组成框图图2（b）数字频率计的工作时序波形逻辑控制单元的作用有两个：其一，产生清零脉冲④，使计数器每次从零开始计数；其二，产生所存信号⑤，是显示器上的数字稳定不变。
这些信号之间的时序关系如图2（b）所示数字频率计由脉冲形成电路、时基电路、闸门电路、计数锁存和清零电路、译码显示电路组成。
1.3数字频率计的主要技术指标1.3.1 频率准确度:一般用相对误差来表示，本文设计的频率准确度并没有要求。
简易数字频率计的设计(可测周期等)
摘要本文对基于单片机的数字频率计系统进行了研究。
首先在绪论中介绍了本课题的课题背景、研究意义及完成的功能。
本系统是以单片机的基本语言C语言来进行软件设计，51的编程语言常用的有二种，一种是汇编语言，一种是C 语言。
汇编语言的机器代码生成效率很高但可读性却并不强，复杂一点的程序就更是难读懂，而C 语言在大多数情况下其机器代码生成效率和汇编语言相当，但可读性和可移植性却远远超过汇编语言，而且C 语言还可以嵌入汇编来解决高时效性的代码编写问题。
综合以上C 语言的优点，我在编写本系统程序时选择了C 语言。
正文中首先介绍了系统的总体设计思路，然后简单描述系统硬件工作原理，且附以系统硬件设计框图；接着具体描述了系统的软、硬件设计，仿真结果，误差分析；最后对本次设计做出了简单的总结、并且提出一些教学建议，文档还附上了本次系统设计的电路原理图、PCB图及元器件清单。
本文撰写的主导思想是软、硬件相结合，以硬件为基础，来进行各功能模块的编写。
关键词：单片机；编程；系统设计ABSTRACTIn this paper, based on single chip digital frequency meter systems were studied.First described in the introduction the subject of this topic background, research significance and complete functions. The system is based on SCM's basic language C language for software design, programming language commonly used in 51 there are two, one is in assembly language, one is the C language. Assembly language code generation highly efficient machine readable, but they are not strong, complex process that is even more difficult to read, while the C language, in most cases, the efficiency of its machine code generation and assembly language equivalent, but readable and portability is far more than assembly language, but can also be embedded in C language compilation to solve the time-sensitive nature of coding problems. To sum up the advantages of C language, I am in the preparation of the system selected C language program. First introduced the system in the body of the overall design idea, and then a brief description of system hardware works, and attached to the system hardware design block diagram; then specifically describes the system's software and hardware design, simulation results, error analysis; Finally, to make this design a simple summary, and some teaching suggestions, the document is also attached to this sub-system design, circuit schematics, PCB drawings and parts lists.This article written by the leading idea is that hardware and software combined with hardware-based, to the preparation of various functional modules.Keywords: microcontroller; programming; system design目录1 设计课题任务、功能要求说明及总体方案介绍 (4)1.1 设计课题任务 (4)1.2 功能要求说明 (4)1.3 设计课题总体方案介绍及工作原理说明 (4)2 设计课题硬件系统的设计 (6)2.1 设计课题硬件系统各模块功能简要介绍 (6)2.2 设计课题电路原理图、PCB图、元器件布局 (6)2.3 设计课题元器件清单 (6)3 设计课题软件系统的设计 (7)3.1 设计课题使用单片机资源的情况 (7)3.2 设计课题软件系统各模块功能简要介绍 (7)3.3 设计课题软件系统程序流程框图 (8)3.4 设计课题软件系统程序清单 (9)4 设计结论、仿真结果、误差分析、教学建议 (15)4.1 设计课题的设计结论及使用说明 (15)4.2 设计课题的仿真结果 (15)4.3 设计课题的误差分析 (17)4.4 设计体会 (17)4.5 教学建议 (17)参考文献 (18)鸣谢 (19)附录1：元器件清单 (20)附录2：电路原理图 (21)附录3：元器件布局图 (22)附录4： PCB图 (23)1 设计课题任务、功能要求说明及总体方案介绍1.1 课题设计任务设计一个能够测量矩形波信号的频率、周期、脉宽、占空比的频率计。
频率计
A 简易数字频率计一、设计任务：设计并制作一台数字显示的简易频率计。
二、设计要求：1、基本要求：（1）频率测量测量范围：1H Z~1MH Z，信号为方波、正弦波；幅度为0.1V~5V；测量误差：≤0.1%（以实验室标准频率计为准）。
（2）周期测量测量范围：1H Z~1MH Z，信号为方波、正弦波；幅度为0.1V~5V；测量误差：，≤0.1%（以实验室标准频率计为准）。
（3）脉冲宽度测量：测量范围：脉冲宽度不超过100μS，信号为脉冲波，幅度为0.1V~5V；测量误差：≤0.1%。
（4）显示器十进制数字显示，显示刷新时间1S~10S连续可调，对上述三种测量功能分别用不同颜色的发光二极管指示。
（5）具有自校功能，时标信号频率为1MH Z。
（6）自行设计并制作满足本设计任务要求的稳压电源。
2、发挥部分（1）扩展频率测量范围；（2）测量并显示周期脉冲信号（频率1H Z~10KH Z，幅度0.1V~5V）的占空比，占空比变化范围为（10%~90%），占空比测量误差≤0.1%；（3）在1H Z~1MH Z范围内及误差≤0.1%的条件下，进行小信号的频率测量，提出并实现抗干扰的措施，提高灵敏度。
三、评分意见B 高保真功率放大器一、设计任务设计并制作一台高保真功率放大器。
二、设计要求1、基本要求（1）最大正弦波输出功率P OM≥20W（R L＝8Ω），（2）频率响应5H Z～100KH Z（-3dB），（3）闭环电压增益A VF≥26dB，（4）绝对噪声电压V N≤2mV，（5）信噪比S / N>80dB，（6）非线性失真系数 ≤0。
05％，（7）瞬态响应输入频率为1H Z的方波时，输出波形无阻尼振荡。
输入频率为1KH Z的方波（满功率输出）时，输出方波过冲≤2％，顶部斜降≤2％，上升沿时间和下降沿时间≤5μS；2、发挥部分（1）制作一个测试用的频率为1H Z的方波信号发生器，要求输出方波过冲≤1％，顶部斜降≤1％，上升沿时间和下降沿时间≤2μS；（2）制作一个测试用的频率为1KH Z的方波信号发生器，要求输出方波过冲≤1％，顶部斜降≤1％，上升沿时间和下降沿时间≤2μS；（3）提高功率放大器的静态指标（如减小非线性失真，提高信噪比，展宽通频带等）；（4）扩展功率放大器的实用功能（如增加功放保护电路、增加输出电平显示、增加音调控制电路等）。
简易数字频率计设计
简易数字频率计设计简易数字频率计是一种统计计算工具，用于频率统计，使用适当的算法来测量特定序列中给定元素或者元素组合出现的频率，主要用于数据分析和统计工作，帮助使用者深入分析数据，得到较为精准的结果。
本文将详细说明一种简易的数字频率计的设计实现过程和分步流程。
设计步骤第一步：准备设计简易数字频率计所需要的硬件设备设计简易数字频率计需要的硬件设备有：计算机、网络设备、数据存储器、输入输出设备等。
计算机配备相应的硬件设备和软件，网络设备用于连接多台计算机，数据存储器用于存储数据，输入输出设备允许输入和输出各种不同类型的数据。
第二步：制定相应的算法根据具体情况，应制定出相应的算法，用于计算数据序列中给定元素或者元素组合出现的频率，主要包括排序算法，查找算法，求和算法，概率分布算法等。
比如：可以使用冒泡排序或者快速排序对数据序列进行排序，使用二分查找等技术快速查找元素，在运算时可以使用求和、乘法、平方等算法来计算数据，使用贝叶斯理论等方法来求取概率分布。
第三步：实现数据处理根据设计上的算法，使用计算机及其相应的软件和硬件设备，进行数据处理，对相关的数据序列进行相应的操作，实现频率的统计计算，得到精准的统计结果。
第四步：测试并可视化在完成简易数字频率计的设计之后，应当对数据处理过程进行测试，以验证所编写算法的正确性和可靠性。
完成测试之后，可以通过图表和表格的方式可视化频率计算结果，更加直观地显示出数据之间的关系以及频率变化趋势。
以上就是一种简易数字频率计的设计实现过程，它可以为使用者提供准确的统计数据和频率结果，促进数据深入分析等工作，为企业的发展带来重要的帮助。
基于multisim数字频率计设计
基于multisim数字频率计设计
在Multisim中设计数字频率计（Digital Frequency Counter），可以使用计数器和时钟信号来实现频率测量。
下面是一种基本的设计方法：
打开Multisim软件并创建一个新的电路设计。
从元件库中选择一个计数器元件（如74LS90或74HC161），将其放置在工作区中。
从元件库中选择一个时钟源元件（如信号发生器），将其放置在工作区中。
连接时钟源元件的输出端口到计数器元件的时钟输入端口。
根据计数器元件的位数，选择需要读取的输出位（如4位或8位），并连接到合适的显示元件（如7段数码管或LED灯）。
连接电源和接地。
配置时钟源元件的频率，以模拟待测信号的频率。
运行电路模拟，并观察数码管或LED灯上显示的计数值。
根据计数值和计数时间，可以通过简单的计算得到频率值。
这是一个简单的数字频率计的设计示例。
具体的设计过程和连接方式可能因使用的元件型号和Multisim版本而有所不同。
根据具体需求，您可以进行进一步的调整和改进，例如添加显示切换按钮、改
善精度和稳定性等。
请注意，这只是一个基本的设计示例，实际设计中可能需要考虑更多因素，如输入信号的幅值范围、滤波和抗干扰能力等。
根据具体需求，可能需要使用更复杂的电路和元件。
建议在设计和实施之前进行充分的研究和验证。
简易数字频率计的设计与制作
简易数字频率计的设计与制作作者:赵玉龙【摘要】:本设计是基于单片机内部的两个定时器/计数器与外围硬件相结合,并通过一定的软件控制达到测量频率的目的的简易数字频率计，可以直接精确测量1KHZ到65.535KHZ的频率范围。
本设计的优点在于直接利用单片机进行频率的测量，更加的方便，实用。
【关键词】:单片机频率测量前言单片机即单片微控制器单元,由微处理器,存储器,I/O接口,定时器/计数器等电路集成在一块芯片上构成,现在应用于工业控制,家用民用电器以及智能化仪器仪表,计算机网络,外设,通信技术中,具有体积小、重量轻、性价比高、功耗低等特点, 同时具有较高的抗干扰性与可靠性可供设计开发人员灵活的运用各种逻辑操作,实现实时控制和进行必要的运算.目前单片机更朝着大容量、高性能与小容量、低廉化、外围电路内装化以及I/O接口的增强和能耗降低等方向发展.本设计的意义在于如何利用较少的硬件达到直接测量较高精度频率的目的，更加的方便，快捷，相对于传统的数字频率计实用性更高。
第一章 系统硬件电路的设计1.1方案的选择:方案一.采用组合电路和时序电路等大量的硬件电路来构成，利用555多谐振荡产生闸门时间，两个D 触发器来进行门控信号的选择，数码管,以及其他硬件电路组成。
方案二.利用一块AT89C51单片机芯片直接来驱动数码管。
比较方案一与方案二在实现功能一样的情况下,我们可以发现纯粹利用硬件电路来实现不仅产品体积较大，运行速度慢,而且增加了许多的硬件成本,而利用单片机体积小、功能强、性能价格比较高等特点,在实际使用时节约了很多的硬件成本,符合设计的要求,故而本设计选择方案二来实现频率的测量.1.2系统功能分析本系统是基于单片机的简易数字频率计，在硬件的基础上通过软件的控制达到频率测量的目的，整个系统工作由软件程序控制运行。
整个系统主要可以分为两个部分，频率测量单元和频率显示单元。
频率测量单元主要完成对被测信号的测量，而显示单元主要完成用数码形式将测量结果显示出来。
简易数字频率计设计
.《电工与电子技术基础》课程设计报告题目简易数字频率计学院（部）汽车学院专业车辆工程班级学生姓名学号6 月23 日至6 月28日共1 周目录前言 (2)第一章技术指标 (3)1.1、主要技术指标和要求： (3)1.2、系统结构要求 (3)1.3、所用元件 (4)第二章整体方案设计思路 (5)2.1、设计思路 (5)2.2、方案讨论 (5)第三章各部分电路的设计 (7)3.1、放大整形电路 (7)3.2、闸门电路 (9)3.3、计数电路 (10)3.4、时基电路与分频电路 (10)3.5、控制电路 (11)3.6、显示电路 (13)3.7报警电路 (14)第四章电路汇总 (15)4.1、整体电路图 (15)第五章课程设计总结与体会 (16)【附录】 (17)前言【摘要】本学期我们学习了《电工学电子技术》这本书的内容，经过课堂和实验两部分的学习，对基本的模电和数电电路知识有了基本的了解掌握。
正是运用所学知识加上小组合作研究，我们在基于课本内容、考虑实际能力水平、查找资料借鉴其他设计者的成功之处，设计了“简易数字频率计”。
本设计主要综合运用运用了信号的放大整形、门电路和时序逻辑电路等多方面的知识，是对所学知识的一种实践也是一种考验。
【关键字】数字频率计计数器信号处理与控制第一章技术指标1.1、主要技术指标和要求：（1）被测信号的频率范围100Hz～10kHz；（2）输入信号为正弦信号或方波信号；（3）用四位数码管显示所测频率值，并用红、绿色发光二极管表示单位；（4）具有超量程报警功能。
1.2、系统结构要求数字频率计的整体结构要求如图所示。
图中被测信号为外部信号，送入测量电路进行处理、测量，档位转换用于选择测试的项目频率、周期或脉宽，若测量频率则进一步选择档位。
图1-1 数字频率计整体方1.3、所用元件第二章整体方案设计思路2.1、设计思路利用《电工学电子技术》所学模电和数电两部分所学知识设计思路如图图2-1 设计思路图2.2、方案讨论（1）测频法（M法）对频率为f的周期信号，测频法的实现方法，是用以标准闸门信号对被测信号的重复周期进行计数，当计数结果为N时，起频率为：f1=N1/TG，TG为标准闸门宽度，N1是计数器计出的脉冲个数。
基于CPLD的简易数字频率计
一．设计总体思路，基本原理和框图1.1.设计总体思路数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
本文用VHDL在CPLD器件上实现一种8 b数字频率计测频系统，能够用十进制数码显示被测信号的频率，不仅能够测量正弦波、方波和三角波等信号的频率，而且还能对其他多种物理量进行测量。
具有体积小、可靠性高、功耗低的特点。
1.2.基本原理工作过程：脉冲发生器输入1Hz的标准信号，经过测频控制信号发生器2分频后产生一个脉宽为1秒的时钟信号，以此作为计数闸门信号。
测量时，将被测信号通过信号整形电路，产生同频率的矩形波，输入计数器作为时钟。
当计数闸门信号高电平有效时，计数器开始计数，并将计数结果送入锁存器中。
设置锁存器的好处是显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
最后将锁存的数值译码并在数码管上显示。
1.3.总体框图二．单元电路设计2.1.分频电路模块本次课程设计中，我们选择的是20分频。
分频器在总电路中有两个作用。
由总图框图中不难看出分频器有两个输出，一个给计数器，一个给锁存器。
时钟信号经过分频电路形成了20分频后的门信号。
另一个给锁存器作锁存信号，当信号为低电平时就锁存计数器中的数。
其电路图如图1.图1 分频电路图2.2.片选信号电路模块此电路也有两用途。
一是为后面的片选电路产生片选信号，二则是为模块ch（译码信号）提供选择脉冲信号。
其电路图如图2.图2 片选信号电路图2.3.计数器模块计数器模块为该电路中的核心模块，它的功能是：当门信号为上升沿时，电路开始计算半个周期内被测信号通过的周期数，到下升沿后结束。
然后送忘锁存器锁存。
其电路图如图3.图3 计数器电路图2.4.锁存器模块该模块在分频信号的下降沿到来时，将计数器的信号锁存，然后送给编译模块中。
简易数字频率计设计报告
根据系统设计要求， 需要实现一个 4 位十进制数字频率计， 其原理框 图如图 1 所示。
主要由脉冲发生器电路、 测频控制信号发生器电路、 待测 信号计数模块电路、 锁存器、 七段译码驱动电路及扫描显示电路等模块组 成。
由于是4位十进制数字频率计， 所以计数器CNT10需用4个，7段显示译 码器也需用4个。
频率测量的基本原理是计算每秒钟内待测信号的脉冲个 数。
为此，测频控制信号发生器 F_IN_CNT 应设置一个控制信号时钟CLK ， 一个计数使能信号输出端EN 、一个与EN 输出信号反 向的锁存输出信号 LOCK 和清零输出信号CLR 。
若CLK 的输入频率为1HZ ，则输出信号端EN 输出 一个脉宽恰好为1秒的周期信号， 可以 作为闸门信号用。
由它对频率计的 每一个计数器的使能端进行同步控制。
当EN 高电平时允许计数， 低电平时 住手计数，并保持所计的数。
在住手计数期间，锁存信号LOCK 的上跳沿 将计数器在前1秒钟的计数值锁存进4位锁存器LOCK ，由7段译码器译出 并稳定显示。
设置锁存器的好处是： 显示的数据稳定， 不会由于周期性的标准时钟 CLKEN待测信号计数电路脉冲发 生器待测信号F_INLOCK锁存与译 码显示驱 动电路测频控制信 号发生电路CLR扫描控制数码显示清零信号而不断闪烁。
锁存信号之后，清零信号CLR对计数器进行清零，为下1秒钟的计数操作作准备。
时基产生与测频时序控制电路主要产生计数允许信号EN、清零信号CLR 和锁存信号LOCK。
其VHDL 程序清单如下：--CLK_SX_CTRLLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CLK_SX_CTRL ISPORT(CLK: IN STD_LOGIC;LOCK: OUT STD_LOGIC;EN: OUT STD_LOGIC;CLR: OUT STD_LOGIC);END;ARCHITECTURE ART OF CLK_SX_CTRL ISSIGNAL Q: STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK)BEGINIF(CLK'EVENT AND CLK='1')THENIF Q="1111"THENQ<="0000";ELSEQ<=Q+'1';END IF;END IF;EN<=NOT Q(3);LOCK<=Q(3)AND NOT(Q(2))AND Q(1);CLR<=Q(3)AND Q(2)AND NOT(Q(1));END PROCESS;END ART;测频时序控制电路：为实现系统功能,控制电路模块需输出三个信号：一是控制计数器允许对被测信号计数的信号EN；二是将前一秒计数器的计数值存入锁存的锁存信号LOCK；三是为下一个周期计数做准备的计数器清零信号CLR。
数字显示频率计的设计1
模拟电子技术电路设计仿真作业简易数字频率计1.问题的重述数字频率既是一种十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内变化的物理量，因此，它的用途十分广泛。
2. 频率计电路分析及设计设计要求：1.测量范围：0~9999Hz2.最大读数9999Hz,闸门信号的采样时间为1s3.采用4位数码显示4.输入信号最大幅值可以扩展设计原理：所谓“频率”，就是周期性信号在单位时间（1s）内变化的次数。
若在一定时间间隔T内测得这个周期性信号的重复变化次数N，则其频率可表示为f=N/T。
数字频率计测量频率的原理框图如下图。
其中脉冲形成电路的作用是将被测信号变成脉冲信号，其重复频率等于被测频率。
时间基准信号发生器提供标准的时间脉冲信号，若其周期为1s，则门控电路的输出信号持续时间亦准确的等于1s。
闸门电路由标准秒信号进行控制，当秒信号到来时，闸门开通，被测脉冲信号通过闸门送到级数译码显示电路。
秒信号结束时闸门关闭，计数器停止计数。
由于计数器记得的脉冲数N是在1s时间内的累计数，所以被测信号ui的频率为NHz。
脉冲形成电路脉冲形成电路是555电路构成的施密特触发器。
为了扩展被测信号的频率范围，输入信号u i先经过限幅器，再经过施密特触发器整形，当输入信号幅值较小时，限幅器的二极管截止，不起限幅作用。
图中电阻R3和R4的作用是将被测信号进行电平移动，因为555构成的施密特触发器的上触发电平U T+=(2/3)U CC，下触发电平U T−=(1/3)U CC。
输入信号的直流电平U IO应满足下列关系：(1/3)U CC<U IO<(2/3)U CC。
输入信号的幅度U im与直流电平幅度U IO和回差∆U T有关，一般来说，∆U T越小，对输入信号的幅度U im要求越小。
若取+U CC=+5V，则回差∆U T=1.67V。
若取U IO=2.5V，则取R3=R4=10kΩ，则输入信号的幅度U im=0.83V。
简易数字频率计课程设计报告
简易数字频率计课程设计报告《简易数字频率计课程设计报告》一、设计目的和背景随着科技的不断发展和普及，计算机已经成为人们生活中不可或缺的一部分。
而数字频率计作为一种常见的电子测量仪器，在工业控制、电信通讯等领域有着广泛的应用。
本课程设计旨在通过设计一款简易的数字频率计，以帮助学生深入了解数字频率计的工作原理和设计方法。
二、设计内容和步骤1. 学习数字频率计的基本原理和工作方式：介绍数字频率计的基本功能、硬件组成和工作原理。
2. 设计数字频率计的主要电路：通过研究数字频率计的电路原理图，设计出适用于本设计要求的主要电路。
3. 制作数字频率计的原型：使用电子元器件将电路图中设计的电路进行实际制作，制作出数字频率计的原型。
4. 测试数字频率计的性能：通过对数字频率计进行各种频率波形的测试，验证其测量准确性和稳定性。
5. 优化和改进设计：根据测试结果和用户反馈，对数字频率计的电路和功能进行进一步优化和改进。
三、预期效果和评价标准通过本课程设计，预期学生能够掌握数字频率计的基本工作原理、主要电路设计和制作方法，并且能够针对实际需求进行优化和改进。
评价标准主要包括学生对数字频率计原理的理解程度、电路设计的准确性和创新性，以及对数字频率计性能进行测试和改进的能力。
四、开展方式和时间安排本课程设计可以结合理论学习和实践操作进行，建议分为以下几个阶段进行：1. 第一阶段（1周）：学习数字频率计的基本原理和工作方式。
2. 第二阶段（1周）：设计数字频率计的主要电路。
3. 第三阶段（2周）：制作数字频率计的原型，并进行性能测试。
4. 第四阶段（1周）：优化和改进数字频率计的设计。
总共需要约5周的时间来完成整个课程设计。
五、所需资源和设备1. 教材教辅资料：提供数字频率计的基本原理和电路设计方法的教材或教辅资料。
2. 实验设备和工具：数字频率计的主要电路所需的电子元器件、测试仪器和焊接工具等。
3. 实验环境：提供安全、稳定的实验室环境，以及必要的计算机软件支持。
数字频率计(51单片机)
数字频率计(51单片机)数字频率计（51单片机）数字频率计（Digital Frequency Counter）是一种常用的电子测量仪器，可用于测量信号的频率。
在本文中，我们将介绍如何使用51单片机实现一个简单的数字频率计。
一、原理简介数字频率计的基本原理是通过计算信号波形周期内的脉冲数来确定频率。
在实际应用中，我们通常使用51单片机作为微控制器，通过计数器和定时器模块来实现频率计算。
二、硬件设计1.信号输入首先，我们需要将待测信号输入到频率计中。
可以使用一个输入接口电路，将信号连接到51单片机的IO口上。
2.计时模块我们需要使用51单片机的定时器/计数器来进行计时操作。
在这里，我们选择使用定时器0来进行计数，同时可以利用定时器1来进行溢出次数的计数，以扩展计数范围。
3.显示模块为了显示测量结果，我们可以使用数码管、LCD液晶显示屏等显示模块。
通过将结果以可视化的方式呈现，方便用户进行观察和读数。
三、软件设计1.定时器配置首先，我们需要对定时器进行配置，以确定计时器的计数间隔。
通过设置定时器的工作模式、计数范围和时钟频率等参数，可以控制定时器的计数精度和溢出时间。
2.中断服务程序当定时器溢出时，会触发中断，通过编写中断服务程序，实现对计数器的相应操作，例如将计数值累加，记录溢出次数等。
3.数字频率计算根据计数器的值和溢出次数，我们可以计算出信号的频率。
通过简单的公式计算，即可得到测量结果。
四、实验步骤1.搭建硬件电路，将待测信号连接到51单片机的IO口上，并连接显示模块。
2.根据硬件设计要求，配置定时器的工作模式和计数范围。
3.编写中断服务程序，实现对计数器的相应操作。
4.编写主程序，实现数字频率计算和显示。
5.下载程序到51单片机，进行测试。
五、实验结果与分析通过实验，我们可以得到信号的频率测量结果，并将结果以数码管或LCD屏幕的形式进行显示。
通过对比实际频率和测量频率，可以评估数字频率计的准确性和稳定性。
简易频率计设计
单片机课程设计——简易频率计数器的设计简易频率计数器的设计一、设计要求自制一个单片机最小系统，包括串口下载、复位电路，采用外部计数器T0或T1作为外部频率输入，外部频率由信号源提供，计算出来的频率显示在四位一体的数码管上。
二、设计原理及步骤51单片机有40个引脚，都有对应的功能。
先设计一个最小系统，9号位接一个复位电路，能够将数码管显示清零。
在通过时钟引脚18、19脚接一个振荡电路，用来控制时钟信号。
1S跳动的次数就是频率，在频率计数器中必须要有一个定时和计数功能，设置T0计数，T1定时，部T1定时50MS，T0计数20次，通过外部中断产生的信号就是对应的频率。
用几个三态门作为总线的驱动器，而74LS244芯片可以起到这个作用，排阻有稳定电路和保护电路的功能，然后连接到四位数码显示管，通过引脚的一一对应和相应功能显示出来。
这样就完成了整个设计。
三、设计原理图及仿真用PROTEUS7.2软件设计，找到自己需要的元件，按照自己的构思设计连接好实线，而与原理图对应的程序则通过KEILC51生成的HE*文件在仿真中参加C51芯片中。
根据原理设计仿真测试结果：数码管和示波器显示的频率一致，满足设计要求四、程序设计*include<reg51.h>bit int_flag;unsigned char volatile T0Count; unsigned char volatile T1Count; unsigned char code table[] ={0*3f,0*06,0*5b,0*4f,0*66,0*6d,0*7d,0*07,0*7f,0*6f};unsigned char code temp[] = {0*fe,0*fd,0*fb,0*f7};unsigned long sum;unsigned char Led[4];void delay(unsigned int num ){while(--num);}void init(void){TMOD=0*51; //T1定时，T0计数TH0=(65536-50000)/256; //定时50msTL0=(65536-50000)%256;TH1=0*00;TL1=0*00;}void disp(void){unsigned char i;for(i=0;i<4;i++){P2=temp[i];//片选P0=table[Led[i]]; //取数据显示delay(100); //延时1毫秒}}void main(void){EA=1;init();TR0=1;TR1=1;ET1=1;ET0=1;while(1){if(int_flag==1){int_flag=0;sum=TL1+TH1*256+T1Count*65536;//计算脉冲个数Led[0]=sum%10000/1000;//显示千位Led[1]=sum%1000/100;//显示百位Led[2]=sum%100/10;//显示十位Led[3]=sum%10;//显示个位T0Count=0*00;T1Count=0;TH1=0*00;TL1=0*00;TR1=1;}disp();}}void int_t0(void) interrupt 1{ TH0=(65535-50000)/256; TL0=(65536-50000)%256; T0Count++;if(T0Count==20){TR1=0;int_flag=1;T0Count=0*00;}}void int_T1(void) interrupt 3{T1Count++;}六、设计体会在做课程设计的过程中，我进一步认识到全面专业知识以及逻辑思考方式对研究问题的重要性，同时我更加具体的掌握了课程设计的根本方法。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
简易数字显示频率计的设计
摘要：本文应用NE555构成时钟电路，7809构成稳压电源电路，CD4017构成控制电路，CD40110和数码管组成计数锁存译码显示电路，实现可测量1HZ-99HZ这个频段的数字频率计数器。
关键词：脉冲；频率；计数；控制
1 引言
在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量显得很重要。
测量频率的方法有很多,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
2 电子计数器测频方法
电子计数器测频有两种方式：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
数字频率计是用数字显示被测信号频率的仪器，被测信号可以是正弦波，方波或其它周期性变化的信号。
如配以适当的传感器，可以对多种物理量进行测试，比如机械振动的频率、转速、声音的频率以及产品的计件等等。
因此，数字频率计是一种应用很广泛的仪器。
3 简易数字频率计电路组成框图
本设计主要运用数字电路的知识，由NE555构成时钟电路，7809构成稳压电源电路，CD4017构成控制电路，CD40110和数码管组成计数锁存译码显示电路。
从单元电路的功能进行划分，该频率计由四大模块组成，分别是电源电路、时钟电路（闸门）、计数译码显示电路、控制电路（被测信号输入电路、锁存及清零）。
电路结构如图1所示。
图1 简易数字频率计电路组成框图
4 单元模块电路设计
4.1电源电路
在电子电路中，通常都需要电压稳定的直流电源供电。
小功率的稳压电源的组成如图2所示，它由电源变压器、整流电路、滤波电路和稳压电路四部分组成。
图2 电源电路
220V市电经220V/12V变压器T降压，二极管桥式整流电路整流，1000uF电容滤波后送人7809的输入端（1脚）。
7809的第二脚接地，第三脚输出稳压的直流电压，C7、C8是为了进一步改变输出电压的纹波。
红色发光管LED指示电源的工作状态，R9为LED的限流电阻，取值为5.1K。
4.2 时钟电路
电路如图3所示，由NE555构成的多谐振电路，3脚输出振荡脉冲，其中LED为黄色发光二极管，R1为5.1K，R2为1K，R3为10K，C1,C5为100UF,C4为0.01UF，C2为1000PF,R PE 选取10K。
图3 时钟电路
4.3计数、显示电路
电路中，CD40110是集十进制加减计数、译码、锁存、驱动于一体的集成电路。
CP U为加法输入端，当有脉冲输入时，计数器做加法计数；CP D为减法输入端，当有脉冲输入时，计数器做减法计数。
Q CO为进位输出端，计数器做加法时，每计满10数后其输出一个脉冲；Q BO为借位输出端，计数器做减法时，每计满10数后其输出一个脉冲。
该频率计电路使用CP U输入端，在第10个脉冲信号输入时，Q CO输出的进位脉冲作为计数脉冲送到高位计数器的CP U输入端。
5脚R端为计数器的清零端，当此脚加上高电平信号时，计数器的输出状态为零，并使相应的数码管显示0。
4.4 被测信号输入电路
NE555等构成频率为1Hz的振荡信号，由其3脚输出经非门反相后，作为控制信号加到CD4017的CP输入端，产生时序控制信号，从而实现1s内的脉冲计数（即频率检测）、数值保持及自动清零。
从图4中可以看出，当非门输出端输出第一个高电平脉冲时，这个脉冲使得CD4017的Q1输出端由低电平变为高电平；在CD4017的CP输入端输入的第二个脉冲信号到来之前，Q1将一直保持高电平状态。
在Q1输出高电平时,由CD4011组成的“与”门控制电路打开，从USB与非门的另一端输入的被测脉冲信号就可以通过“与”门控制电路，进入到CD40110的CPu输入端，进行脉冲计数。
通过调节电位器调整NE555的振荡频率，使得Q1输出高电平的持续时间为1s，那么在1s内的计数累计的计数脉冲个数，即为被测信号的频率。
4.5频率显示电路
当USA与非门输出第二个脉冲信号时，CD4017的Q1输出端由高电平变为低电平，Q2输出端由低电平变为高电平。
Q1输出端的低电平使“与”门控制电路关闭，此时由F2的另一脚输入的被测信号就不能通过，计数器不工作。
因此，当第二个脉冲出现时，数显计数器停止计数。
在第三个脉冲到来之前，Q2输入端保持高电平，此高电平持续时间（1s）即为数值保持时间，可在1s内读取被测信号的频率显示值。
4.6计数及显示清零电路
当第三个脉冲来到时，Q2端变为低电平，Q3端输出高电平，但是由于Q3端与CD4017清零端Cr相连接，这个高电平信号使CD4017清零，Q1,Q2,Q3端全变为低电平。
CD4017的Q3输出端出现的瞬时高电平信号通过二极管加到CD40110的清零端R，使计数器及数显清零，以便下次重新计数。
图4 频率计整机电路原理图
5 结论
从电路的工作原理可以以看出，本电路介绍的频率计的检测周期为3s，每检测一次，计数器累计时间1s，数据保持1s，清零后又保持1s，然后又开始计数、保持、清零的循环。
如果感到数值保持时间过短，读数取值不方便时，可将CD4017的Q3输出端与Cr断开，使Q4与Cr清零端相连，这样数据保持时间就变为2s。
本简易数字显示频率计的设计目的是为了数字电路教学使用，使学生能够灵活使用各类常见集成电路，掌握较复杂电路的设计步骤，在频率测量上难免有很多缺陷。
参考文献
【1】王港元.电工电子实践指导.江西科学技术出版社,2005;
【2】闫石.数字电子技术基础.高等教育出版社,2003;
【2】王雅芳.protel99se电路设计与制版入门与提高.机械工业出版社,2011;
The design of the simple frequency meter with digital display
Abstracts: In this paper,the digital frequency consists of NE555 clock circuit, the 7809 regulated power supply circuit, the CD4017 control circuit, the CD40110 counting latch decoding circuit and the digital tube display circuit.It can measure the frequency of 1HZ-99HZ.
Key words: Pulse, frequency ,counting, control。