PLD第8章 有限状态机的设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
⏹Current State Register
⏹Next State Logic：NS ＝f( PS, I ) ⏹Output Logic
8.2 有限状态机的几种描述方式
clk rst
else begin next_state=S1; ; out=1’b0; end
module exp(out, datain, clk, rst);S1 : begin