s3c2440中文数据手册 第一章
S3C2440A
UART
• 3 通道UART，可以基于DMA 模式或中断模式工作
5
07.9.5
mazhijing@
特性
体系结构 • 为手持设备和通用嵌入式应用提供片上集成系统解决方案. • 16/32 位RISC 体系结构和ARM920T 内核强大的指令集
3
S3C2440A 中文手册 -1
马志晶译 2007.9.5
mazhijing@
• 加强的ARM 体系结构MMU 用于支持WinCE,EPOC 32 和Linux. • 指令高速存储缓冲器（I-Cache），数据高速存储缓冲器（D-Cache），写缓冲器和物理地 址TAG RAM 减少主存带宽和响应性带来的影响. • 采用ARM920T CPU 内核支持ARM 调试体系结构. • 内部高级微控制总线（AMBA）体系结构(AMBA2.0，AHB/APB).
S3C2440A 的杰出的特点是其核心处理器(CPU)，是一个由 Advanced RISC Machines 有 限公司设计的 16/32 位 ARM920T 的 RISC 处理器。ARM920T 实现了 MMU， AMBA BUS 和 Harvard 高速缓冲体系结构构。这一结构具有独立的 16KB 指令 Cache 和 16KB 数据 Cache。 每个都是由具有 8 字长的行组成。通过提供一套完整的通用系统外设， S3C2440A 减少整体系 统成本和无需配置额外的组件。
USB 主设备
• 2 个 USB 主设备接口 • 遵从OHCI Rev.1.0 标准 • 遵从OHCI Rev.1.0 标准 USB 从设备 • 1 个USB 从设备接口 • 具备5 个Endpoint • 兼容USB ver1.1 标准
s3c2440最小系统板硬件设计说明V0.1
S3C2440最小系统板硬件设计说明V0.1一、 硬件资源说明为开发和学习使用，现需设计一款S3C2440最小系统板，板上主要包含资源有CPU/SDRAM/NAND FLASH 以及电源IC 。
其他资源都将其引至接口板。
其框图如下图1所示：图1 2440最小系统板构成示意图1. CPU ：Samsung 的S3C2440A-40处理器，ARM920T 内核，工作频率可达400mHz ；2. SDRAM ： 4Bank 16bit PC100/133兼容 SDRAM ，54-Ball FBGA （0.8mm ）封装，可选容量；以下为SAMSUNG 和HYNIX 公司的内存型号。
3组串行口、2组USB 口 双LCD 接口、触摸屏接口 音频、摄像头接口 SD 卡接口 IIC 接口、2组SPI 接口 数据地址总线、DMA 控制接口8通道ADC 、4路PWM GPIO 、复位信号 3.6V ~5V 输入 3.3V 电源输出预留 外部中断、电源检测信号 JTAG 下载接口RTC 电源不好做1.8V与3.3V的兼容。
所以打算采用TSOP封装。
所以MEMORY都使用3.3V器件。
4.显示：1个红色LED用于指示核心电源（1.3V）的开与关。
5.时钟晶振： 16.9344MHz系统外部时钟源；32.768KHz的RTC时钟源；预留1M左右反馈电阻用于抑制晶体过驱动以及调整频率稳定度。
6.从Nand Flash启动，且使用2脚无源晶体振荡器，所以CPU配置引脚OM[3：0]下拉。
7.电源管理：由接口板输入的电源允许范围为3.6至5V。
使用具有两个降压转换器和4个低输入电压LDO的6通道电源管理芯片TPS65054来提供核心板2440所需要的多路电压管理。
TPS65054也提供100mS延迟的系统复位信号。
复位线上可以保留很靠近接地的空焊盘，可用导体短接复位以方便调试。
8.下载： JTAG下载接口，引出到接口板。
主板保留7针空焊盘测试点，可用于针床下载。
MEMORY存储芯片S3C2440AL-40中文规格书
IIC-BUS INTERFACE SPECIAL REGISTERSMULTI-MASTER IIC-BUS CONTROL (IICCON) REGISTERRegister Address R/W DescriptionReset ValueIICCON0x54000000R/WIIC-Bus control register0x0XIICCON Bit DescriptionInitial StateAcknowledge generation (note 1)[7]IIC-bus acknowledge enable bit.0 = Disable, 1 = EnableIn Tx mode, the IICSDA is free in the ack time.In Rx mode, the IICSDA is L in the ack time.Tx clock source selection [6]Source clock of IIC-bus transmit clock prescaler selection bit.0 = IICCLK = f PCLK /161 = IICCLK = f PCLK /512Tx/Rx Interrupt(note 5)[5]IIC-Bus Tx/Rx interrupt enable/disable bit.0 = Disable, 1 = Enable0Interrupt pending flag (note 2), (note 3)[4]IIC-bus Tx/Rx interrupt pending flag. This bit cannot be written to 1. When this bit is read as 1, the IICSCL is tied to L and the IIC is stopped. To resume the operation, clear this bit as 0.0 = 1) No interrupt pending (when read).2)Clear pending condition &Resume the operation (when write).1 = 1) Interrupt is pending (when read)2)N/A (when write)0Transmit clock value (note 4)[3:0]IIC-Bus transmit clock prescaler.IIC-Bus transmit clock frequency is determined by this 4-bit prescaler value, according to the following formula:Tx clock = IICCLK/(IICCON[3:0]+1).UndefinedNOTES:1.Interfacing with EEPROM, the ack generation may be disabled before reading the last data in order to generate theSTOP condition in Rx mode.2.An IIC-bus interrupt occurs 1) when a 1-byte transmit or receive operation is completed, 2) when a general call or a slaveaddress match occurs, or 3) if bus arbitration fails.3.To adjust the setup time of IICSDA before IISSCL rising edge, IICDS has to be written before clearing the IIC interruptpending bit.4.IICCLK is determined by IICCON[6].Tx clock can vary by SCL transition time.When IICCON[6]=0, IICCON[3:0]=0x0 or 0x1 is not available.5.If the IICON[5]=0, IICON[4] does not operate correctly.So, It is recommended that you should set IICCON[5]=1, although you does not use the IIC interrupt.IIC-BUS INTERFACES3C2410XMULTI-MASTER IIC-BUS CONTROL/STATUS (IICSTAT) REGISTERRegister Address R/W DescriptionReset ValueIICSTAT0x54000004R/WIIC-Bus control/status register0x0IICSTAT Bit DescriptionInitial StateMode selection[7:6]IIC-bus master/slave Tx/Rx mode select bits.00: Slave receive mode 01: Slave transmit mode 10: Master receive mode 11: Master transmit mode00Busy signal status /START STOP condition[5]IIC-Bus busy signal status bit.0 = read) Not busy (when read) write) STOP signal generation 1 = read) Busy (when read)write) START signal generation.The data in IICDS will be transferred automatically just after the start signal.0Serial output [4]IIC-bus data output enable/disable bit.0 = Disable Rx/Tx, 1 = Enable Rx/Tx 0Arbitration status flag[3]IIC-bus arbitration procedure status flag bit.0 = Bus arbitration successful1 = Bus arbitration failed during serial I/O 0Address-as-slave status flag[2]IIC-bus address-as-slave status flag bit.0 = Cleared when START/STOP condition was detected1 = Received slave address matches the address value in the IICADDAddress zero status flag[1]IIC-bus address zero status flag bit.0 = Cleared when START/STOP condition was detected.1 = Received slave address is 00000000b.0Last-received bit status flag[0]IIC-bus last-received bit status flag bit.0 = Last-received bit is 0 (ACK was received).1 = Last-received bit is 1 (ACK was not received).S3C2410X IIC-BUS INTERFACEIIC-BUS INTERFACE S3C2410XS3C2410X SPI INTERFACESPI SPECIAL REGISTERSSPI CONTROL REGISTERRegister Address R/W Description Reset Value SPCON00x59000000R/W SPI channel 0 control register0x00 SPCON10x59000020R/W SPI channel 1 control register0x00SPCONn Bit Description Initial StateSPI Mode Select (SMOD)[6:5]Determine how and by what SPTDAT is read/written.00 = polling mode, 01 = interrupt mode10 = DMA mode, 11 = reserved00SCK Enable (ENSCK)[4]Determine whether you want SCK enable or not (for onlymaster).0 = disable, 1 = enableMaster/Slave Select (MSTR)[3]Determine the desired mode (master or slave).0 = slave, 1 = masterNOTE: In slave mode, there should be set up time formaster to initiate Tx/Rx.Clock Polarity Select (CPOL)[2]Determine an active high or active low clock.0 = active high, 1 = active lowClock Phase Select (CPHA)[1]Select one of two fundamentally different transfer formats.0 = format A, 1 = format BTx Auto Garbage Data mode enable (TAGD)[0]Decide whether the receiving data only needs or not.0 = normal mode, 1 = Tx auto garbage data modeNOTE: In normal mode, if you only want to receive data,you should transmit dummy 0xFF data.。
s3c2440芯片中文手册2
第二章处理器工作模式2.1概述S3C2440采用了非常先进的ARM920T内核，它是由ARM(Advanced RISC Machines) 公司研制的。
2.2 处理工作状态从程序员的角度上看，ARM920T可以工作在下面两种工作状态下的一种：● ARM 状态：执行32位字对齐的ARM指令● THUMB 状态：执行16位半字对齐的THUMB指令。
在这种状态下，PC 寄存器的第一位来选择一个字中的哪个半字注意；这两种状态的转换不影响处理模式和寄存器的内容。
2.3 切换状态进入THUMB 状态进入THUMB 状态，可以通过执行BX指令，同时将操作数寄存器的状态位（0位）置1来实现。
当从异常（IRQ,FIQ,UNDEF,ABORT,SWI等）返回时，只要进入异常处理前处理器处于THUMB状态，也会自动进入THUMB状态。
进入ARM状态进入ARM状态，可以通过执行BX指令，并且操作数寄存器的状态位（0位）清零来实现。
当处理进入异常（IRQ,FIQ,RESET,UNDEF,ABORT,SWI等）。
这时，PC值保持在异常模式下的link寄存器中，并从异常向量地址处开始执行处理程序。
存储空间的格式ARM920T将存储器空间视为从0开始由字节组成的线性集合，字节0到3中保存了第一个字节，字节4到7中保存第二个字,以此类推，ARM920T对存储的字，可以按照小端或大端的方式对待。
大端格式：在这种格式中，字数据的高字节存储在低地址中，而字数据的低字节则存放2.4 指令长度指令可以是32位长度(在ARM状态下) 或16位长度(在THUMB状态) 。
数据类型ARM920T支持字节(8位)，半字(16位) 和字(32位) 数据类型。
字必须按照4字节对齐，半字必须是2字节对齐。
2.5 操作模式ARM920T支持7种操作模式：● 用户模式(user模式)，运行应用的普通模式● 快速中断模式(fiq模式)，用于支持数据传输或通道处理● 中断模式(irq模式)，用于普通中断处理● 超级用户模式(svc模式)，操作系统的保护模式● 异常中断模式(abt模式)，输入数据后登入或预取异常中断指令● 系统模式(sys模式)，使操作系统使用的一个有特权的用户模式● 未定义模式(und模式)，执行了未定义指令时进入该模式]外部中断，异常操作或软件控制都可以改变中断模式。
S3C2440处理器资料
1
S3C2440处理器介绍
1.1三星ARM处理器介绍 1.2 S3C2440功能特点 1.3 S3C2440系统管理/体系结构 1.4 S3C2440存储器 1.5 S3C2440时钟和电源管理
2
1.1三星ARM处理器介绍
S3C44B0：ARM7TDMI、66MHz、集成LCD控制器 （支持STN，但不支持TFT）、无网络接口；适用产品： POS、PDA、E-BOOK、GPS、智能电话、电子书包、 机顶盒，手持游戏机等等。160LQFP，160FBGA。支 持LINUX、PSOS、uC/OSII等。 S3C2410：ARM920T、200MHz、支持TFT、USB HOST、USB DEVICE、 SD Card 以及MMC接口、 触摸屏接口， NAND FLASH直接引导。无网络接口。 适用产品： POS、PDA、E-BOOK、GPS、智能电话、 电子书包、机顶盒，手持游戏机、电子相册、多媒体产 品、视频监控、智能控制仪表等等。272BGA。支持 WINCE、LINUX、VxWorks等。
用于控制各模块是否有频率输入，一般保持默认即可
32
3、时钟控制寄存器（CLKCON续1）
33
3、时钟控制寄存器（CLKCON续2）
Bit3: 1：进入睡眠模式 Bit2：1 进入特别模式（保留模式，没有使用）
34
4、慢时钟控制寄存器（CLKSLOW）
慢时钟模式，用于设置与慢时钟模式相关的配置信息
大纲
s3c2440 时钟频率管理 S3c2440 电源管理模块 相关寄存器使用说明
15
时钟 频率 管理
16
晶振电路和外部时钟
17
时钟源选择
S3C2410 中文手册.asp
二、开发板特性及资源 .............................................................. 6
八、使用 EMBEST IDE 调试软件 ............................................... 35
1、 测试例程........................................................................................................................35 2、 操作步骤........................................................................................................................36
Embest® is registered trademarks of Embest Info&Tech Co.,LTD.
2004 英蓓特公司版权所有
2
目录
前 言 .................................................................................. 4
2004 英蓓特公司版权所有
1
版本说明
本指导书为 Embest S3CEB2410 开发系统使用指导 Version 1.0 版本。因时间仓促，该 版本仅简单介绍了 Embest S3CEB2410 开发系统的硬件及部分软件测试，我们将在后续的 修订版本中加入更详细的内容。关于 Embest S3CEB2410 开发系统使用指导书的最新版本， 敬请关注英蓓特公司网站或直接联系英蓓特公司市场部。
S3C2440对Nand_Flash的基本操作
S3C2440对Nand Flash操作和电路原理——K9F2G08U0A S3C2440内部集成了一个Nand flash控制器。
S3C2440的Nand flash控制器包含了如下的特性：l 一个引导启动单元l Nand Flash存储器接口，支持8位或16位的每页大小为256字，512字节，1K字和2K字节的Nand flashl 软件模式：用户可以直接访问Nand Flash存储器，此特性可以用于Nand Flash 存储器的读、擦除和编程。
l S3C2440支持8/16位的Nand Flash存储器接口总线l 硬件ECC生成，检测和指示(软件纠错)。
l Steppingstone接口，支持大/小端模式的按字节/半字/字访问。
我用的开发板是天嵌的TQ2440，板子用到的Nand Flash是Samsung公司的K9F2G08U0A，它是8位的Nand flash。
本文只介绍Nand Flash的电路原理和Nand Flash的读、写、擦除等基本操作，暂不涉及Nand Flash启动程序的问题。
Nand Flash的电路连接如图1所示：图 1 Nand Flash电路原理上图的左边为K9F2G08U0A与2440的连接图，原理方面就不多介绍，去看看datasheet估计就懂得了，右边的部分是S3C2440的Nand控制器的配置。
配置引脚NCON，GPG13，GPG14和GPG15用来设置Nand Flash的基本信息，Nand控制器通过读取配置引脚的状态获取外接的Nand Flash的配置信息，图2是这四个配置引脚的定义：图 2 Nand控制配置引脚信息由于K9F2G08U0A的总线宽度为8位，页大小为2048字节，需要5个寻址命令，所以NCON、GPG13和GPG14应该接高电平，GPG15应该接低电平。
K9F2G08U0A没有地址或数据总线，只有8个IO口，这8个IO口用于传输命令、地址和数据。
S3C2440裸机学习[1] - 系统时钟配置
![S3C2440裸机学习[1] - 系统时钟配置](https://img.taocdn.com/s3/m/51bee0cd0508763231121209.png)
S3C2440裸机学习[1] - 系统时钟配置官方手册描述：FCLK is used by ARM920T.HCLK is used for AHB bus, which is used by the ARM920T, the memory controller, the interrupt controller, the LCDcontroller, the DMA and USB host block.PCLK is used for APB bus, which is used by the peripherals such as WDT, IIS, I2C, PWM timer, MMC interface,ADC, UART, GPIO, RTC and SPI.FCLK即内核时钟(主频)，HCLK是AHB主线时钟，PCLK为APB主线时钟。
各时钟用途上面已有叙述。
下面仔细叙述如何计算和配置3种时钟|现代的CPU基本上都使用了比主频低的多的时钟输入，在CPU内部使用锁相环进行倍频。
对于S3C2440，常用的输入时钟FIN有两种：12MHz和16.9344MHz，那么CPU是如何将FIN倍频为FCLK的呢？S3C2440使用了三个倍频因子MDIV、PDIV和SDIV来设置将FIN倍频为MPLL，也就是FCLKMPLL=(2*m*FIN)/(p*2^s) ，m=(MDIV+8)，p=(PDIV+2),，s=SDIV寄存器MPLLCON就是用来设置倍频因子的HCLK、PCLK与FLCK的关系可配置CLKDIVN得到关于FCLK、HCLK、PCLK的关系，官方手册上给出了一个表可供参考下面就来实例分析和验证一下：2440test代码中不难发现key = 14;mpll_val = (92<<12)|(1<<4)|(1);ChangeMPllValue((mpll_val>>12)&0xff, (mpll_val>>4)&0x3f, mpll_val&3); ChangeClockDivider(key, 12);void ChangeMPllValue(int mdiv,int pdiv,int sdiv){rMPLLCON = (mdiv<<12) | (pdiv<<4) | sdiv;}void ChangeClockDivider(int hdivn_val,int pdivn_val) {int hdivn=2, pdivn=0;switch(hdivn_val) {case 11: hdivn=0; break;case 12: hdivn=1; break;case 13:case 16: hdivn=3; break;case 14:case 18: hdivn=2; break;}switch(pdivn_val) {case 11: pdivn=0; break;case 12: pdivn=1; break;}rCLKDIVN = (hdivn<<1) | pdivn;switch(hdivn_val) {case 16: // when 1, HCLK=FCLK/8.rCAMDIVN = (rCAMDIVN & ~(3<<8)) | (1<<8); break;case 18: // when 1, HCLK=FCLK/6.rCAMDIVN = (rCAMDIVN & ~(3<<8)) | (1<<9); break;}if(hdivn!=0)MMU_SetAsyncBusMode();elseMMU_SetFastBusMode();}还定义了FIN = 12000000，那么可得MDIV = 92，PDIV = 1，SDIV = 1，即m = 100，p = 3，s = 1 HDIVN = 2，PDIVN = 1MPLL = (2*100*12M)/(3*2^1) = 400M 即FCLKHCLK = FCLK / 4 = 100MPCLK = HCLK / 2 = 50M。
第1讲三星s3c2440微处理器
引言
S3C2440A采用了ARM920T的内核， 0.13um 的CMOS 标准宏单元和存储器单 元。
它采用了新的总线架构Advanced Micro controller Bus Architecture (AMBA)。
其低功耗、 简单、优雅以及全静态设计 特点，适合于对成本和功率敏感型的应 用。
通过提供一套完整的通用系统外设， S3C2440A降低了整体系统成本并且无需配 置额外的组件。
S3C2440A集成的片上功能
1.2V内核供电，1.8V/2.5V/3.3V存储器供电， 3.3V外部I/O供电，具备16KB的I-Cache和16KB 的D-Cache/MMU微处理器。
外部存储控制器(SDRAM控制和片选逻辑) 。 LCD控制器（最大支持4K色STN和256K色TFT）
S3C2413 only 2M Pix CIS
BT 601/656 8-bit
System Power
CAM I/F IIC I/F
PMIC
Main Charger
Li-Ion
USB Charger
Control
Data
5V DC
5V USB
TV-out
TV
TFT/CSTN LCDC + SPI(GPIO) + TSADC RGB I/F
时钟和电源管理 1. 片上MPLL和UPLL:
采用UPLL产生操作USB主机/设备的时钟 MPLL 产生最大400MHZ@ 1.3V操作MCU 所需要的时钟 2. 通过软件可以有选择性的为每个功能模块提供时钟 3. 电源模式：正常，慢速，空闲和掉电模式 正常模式：正常运行模式 慢速模式：不加PLL 的低时钟频率模式 空闲模式：只停止CPU 的时钟； 掉电模式：所有外设和内核的电源都切断了； 4. 可以通过EINT[15:0]或RTC报警中断来从掉电模式中唤醒处 理器
S3C2410X中文数据手册
S3C2410X中文数据手册S3C2410X32位RISC微处理器用户手册第一章产品综述 (5)介绍: (5)1.1特性 (6)体系结构 (6)系统管理器 (6)NAND Flash 启动引导 (7)Cache 存储器 (7)时钟和电源管理 (7)中断控制器 (8)具有脉冲带宽调制功能的定时器 (8)RTC（实时时钟） (8)通用I/O端口 (8)UART (9)DMA控制器 (9)A/D转换和触摸屏接口 (9)LCD控制器STN LCD显示特性 (9)TFT彩色显示屏 (10)看门狗定时器 (10)IIS总线接口 (10)USB主设备 (10)USB从设备 (10)SD主机接口 (11)SPI接口 (11)工作电压 (11)操作频率 (11)封装 (11)1.2 内部结构图 (12)表1－1 272－FBGA引脚分配及顺序 (14)表1-2 272－FBGA封装的引脚分配 (16)表1－3 S3C2410X信号描述 (24)表1-4 S3C2410X特殊功能寄存器 (30)第二章处理器工作模式 (45)2.1 概述 (46)2.2 处理器工作状态 (46)2.3 切换状态 (47)2.4指令长度 (48)2.5操作模式 (48)2.6 寄存器 (49)2.7程序寄存器状态 (51)2.8 异常 (53)第三章 ARM指令集 (59)3.1 指令格式 (60)3.2 条件码 (62)3.3 分支和转换指令(BX) (63)3.4转移及带链接的转移指令(B,BL) (64)3.5 数据处理指令 (65)3.6 PSR 转移指令(MRS,MSR) (71)3.7 乘法及乘加指令(MUL,MLA) (75)3.8 长乘及长乘加指令(MULL,MLAL) (77)3.9单数据传输指令(LDR，STR) (79)3.10半字和带符号的数据传输(LDRH/STRH/LDRSB/LDRSH) (82) 3.11块数据传输(LDM,STM) (87)3.12 单数据传输指令(SWP) (94)3.13 软件中断指令(SWI) (95)3.14 协处理器数据操作(CDP) (97)3.15 协处理器数据传输指令(LDC,STC) (98)3.16 协处理器寄存器传输指令(MRC,MCR) (99)3.17 未定义指令 (99)第五章存储器控制器 (99)5.1 概述 (99)5.2 功能描述 (101)5.2.1 bank0总线宽度 (101)5.2.2 nWAIT引脚的作用 (103)5.2.3 nXBREQ/nXBACK引脚操作 (104)5.3 存储器接口举例 (105)5.4 特殊功能寄存器 (111)5.4.1 总线宽度和等待控制寄存器(BWSCON) (111)5.4.2 总线控制寄存器(BANKCONN:nGCS0-nGCS5) (113)5.4.3 BANK控制寄存器（BANKCONn：nGCS6－nGCS7） (114) 5.4.4 刷新控制寄存器 (115)5.4.5 BANKSIZE 寄存器 (115)5.4.6 SDRAM模式寄存器集寄存器(MRSR) (116)第六章 NAND FLASH寄存器 (117)6.1 概述 (117)6.2 特性 (117)6.2.1 自动导入模式步骤 (118)6.2.3 NAND FLASH存储器时序 (119)6.2.4 管脚配置 (119)6.2.6 NAND Flash存储空间分布 (121)6.3 专用寄存器 (122)6.3.1 NAND FLASH 配置(NFCONF)寄存器 (122)6.3.2 NAND FLASH命令设置(NFCMD)寄存器 (122)6.3.3 NAND flash地址设置(NFADDR)寄存器 (123)6.3.4 NAND FLASH 数据(NFDATA)寄存器 (123)6.3.5 NAND FLASH ECC(NFECC)寄存器 (123)第七章时钟与电源管理 (124)7.1概述： (124)7.2 功能描述 (125)7.2.1 时钟结构： (125)7.2.2锁相环(PLL): (126)7.2.3时钟控制逻辑： (128)7.2.4 加电重启：(XTIpll) (128)7.2.5 USB时钟控制： (130)7.2.7电源管理： (131)7.3 特殊功能寄存器 (138)第8章DMA (141)8.1 概述 (141)8.2 DMA工作过程 (142)8.3 DMA特殊功能寄存器 (146)第九章I/O端口 (152)9.1 概述 (152)9.2 端口功能控制描述 (156)9.3 I/O端口控制专用寄存器 (156)第十章PWM Timer (172)9.1 概述 (172)9.2特性 (173)预定标器和分割器 (174)定时器基本操作 (175)自动加载和双缓冲模式 (175)用手动更新位和逆变器位对定时器进行初始化 (176) 定时器操作步骤： (176)脉宽调制 (177)输出电平控制 (178)死区发生器 (178)DMA请求模式 (179)9.3 PWM定时器专用寄存器 (180)第十一章UART (185)11．1 概述 (185)11.2 UART操作： (186)数据传输： (187)2. 数据接收： (187)3.自动流控制 (187)4.非自动流控制实例(软件控制nRTS及nCTS) (188)5. 中断/DMA请求的产生 (188)6.UART错误状态FIFO (189)7.波特率的产生 (190)8.回环模式 (190)9.红外模式 (191)11.3 UART特殊功能寄存器 (192)第十四章中断控制器 (198)14.1 S3C2410X 中断概述 (198)14.2S3C2410X 中断控制器的操作 (199)14.3S3C2410X 中断源 (199)14.4S3C2410X 中断控制器的特殊功能寄存器 (202) 第十七章RTC (210)17.1 概述 (210)17.2 实时时钟操作 (211)17.3 RTC特殊功能寄存器 (212)第十八章看门狗 (216)18.1 概述 (216)18.2 看门狗定时器特殊功能寄存器 (216)第十九章SD接口 (218)19.1 概述 (218)19.2 SDI特殊功能寄存器 (219)第二十章 IIC (226)20.1 概述 (226)20.2 IIC总线接口 (227)20.3 IIC总线接口特殊功能寄存器 (233)第二十一章IIS总线接口 (235)21.1 概述： (235)21.2 功能描述 (236)21.3 S3C2410X 音频串行接口格式 (236)21.4 S3C2410X IIS接口特殊功能寄存器 (238)第二十二章 SPI (241)22.1 概述 (241)22.2 SPI特殊功能寄存器 (245)第二十三章总线优先权 (248)23.1 概述 (248)23.2 总线优先权 (248)第一章产品综述介绍:本手册描述了三星公司推出的16/32位RISC微处理器S3C2410X。
EMA2440单板机用户手册
EMA S3C2440单板机 用户手册V1.0产品型号：EMA-S3C2440-SBC-V1广州英码信息科技有限公司（EMA）是一家从事嵌入式系统以及相关产品设计、制造的专业公司。
公司秉承“为客户利益而努力创新”的理念，为电子产品生产商、开发商提供专业的嵌入式产品解决方案，并为厂家提供ODM和OEM服务。
公司的嵌入式产品涉及动漫游戏机平台、多媒体广告机系统、多媒体便携式产品等当今涉及IT 产业嵌入式领域的新技术、新产品。
公司的研发项目组成员大部分具有硕士学历，在嵌入式系统设计领域拥有多年的经验。
目前我公司已自主研发设计多个嵌入式应用平台方案，并在实际产品中得到应用，并已经具备批量生产能力。
通过EMA的技术与服务，您将获得：1.更低的研发成本针对具有新技术、新产品研发需求的合作伙伴，EMA将致力于新技术、新产品解决方案的研发、服务和技术升级，让合作伙伴更专注于其自身优势领域，从而帮助合作伙伴在节省大量研发成本、降低研发风险的前提下，实现产业升级和产品创新。
2.更高的品质保证EMA所拥有的资深嵌入式研发团队和完善的技术培训体系，将为合作伙伴提供专业级的、高标准的产品品质保证。
3.更优质的服务EMA以专家级的技术手段和服务诚信的敬业精神，为客户提供全方位的技术支持与产品服务，包括技术支持、技术培训、软件升级等增值服务。
4. 更快的市场响应能力EMA针对新的市场需求为客户提供新产品决策支持，并帮助客户进行快速的技术和产品实现，以更快的速度引领市场。
第一章EMA-S3C2440单板机介绍 (5)1.1 EMA-S3C2440单板机简介 (5)1.1.1 前言 (5)1.1.2 EMA-S3C2440单板机外观 (6)1.1.3产品规格 (6)1.1.3EMA-S3C2440板子的特点 (8)1.1.4用户光盘资源说明 (8)1.2 硬件资源分配 (10)1.2.1 地址空间分配和片选信号定义 (10)1.2.2接口资源及按键说明 (11)1.3 linux 特性 (12)1.4 WindowsCE 特性 (13)第二章 EMA-S3C2440单板机的使用 (13)2.1串口连接 (13)2.2 PC 端USB 驱动安装 (16)2.3 启动 LINUX 和WINCE (21)2.3.1 启动LINUX (21)2.3.2 启动 WINCE (22)2.4 嵌入式Linux的应用介绍 (23)2.4.1如何利用剩余的Flash空间 (23)2.4.2如何自动运行应用软件 (24)2.4.3如何升级文件系统 (24)2.4.4铁电功能（可选） (24)2.4.5加密功能（可选） (25)2.4.6 扩展GPIO口的使用 (26)2.4.7 U盘的使用 (28)2.5 非操作系统下的外围资源测试 (28)2.5.1 运行测试程序 (28)2.5.2 相关外围资源测试 (31)2.6 使用SJF烧写文件 (33)2.6.1 烧写BIOS到NOR Flash (34)2.6.2 烧写BIOS到NAND Flash (38)2.7 通过英码bootloader烧写文件 (42)2.7.1 NAND 启动下烧写BIOS 到NAND和NOR (43)2.7.2 NOR启动下烧写BIOS 到NAND和NOR (46)2.7.3 如何使用自己的bootloader (46)第三章烧写和启动Linux (47)3.1 烧写 LINUX 内核 (47)3.2 烧写根文件系统 (48)3.3 运行Linux (50)第四章烧写 WINCE 和启动 WINCE (52)4.1 下载WINCE (52)4.2 烧写Wince (53)4.3 启动运行WINCE (53)附录 (55)vga板扩展插槽与GPIO对照表 (55)第一章EMA-S3C2440单板机介绍1.1 EMA-S3C2440单板机简介1.1.1 前言EMA-S3C2440单板机采用核心板＋底板的模式，核心板为6层板，底板为2层板；严格按照3C认证和EMC认证要求，合理的布线使核心板具有最佳的电气性能和抗干扰性能，符合工业级要求。
NO.7 S3C2440主存储器
NAND FLASH
NAND FLASH(K9F2G08) 大小：256M * 8Bit 数据宽度：8位 地址范围：有专门的时序控制总线，不占用系统总线资源 特点： 非线性寻址 读操作，一次必须读一个扇区（512字节） 写操作，可按指定地址直接写入 写之前必须进行擦除操作 单位密度高、成本低、擦除速度快
第二部分
嵌入式硬件
S3C2440存储器控制器
S3C2440存储器
1.S3C2440存储控制器特性
2.SDRAM原理分析
3.NandFlash与NorFlash 4.内存管理单元MMU原理分析
S3C2440A 的地址空间
• S3C2440A的存储器管理器提供访问外部存储器的所 有控制信号 • 27位地址信号（addr0-addr26）、32位数据信号 (data0-data31)、8个片选信号(ngs0-ngs7)、以及 读/写控制信号(包括对SDRAM和Nanflash，在手册 第49页)等 • 总共有8个存储器bank（bank0—bank7） bank0---bank5为固定128MB bank6和bank7的容量可编程改变，可以是2、4、 8、16、32、64、128MB 最大共1GB
NAND FLASH 控制寄存器
寄存器
NFCONF NFCONT NFCMMD NFADDR NFDATA
地 址
0x4E000000 0x4E000004 0x4E000008 0x4E00000C 0x4E000010
功
能
操作
读/写 读/写 读/写 读/写 读/写
复位值
-
Nand Flash配置 Nand Flash控制 Nand Flash命令 Nand Flash地址 Nand Flash数据
S3C2440_LCD中文
15 LCD控制器概述：S3C2440的LCD控制器由由一个逻辑单元组成，它的作用是：把LCD图像数据从一个位于系统内存的video buffer传送到一个外部的LCD驱动器。
LCD控制器使用一个基于时间的像素抖动算法和侦速率控制思想，可以支持单色，2-bit per pixel(4级灰度)或者4-bit-pixel(16级灰度)屏，并且它可以与256色(8BPP)和4096色(12BPP)的彩色STN LCD连接。
它支持1BPP,2BPP,4BPP,8BPP的调色板TFT彩色屏并且支持64K色(16BPP)和16M色(24BPP)非调色板真彩显示。
LCD控制器是可以编程满足不同的需求，关于水平，垂直方向的像素数目，数据接口的数据线宽度，接口时序和刷新速率。
特征：STN LCD屏：----支持3种扫描方式的屏：4位双扫，4位单扫和8位单扫。
----支持单色(1BPP)，4级灰度(2BPP)，16级灰度(4BPP)。
----支持256色，4096色的彩色STN LCD屏----支持多种屏幕分辨率典型的应用：640*480,320*240,160*160和其他最大的虚拟屏幕可达4M在256色模式下，最大的虚拟屏幕分辨率：4096*1024,2048*2048,1024*4096和其它TFT LCD屏：----支持1，2，4，8BPP调色板显示模式----支持64K(16BPP),64M(24BPP)色非调色板模式----支持多种屏幕分辨率：典型的应用：640*480,320*240,160*160和其他最大的虚拟屏幕可达4M在64K色模式下，最大屏幕分辨率：2048*1024通用特征：LCD控制器有一个专用的DMA，用来从位于系统存储器中的视频缓冲区取得图像数据，它的特征也包括如下所示：----专用的中断功能((INT_FrSyn and INT_FiCnt)----系统存储器被用作显示存储器----支持多种的虚拟显示屏(支持硬件水平/垂直滚屏)----可编程的时序控制，用于不同的LCD----支持大端，小端模式，也支持WinCE数据格式----支持2种型号的SEC TFT LCD屏(SAMSUNG 3.5” Portrait / 256K Color /Reflective and Transflective a-Si TFT LCD) LTS350Q1-PD1: TFT LCD panel with touch panel and front light unit (Reflective type) LTS350Q1-PD2: TFT LCD panel onlyLTS350Q1-PE1: TFT LCD panel with touch panel and front light unit (Transflective type)LTS350Q1-PE2: TFT LCD panel onlyNOTE: WinCE不支持12位的数据封装格式请检查WinCE是否可以支持12位的彩色模式外部接口信号：LCD控制器方块图：S3C2440 LCD控制器被用来传送视频数据和生成必要的控制信号，比如VFRAME, VLINE, VCLK, VM, 等等。
S3C2440重要资料
S3C2440与SDRAM的地址连线分析S3C2440有27根地址线ADDR[26:0]，8根片选信号ngcs0-ngcs7,对应bank0-ba nk7，当访问bankx的地址空间，ngcsx引脚为低电平，选中外设。
2^27=2^7 * 2^10 * 2^10 = 128Mbyte8*128Mbyte = 1Gbyte所以S3C2440总的寻址空间是1Gbyte。
市面上很少有32位宽度的单片SDRAM，一般选择2片16位SDRAM扩展得到32位SDRAM.选择的SDARM是HY57V561620F，4Mbit * 4bank *16，共32Mbyte。
首先了解下SDRAM的寻址原理。
SDRAM内部是一个存储阵列。
可以把它想象成一个表格。
和表格的检索原理一样，先指定行，再指定列，就可以准确找到所需要的存储单元。
这个表格称为逻辑B ANK。
目前的SDRAM基本都是4个BANK。
寻址的流程就是先指定BANK地址，再指定行地址，最后指定列地址。
这就是SDRAM的寻址原理。
存储阵列示意图如下：查看HY57V561620F的资料，这个SDRAM有13根行地址线 RA0-RA129根列地址线CA0-CA82根BANK选择线 BA0-BA1SDRAM的地址引脚是复用的，在读写SDRAM存储单元时，操作过程是将读写的地址分两次输入到芯片中，每一次都由同一组地址线输入。
两次送到芯片上去的地址分别称为行地址和列地址。
它们被锁存到芯片内部的行地址锁存器和列地址锁存器。
/RAS是行地址锁存信号，该信号将行地址锁存在芯片内部的行地址锁存器中；/CAS是列地址锁存信号，该信号将列地址锁存在芯片内部的列地址锁存器中。
地址连线如下图：SDRAM的A0接S3C2440的ADDR2,很多初学者都对这里又疑问。
A0为什么不接ADDR0？要理解这种接法，首先要清楚在CPU的寻址空间中，字节（8位）是表示存储容量的唯一单位。
用2片HY57V561620F扩展成32位SDRAM，可以认为每个存储单元是4个字节。
S3C2440资料
S3C2440A32-BIT CMOSMICROCONTROLLERUSER'S MANUALRevision 1Important NoticeThe information in this publication has been carefully checked and is believed to be entirely accurate at the time of publication. Samsung assumes no responsibility, however, for possible errors or omissions, or for any consequences resulting from the use of the information contained herein. Samsung reserves the right to make changes in its products or product specifications with the intent to improve function or design at any time and without notice and is not required to update this documentation to reflect such changes.This publication does not convey to a purchaser of semiconductor devices described herein any license under the patent rights of Samsung or others. Samsung makes no warranty, representation, or guarantee regarding the suitability of its products for any particular purpose, nor does Samsung assume any liability arising out of the application or use of any product or circuit and specifically disclaims any and all liability, including without limitation any consequential or incidental damages."Typical" parameters can and do vary in different applications. All operating parameters, including "Typicals" must be validated for each customer application by the customer's technical experts. Samsung products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, for other applications intended to support or sustain life, or for any other application in which the failure of the Samsung product could create a situation where personal injury or death may occur.Should the Buyer purchase or use a Samsung product for any such unintended or unauthorized application, the Buyer shall indemnify and hold Samsung and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, expenses, and reasonable attorney fees arising out of, either directly or indirectly, any claim of personal injury or death that may be associated with such unintended or unauthorized use, even if such claim alleges that Samsung was negligent regarding the design or manufacture of said product.S3C2440A 32-Bit CMOS MicrocontrollerUser's Manual, Revision 1Publication Number: 21-S3-C2440A-072004© 2004 Samsung ElectronicsAll rights reserved. No part of this publication may be reproduced, stored in a retrieval system, or transmitted in any form or by any means, electric or mechanical, by photocopying, recording, or otherwise, without the prior written consent of Samsung Electronics.Samsung Electronics' microcontroller business has been awarded full ISO-14001certification (BVQ1 Certificate No. 9330). All semiconductor products are designed andmanufactured in accordance with the highest quality standards and objectives.Samsung Electronics Co., Ltd.San #24 Nongseo-Ri, Giheung- EupYongin-City, Gyeonggi-Do, KoreaC.P.O. Box #37, Suwon 449-900TEL:(82)-(031)-209-1490FAX:(82) (331) 209-1909Home-Page URL: /Printed in the Republic of KoreaTable of ContentsChapter 1Product OverviewIntroduction.........................................................................................................................................1-1 Features.............................................................................................................................................1-2 Block Diagram....................................................................................................................................1-5 Pin Assignments.................................................................................................................................1-6 Signal Descriptions..............................................................................................................................1-20 S3C2440A Special Registers................................................................................................................1-26 Chapter 2Programmer's ModelOverview.............................................................................................................................................2-1 Processor Operating States.........................................................................................................2-1 Switching State...........................................................................................................................2-1 Memory Formats.........................................................................................................................2-1 Big-Endian Format.......................................................................................................................2-2 Little-Endian Format....................................................................................................................2-2 Instruction Length........................................................................................................................2-2 Operating Modes.........................................................................................................................2-3 Registers....................................................................................................................................2-3 The Program Status Registers......................................................................................................2-7 Exceptions.................................................................................................................................2-10 Interrupt Latencies.......................................................................................................................2-15 Reset.........................................................................................................................................2-15Table of Contents (Continued)Chapter 3ARM Instruction SetInstruction Set Summay.......................................................................................................................3-1 Format Summary........................................................................................................................3-1 Instruction Summary....................................................................................................................3-2 The Condition Field..............................................................................................................................3-4 Branch and Exchange (Bx)...................................................................................................................3-5 Instruction Cycle Times................................................................................................................3-5 Assembler Syntax.......................................................................................................................3-5 Using R15 as an Operand............................................................................................................3-5 Branch and Branch with Link (B, Bl)......................................................................................................3-7 The Link Bit................................................................................................................................3-7 Instruction Cycle Times................................................................................................................3-7 Assembler Syntax.......................................................................................................................3-8 Data Processing..................................................................................................................................3-9 Cpsr Flags..................................................................................................................................3-11 Shifts.........................................................................................................................................3-12 Immediate Operand Rotates.........................................................................................................3-16 Writing to R15.............................................................................................................................3-16 Using R15 as an Operandy...........................................................................................................3-16 TEQ, TST, Cmp and Cmn Opcodes...............................................................................................3-16 Instruction Cycle Times................................................................................................................3-16 Assembler Syntax.......................................................................................................................3-17 Examples...................................................................................................................................3-17 Psr Transfer (MRS, MSR).....................................................................................................................3-18 Operand Restrictions...................................................................................................................3-18 Reserved Bits..............................................................................................................................3-20 Examples...................................................................................................................................3-20 Instruction Cycle Times................................................................................................................3-20 Assembly Syntax........................................................................................................................3-21 Examples...................................................................................................................................3-21 Multiply And Multiply-Accumulate (MUL, MLA).......................................................................................3-22 Cpsr Flags..................................................................................................................................3-24 Instruction Cycle Times................................................................................................................3-24 Assembler Syntax.......................................................................................................................3-24 Examples...................................................................................................................................3-24 Multiply Long And Multiply-Accumulate Long (MULL, MLAL)...................................................................3-25 Operand Restrictions...................................................................................................................3-26 Cpsr Flags..................................................................................................................................3-26 Instruction Cycle Times................................................................................................................3-26 Assembler Syntax.......................................................................................................................3-27 Examples...................................................................................................................................3-27Table of Contents (Continued)Chapter 3ARM Instruction Set (Continued)Single Data Transfer (LDR, STR)...........................................................................................................3-28 Offsets and Auto-Indexing............................................................................................................3-29 Shifted Register Offset.................................................................................................................3-29 Bytes and Words........................................................................................................................3-29 Use of R15..................................................................................................................................3-31 Example.....................................................................................................................................3-31 Data Aborts................................................................................................................................3-31 Instruction Cycle Times................................................................................................................3-31 Assembler Syntax.......................................................................................................................3-32 Examples...................................................................................................................................3-33 Halfword and Signed Data Transfer (LDRH/STRH/LDRSB/LDRSH)...........................................................3-34 Offsets and Auto-Indexing............................................................................................................3-35 Halfword Load and Stores.............................................................................................................3-36 Use of R15..................................................................................................................................3-37 Data Aborts................................................................................................................................3-37 Instruction Cycle Times................................................................................................................3-37 Assembler Syntax.......................................................................................................................3-38 Examples...................................................................................................................................3-39 Block Data Transfer (LDM, STM)...........................................................................................................3-40 The Register List.........................................................................................................................3-40 Addressing Modes.......................................................................................................................3-41 Address Alignment......................................................................................................................3-41 Use of the S Bit...........................................................................................................................3-43 Use of R15 as The Base..............................................................................................................3-43 Inclusion of the Base in the Register List.......................................................................................3-44 Data Aborts................................................................................................................................3-44 Instruction Cycle Times................................................................................................................3-44 Assembler Syntax.......................................................................................................................3-45 Examples...................................................................................................................................3-46 Single Data Swap (SWP).....................................................................................................................3-47 Bytes and Words........................................................................................................................3-47 Use of R15..................................................................................................................................3-48 Data Aborts................................................................................................................................3-48 Instruction Cycle Times................................................................................................................3-48 Assembler Syntax.......................................................................................................................3-48 Software Interrupt (SWI).......................................................................................................................3-49 Return from the Supervisor...........................................................................................................3-49 Comment Field............................................................................................................................3-49 Instruction Cycle Times................................................................................................................3-49 Assembler Syntax.......................................................................................................................3-50 Coprocessor Data Operations (CDP).....................................................................................................3-51 Coprocessor Instructions..............................................................................................................3-51 Instruction Cycle Times................................................................................................................3-52 Examples...................................................................................................................................3-52Table of Contents (Continued)Chapter 3ARM Instruction Set (Continued)Coprocessor Data Transfers (LDC, STC)................................................................................................3-53 The Coprocessor Fields...............................................................................................................3-54 Addressing Modes.......................................................................................................................3-54 Address Alignment......................................................................................................................3-54 Data Aborts................................................................................................................................3-54 Assembler Syntax.......................................................................................................................3-55 Examples...................................................................................................................................3-55 Coprocessor Register Transfers (MRC, MCR).................................................................................3-56 The Coprocessor Fields...............................................................................................................3-56 Transfers to R15..........................................................................................................................3-57 Transfers from R15......................................................................................................................3-57 Instruction Cycle Times................................................................................................................3-57 Assembler Syntax.......................................................................................................................3-57 Examples...................................................................................................................................3-57 Undefined Instruction...................................................................................................................3-58 Instruction Cycle Times................................................................................................................3-58 Assembler Syntax.......................................................................................................................3-58 Instruction Set Examples.............................................................................................................3-59 Using the Conditional Instructions.................................................................................................3-59 Pseudo-Random Binary Sequence Generator.................................................................................3-61 Multiplication by Constant Using the Barrel Shifter..........................................................................3-61 Loading a Word from an Unknown Alignment.................................................................................3-63 Chapter 4Thumb Instruction SetThumb Instruction Set Format...............................................................................................................4-1 Format Summary........................................................................................................................4-2 Opcode Summary.......................................................................................................................4-3 Format 1: Move Shifted Register...........................................................................................................4-5 Operation....................................................................................................................................4-5 Instruction Cycle Times................................................................................................................4-6 Examples...................................................................................................................................4-6 Format 2: Add/Subtract........................................................................................................................4-7 Operation....................................................................................................................................4-7 Instruction Cycle Times................................................................................................................4-8 Examples...................................................................................................................................4-8 Format 3: Move/Compare/Add/Subtract Immediate.................................................................................4-9 Operations..................................................................................................................................4-9 Instruction Cycle Times................................................................................................................4-10 Examples...................................................................................................................................4-10Table of Contents (Continued)Chapter 4Thumb Instruction Set (Continued)Format 4: ALU Operations....................................................................................................................4-11 Operation....................................................................................................................................4-11 Instruction Cycle Times................................................................................................................4-12 Examples...................................................................................................................................4-12 Format 5: Hi-Register Operations/Branch Exchange...............................................................................4-13 Operation....................................................................................................................................4-13 Instruction Cycle Times................................................................................................................4-14 The BX Instruction.......................................................................................................................4-14 Examples...................................................................................................................................4-15 Using R15 As an Operand............................................................................................................4-15 Format 6: PC-Relative Load..................................................................................................................4-16 Operation....................................................................................................................................4-16 Instruction Cycle Times................................................................................................................4-17 Examples...................................................................................................................................4-17 Format 7: Load/Store With Register Offset.............................................................................................4-18 Operation....................................................................................................................................4-19 Instruction Cycle Times................................................................................................................4-19 Examples...................................................................................................................................4-19 Format 8: Load/Store Sign-Extended Byte/Halfword................................................................................4-20 Operation....................................................................................................................................4-20 Instruction Cycle Times................................................................................................................4-21 Examples...................................................................................................................................4-21 Format 9: Load/Store With Immediate Offset..........................................................................................4-22 Operation....................................................................................................................................4-23 Instruction Cycle Times................................................................................................................4-23 Examples...................................................................................................................................4-23 Format 10: Load/Store Halfword............................................................................................................4-24 Operation....................................................................................................................................4-24 Examples...................................................................................................................................4-25 Format 11: SP-Relative Load/Store.......................................................................................................4-26 Operation....................................................................................................................................4-26 Instruction Cycle Times................................................................................................................4-27 Examples...................................................................................................................................4-27 Format 12: Load Address.....................................................................................................................4-28 Operation....................................................................................................................................4-28 Instruction Cycle Times................................................................................................................4-29 Examples...................................................................................................................................4-29 Format 13: Add Offset to Stack Pointer.................................................................................................4-30 Operation....................................................................................................................................4-30 Instruction Cycle Times................................................................................................................4-30 Examples...................................................................................................................................4-30。
S3C2440中文翻译之引脚描述
S3C2440译者：☆翔子★OM[1:0] I 这两bit用于把2440设置成TEST模式，也用于设置nGCS0总线的宽度。
00：nand-boot；01：16bit；10：32bit11：test modeADDR[26:0] O 地址总线。
存储器输出的对应bank的地址线，27bit刚好128M空间。
DATA[31:0] IO 数据总线。
存储器读的时候输入，写的时候输出。
总线宽度可编程：8/16/32bit。
nGCS[7:0] O 通用芯片选择。
当一个存储器的地址命中某个bank的地址范围内时，对应的nGCS[7:0]就被激活。
访问周期号和bank大小可编程。
nWE O 写使能。
指示当前总线周期是一个写周期nOE O 读（输出）使能。
指示当前总线周期是一个读周期nXBREQ I 总线保持请求。
允许其他的总线master去请求本地总线的控制。
BACK有效指示总线控制已经生效（批准了）。
nXBACK I 总线保持应答。
指示2440交出总线控制权给另一个总线master。
nWAIT I 请求延长当前总线周期。
只要该信号是L电平，当前总线周期不能被完成。
SD R A M/SR A MnSRAS O SDRAM行地址strobe (行地址最大限制数)nSCAS O SDRAM列地址strobe (列地址最大限制数)nSCS[1:0] O SDRAM芯片选择DQM[3:0] O SDRAM数据mask（掩码）SCLK[1:0] O SDRAM时钟SCKE O SDRAM时钟使能nBE[3:0] O 高字节/低字节使能(在16bit SRAM情况下使用) nBWE[3:0] O 写字节使能N A N D Fl as hCLE O 命令锁存使能ALE O 地址锁存使能nFCE O Nand flash 芯片使能nFRE O Nand flash读使能nFWE O Nand flash写使能NCON I Nand flash配置FRnB I Nand flash 准备好/忙信号（ready/busy）如果没有使用Nand flash控制器，必须为高电平（VDDMOP）LC DVD[23:0] O STN/TFT/SEC TFT ：LCD数据总线LCD_PWREN O STN/TFT/SEC TFT ：LCD面板电源使能控制信号VCLK O STN/TFT：LCD时钟信号VFRAME O STN：LCD帧信号VLINE O STN：LCD行信号VM O STN：VM交替行列电压极性。
S3C2410X中文数据手册
S3C2410X32位RISC微处理器用户手册第一章产品综述 (5)介绍: (5)1.1特性 (6)体系结构 (6)系统管理器 (6)NAND Flash 启动引导 (7)Cache 存储器 (7)时钟和电源管理 (7)中断控制器 (8)具有脉冲带宽调制功能的定时器 (8)RTC（实时时钟） (8)通用I/O端口 (8)UART (9)DMA控制器 (9)A/D转换和触摸屏接口 (9)LCD控制器STN LCD显示特性 (9)TFT彩色显示屏 (10)看门狗定时器 (10)IIS总线接口 (10)USB主设备 (10)USB从设备 (10)SD主机接口 (11)SPI接口 (11)工作电压 (11)操作频率 (11)封装 (11)1.2 内部结构图 (12)表1－1 272－FBGA引脚分配及顺序 (14)表1-2 272－FBGA封装的引脚分配 (16)表1－3 S3C2410X信号描述 (24)表1-4 S3C2410X特殊功能寄存器 (30)第二章处理器工作模式 (45)2.1 概述 (46)2.2 处理器工作状态 (46)2.3 切换状态 (47)2.4指令长度 (48)2.5操作模式 (48)2.6 寄存器 (49)2.7程序寄存器状态 (51)2.8 异常 (53)第三章 ARM指令集 (59)3.1 指令格式 (60)3.2 条件码 (62)3.3 分支和转换指令(BX) (63)3.4转移及带链接的转移指令(B,BL) (64)3.5 数据处理指令 (65)3.6 PSR 转移指令(MRS,MSR) (71)3.7 乘法及乘加指令(MUL,MLA) (75)3.8 长乘及长乘加指令(MULL,MLAL) (77)3.9单数据传输指令(LDR，STR) (79)3.10半字和带符号的数据传输(LDRH/STRH/LDRSB/LDRSH) (82)3.11块数据传输(LDM,STM) (87)3.12 单数据传输指令(SWP) (94)3.13 软件中断指令(SWI) (95)3.14 协处理器数据操作(CDP) (97)3.15 协处理器数据传输指令(LDC,STC) (98)3.16 协处理器寄存器传输指令(MRC,MCR) (99)3.17 未定义指令 (99)第五章存储器控制器 (99)5.1 概述 (99)5.2 功能描述 (101)5.2.1 bank0总线宽度 (101)5.2.2 nWAIT引脚的作用 (103)5.2.3 nXBREQ/nXBACK引脚操作 (104)5.3 存储器接口举例 (105)5.4 特殊功能寄存器 (111)5.4.1 总线宽度和等待控制寄存器(BWSCON) (111)5.4.2 总线控制寄存器(BANKCONN:nGCS0-nGCS5) (113)5.4.3 BANK控制寄存器（BANKCONn：nGCS6－nGCS7） (114)5.4.4 刷新控制寄存器 (115)5.4.5 BANKSIZE 寄存器 (115)5.4.6 SDRAM模式寄存器集寄存器(MRSR) (116)第六章 NAND FLASH寄存器 (117)6.1 概述 (117)6.2 特性 (117)6.2.1 自动导入模式步骤 (118)6.2.3 NAND FLASH存储器时序 (119)6.2.4 管脚配置 (119)6.2.6 NAND Flash存储空间分布 (121)6.3 专用寄存器 (122)6.3.1 NAND FLASH 配置(NFCONF)寄存器 (122)6.3.2 NAND FLASH命令设置(NFCMD)寄存器 (122)6.3.3 NAND flash地址设置(NFADDR)寄存器 (123)6.3.4 NAND FLASH 数据(NFDATA)寄存器 (123)6.3.5 NAND FLASH ECC(NFECC)寄存器 (123)第七章时钟与电源管理 (124)7.1概述： (124)7.2 功能描述 (125)7.2.1 时钟结构： (125)7.2.2锁相环(PLL): (126)7.2.3时钟控制逻辑： (128)7.2.4 加电重启：(XTIpll) (128)7.2.5 USB时钟控制： (130)7.2.7电源管理： (131)7.3 特殊功能寄存器 (138)第8章DMA (141)8.1 概述 (141)8.2 DMA工作过程 (142)8.3 DMA特殊功能寄存器 (146)第九章I/O端口 (152)9.1 概述 (152)9.2 端口功能控制描述 (156)9.3 I/O端口控制专用寄存器 (156)第十章PWM Timer (172)9.1 概述 (172)9.2特性 (173)预定标器和分割器 (174)定时器基本操作 (175)自动加载和双缓冲模式 (175)用手动更新位和逆变器位对定时器进行初始化 (176)定时器操作步骤： (176)脉宽调制 (177)输出电平控制 (178)死区发生器 (178)DMA请求模式 (179)9.3 PWM定时器专用寄存器 (180)第十一章UART (185)11．1 概述 (185)11.2 UART操作： (186)数据传输： (187)2. 数据接收： (187)3.自动流控制 (187)4.非自动流控制实例(软件控制nRTS及nCTS) (188)5. 中断/DMA请求的产生 (188)6.UART错误状态FIFO (189)7.波特率的产生 (190)8.回环模式 (190)9.红外模式 (191)11.3 UART特殊功能寄存器 (192)第十四章中断控制器 (198)14.1 S3C2410X 中断概述 (198)14.2S3C2410X 中断控制器的操作 (199)14.3S3C2410X 中断源 (199)14.4S3C2410X 中断控制器的特殊功能寄存器 (202)第十七章RTC (210)17.1 概述 (210)17.2 实时时钟操作 (211)17.3 RTC特殊功能寄存器 (212)第十八章看门狗 (216)18.1 概述 (216)18.2 看门狗定时器特殊功能寄存器 (216)第十九章SD接口 (218)19.1 概述 (218)19.2 SDI特殊功能寄存器 (219)第二十章 IIC (226)20.1 概述 (226)20.2 IIC总线接口 (227)20.3 IIC总线接口特殊功能寄存器 (233)第二十一章IIS总线接口 (235)21.1 概述： (235)21.2 功能描述 (236)21.3 S3C2410X 音频串行接口格式 (236)21.4 S3C2410X IIS接口特殊功能寄存器 (238)第二十二章 SPI (241)22.1 概述 (241)22.2 SPI特殊功能寄存器 (245)第二十三章总线优先权 (248)23.1 概述 (248)23.2 总线优先权 (248)第一章产品综述介绍:本手册描述了三星公司推出的16/32位RISC微处理器S3C2410X。
打造最简单ARM9 s3c2440硬件解析
s3c2440硬件的学习无非就是寄存器的配置，假如是有单片机学习基础的盆友们，自己对着硬件手册也可以完全把它学好。
在这里我参考的硬件手册是三星的s3c2440的中文硬件手册。
以下是对各硬件资源的粗略理解。
第一章：GPIOS3C2440A 包含了130 个多功能输入/输出口引脚并且它们为如下显示的八个端口，它们都有第二功能或者第三功能：– 端口A（GPA）：25 位输出端口– 端口B（GPB）：11 位输入/输出端口– 端口C（GPC）：16 位输入/输出端口– 端口D（GPD）：16 位输入/输出端口– 端口E（GPE）：16 位输入/输出端口– 端口F（GPF）：8 位输入/输出端口– 端口G（GPG）：16 位输入/输出端口– 端口H（GPH）：9 位输入/输出端口– 端口J（GPJ）：13 位输入/输出端口每个端口都可以简单的由软件配置为各种系统配置和设计要求。
你必须在开始主程序前定义使用的每个引脚的功能。
如果没有使用某个引脚的复用功能，这个引脚可以配置为I/O 口。
现在来谈谈s3c2440各端口的配置寄存器，配置寄存器才是我们学习s3c2440硬件的灵魂所在。
一、端口配置寄存器（GPACON 至GPJCON）S3C2440A 中，大多数端口为复用引脚。
因此要决定每个引脚选择哪项功能。
PnCON（引脚控制寄存器）决定了每个引脚使用哪项功能。
二、端口数据寄存器（GPADAT 至GPJDAT）如果端口配置为输出端口，可以写入数据到PnDAT 的相应位。
如果端口配置为输入端口，可以从PnDAT 的相应位读取数据。
三、端口上拉寄存器（GPBUP 至GPJUP）端口上拉寄存器控制每个端口组的使能/禁止上拉电阻。
当相应位为0 时使能引脚的上拉电阻。
当为1 时禁止上拉电阻。
如果使能了上拉电阻，那么上拉电阻与引脚的功能设置无关（输入、输出、DATAn、EINTn 等等）Ok，现在我们来实际操作一下吧！比如说我们想把GPB的5、6、7、8置为低电平。
S3C2440中文部分文档
程序员模型S3C2440A RISC微处理器2-10快中断FIQFIQ（快中断请求）异常是为支持数据传输或通道处理而设计的，在ARM状态拥有足够的私有寄存器来消除对寄存器保存的需求（这样最小化了对上下文的切换的开销）。
将nFIQ输入端拉低可以实现外部产生FIQ。
由ISYNC输入信号端的状态决定是同步还是异步传输。
当ISYNC为低电平，认为nFIQ 和nIRQ为异步，中断前会引起同步周期延迟并影响处理器流程。
无论是从ARM还是Thumb状态进入的异常，FIQ处理时执行SUBS PC,R14_fiq,#4时，都应该避免中断。
如果设置CPSR的F标志位，FIQ将会被禁止（但主义这不可能在用户模式中发生）。
如果F标志位为零，ARM920T 将在每条指令末检测FIQ同步发生器的输出是否为低电平。
中断IRQIRQ（中断请求）异常是一个由nIRQ输入端的低电平产生的一个普通中断。
IRQ的优先级低于FIQ，当进入了相关的FIQ，会屏蔽IRQ。
除非是在特权(非用户)模式，其他任何时刻都禁止设置CPSR内的I位。
无论是从ARM还是Thumb状态进入的异常，IRQ处理时执行SUBS PC,R14_fiq,#4 时，都应该避免中断。
中止中止表示不能完成当前对存储器的访问。
通过外部ABORT输入端指示的。
ARM920T在存储器访问周期期间检测中止异常。
有两种类型的中止：●预取中止（Prefetch Abort）：发生在指令预取期间●数据中止（Date Abort）：发生在数据访问期间如果发生预取中止，将屏蔽预取指并为无效，但并不会立刻带来异常，直到指令到达流水线的执行阶段才发生。
若未执行该指令，将不会发生中止，因为流水线发生了分支。
如果发生数据中止，由指令类型决定其行为：●单一的数据转移指令（LDR，STR）回写到被修改的基址寄存器：中止处理程序必须意识到这点。
●交换指令（SWP）执行失败，就如同没有被执行。
●块数据转移指令（LDM，STM）完成。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
目录第一章产品概述...........................................................................................................1-3 特性....................................................................................................................1-3 内部结构图................................................ ........................................................1-7 管脚分配.............................................................................................................1-9 信号说明.............................................................................................................1-22 s3c2440a特殊寄存器....................................................................... ................1-271产品概述引言三星公司推出的16/32位RISC微处理器S3C2440A, 为手持设备和一般类型应用提供了低价格、低功耗、高性能小型微控制器的解决方案。
为了降低整体系统成本，S3C2440A 提供了一下丰富的内部设备S3C2440A 采用了ARM920t 的内核，0.13um 的CMOS 标准宏单元和存储器单元。
其低功耗，简单，优雅，且全静态设计特别适合于对成本和功率敏感型的应用。
它采用了新的总线架构Advanced Micro controller Bus Architecture (AMBA). 。
S3C2440A 的杰出的特点是其核心处理器(CPU)，是一个由Advanced RISC Machines 有限公司设计的16/32 位ARM920T 的RISC 处理器。
ARM920T 实现了MMU，AMBA BUS 和Harvard 高速缓冲体系结构构。
这一结构具有独立的16KB 指令Cache 和16KB 数据Cache。
每个都是由具有8 字长的行组成。
通过提供一套完整的通用系统外设，S3C2440A 减少整体系统成本和无需配置额外的组件。
综合对芯片的功能描述,本手册将介绍S3C2440A 集成的以下片上功能：1.2V 内核供电, 1.8V/2.5V/3.3V存储器供电，3.3V 外部I/O供电具备16KB的I-Cache和16KB DCache/MMU微处理器外部存储控制器(SDRAM 控制和片选逻辑)LCD 控制器（最大支持4K 色STN 和256K 色TFT）提供1 通道LCD 专用DMA。
4 通道DMA 并有外部请求引脚。
3 通道UART(IrDA1.0, 64字节Tx FIFO，和64字节Rx FIFO)2 通道SPI1 通道IIC-BUS接口（多主支持）通道IIS-BUS音频编解码器接口AC’97 解码器接口兼容SD 主接口协议1.0 版和MMC 卡协议2.11 兼容版。
2 端口USB 主机/1 端口USB 设备（1.1 版）4 通道PWM 定时器和1 通道内部定时器/ 看门狗定时器8 通道10 比特ADC 和触摸屏接口具有日历功能的RTC相机接口（最大4096 × 4096像素的投入支持。
2048 × 2048像素的投入，支持缩放）130 个通用I/O 口和24 通道外部中断源。
具有普通，慢速，空闲和掉电模式。
具有PLL 片上时钟发生器特性体系结构为手持设备和通用嵌入式应用提供片上集成系统解决方案.16/32 位RISC 体系结构和ARM920T 内核强大的指令集加强的ARM 体系结构MMU 用于支持WinCE,EPOC 32 和Linux.指令高速存储缓冲器（I-Cache），数据高速存储缓冲器（D-Cache），写缓冲器和物理地址TAG RAM 减少主存带宽和响应性带来的影响.采用ARM920T CPU 内核支持ARM 调试体系结构.内部高级微控制总线（AMBA）体系结构(AMBA2.0，AHB/APB).系统管理器支持大/小端方式. 支持高速总线模式和异步总线模式.寻址空间：每bank 128M 字节（总共1G 字节）.支持可编程的每bank 8/16/32 位数据总线带宽. 从bank 0 到bank 6 都采用固定的bank 起始寻址.bank7 具有可编程的bank 的起始地址和大小8 个存储器bank：－其中6 个适用于ROM,SRAM,和其他－另外2 个适用于ROM/SRAM 和同步DRAM.所有的存储器bank 都具有可编程的操作周期.支持外部等待信号延长总线周期. 支持掉电时的SDRAM 自刷新模式.支持各种型号的ROM 引导（NOR/NAND Flash，EEPROM，或其他）.NAND Flash 启动引导支持从NAND flash 存储器的启动. 采用4KB 内部缓冲器进行启动引导. 支持启动之后NAND 存储器仍然作为外部存储器使用.支持先进的NAND flashCache 存储器64 项全相连模式，采用I-Cache(16KB)和D-Cache(16KB.每行8 字长度，其中每行带有一个有效为和两个dirty 位.伪随机数或轮转循环替换算法位.采用写穿式（write-through）或写回式（write-back）cache操作来更新主存储器.写缓冲器可以保存16 个字的数据和4 个地址.时钟和电源管理片上MPLL 和UPLL:采用UPLL 产生操作USB 主机/设备的时钟MPLL 产生最大400MHZ@ 1.3V操作MCU 所需要的时钟通过软件可以有选择性的为每个功能模块提供时钟. 电源模式：正常，慢速，空闲和掉电模式正常模式：正常运行模式慢速模式：不加PLL 的低时钟频率模式. 空闲模式：只停止CPU 的时钟；掉电模式：所有外设和内核的电源都切断了；可以通过EINT[15:0]或RTC 报警中断来从掉电模式中唤醒处理器特点（续）中断控制器60 个中断源（1 个看门狗定时器，5 个定时器，9 个UARTs，24 个外部中断，4 个DMA,2个RTC,2 个ADC,1 个IIC,2 个SPI,1 个SDI,2 个USB,1 个LCD,和1 个电池故障，1个NAND 和 2 个Camera), 1 AC97音频电平/边沿触发模式的外部中断源可编程的边沿/电平触发极性支持为紧急中断请求提供快速中断服务具有脉冲带宽调制功能的定时器(PWM)4 通道16 位具有PWM 功能的定时器，1 通道16 位内部定时器，可基于DMA或中断工作可编程的占空比周期，频率和极性能产生死区支持外部时钟源RTC（实时时钟）全面的时钟特性：秒、分、时、日期，星期，月和年；32.768KHz 工作具有报警中断具有节拍中断通用I/O 端口24 个外部中断端口130 个多功能输入/输出端口DMA 控制器4 通道的DMA 控制器；支持存储器到存储器，IO 到存储器，存储器到IO 和IO 到IO 的传输s采用触发传输模式来加快传输速率LCD 控制器STN LCD 显示特性支持3 种类型的STN LCD 显示屏：4 位双扫描，4 位单扫描，8 位单扫描显示类型支持单色模式、4 级、16 级灰度STN LCD、256 色和4096 色STN LCD支持多种不同尺寸的液晶屏–LCD 实际尺寸的典型值是：640×480，320×240，160×160 及其他.–最大虚拟屏幕大小是4M 字节.–256 色模式下支持的最大虚拟屏是：4096×1024，2048×2048，1024×4096 等TFT 彩色显示屏支持彩色TFT 的1，2，4 或8bbp(像素每位)调色显示支持16，24bbp 无调色真彩显示TFT在24bbp 模式下支持最大16M 色TFTlpc3600定时控制器，为嵌入式lts350Q1-PD1/2 （SAMSUNG 3.5" Portrait/256kcolor/ 一Reflective a-Si TFT LCD）lpc3600定时控制器，为嵌入式lts350Q1-PE1/2 （SAMSUNG 3.5” Portrait / 256Kcolor/ Transflective a-Si TFT LCD）支持多种不同尺寸的液晶屏–典型实屏尺寸：640×480，320×240，160×160 及其他–最大虚拟屏大小4M 字节.–64K 色彩模式下最大的虚拟屏尺寸为2048×1024 及其他UART3 通道UART，可以基于DMA 模式或中断模式工作支持5 位，6 位，7 位或者8 位串行数据发送/接收支持外部时钟作为UART 的运行时钟（UEXTCLK）可编程的波特率支持IrDA1.0具有测试用的还回模式每个通道都具有内部64 字节的发送FIFO 和64 字节的接收FIFO.特点（续）A/D 转换和触摸屏接口8 通道多路复用ADC最大500KSPS/10 位精度内部TFT 直接触摸屏接口看门狗定时器16 位看门狗定时器在定时器溢出时发生中断请求或系统复位IIC 总线接口1 通道多主IIC 总线可进行串行，8 位，双向数据传输，标准模式下数据传输速度可达100kbit/s，快速模式下可达到400kbit/s.IIS 总线接口1 通道音频IIS 总线接口，可基于DMA 方式工作串行，每通道8/16 位数据传输发送和接收具备128 字节(64 字节加64 字节)FIFO支持IIS 格式和MSB-justified 数据格式AC97 音频解码器接口支援16位采样1-ch 立体声PCM 输入/ 1-ch 立体声PCM 输出1-ch MIC 输入USB 主设备2 个USB 主设备接口遵从OHCI Rev.1.0 标准遵从OHCI Rev.1.0 标准USB 从设备1 个USB 从设备接口具备5 个Endpoint 兼容USB ver1.1 标准SD 主机接口正常，中断和dma数据传输模式（字节，半字节，文字传递）DMA burst4接入支持（只字转让）兼容SD 存储卡协议1.0 版兼容SDIO 卡协议1.0 版发送和接收具有64字节FIFO 兼容MMC 卡协议2.11 版SPI 接口兼容2 通道SPI 协议2.11 版发送和接收具有2×8 位的移位寄存器可以基于DMA 或中断模式工作相机接口支持ITU-R BT 601/656 8-bit 模式具有DZI (数字变焦) 能力具有极性可编程视频同步信号最大值支持. 4096 x 4096 像素输入(支持2048 × 2048像素输入缩放) 镜头旋转(x轴，y轴，和180 °旋转)相机输出格式（16/24-bit的RGB与YCBCR 4:2:0/4:2:2格式）工作电压内核：300MHz 时1.20V400MHz 时1.3V内存：支持1.8v / 2.5v/3.0v/3.3v输入/输出：3.3v操作频率Fclk 最高达400MHzHclk 最高达136MHzPclk 最高达封装289-FBGA 68MHz内部结构图图1-1. S3C2440A 方框图管脚分配图1-2. S3C2440A引脚定义图(289-FBGA)3 表1-1。