第八章 并行通信和串行通信

左旭坤（zxk78@wxc.edu.cn）
11
第八章：并行通信和串行通信 8255A的内部结构
去CPU 去外设
左旭坤（zxk78@wxc.edu.cn）
12
第八章：并行通信和串行通信 8255A的内部结构
1. 数据总线缓冲器：三态8位双向缓冲器，与系统数据总线连接 的缓冲部件；传送数据、控制字、状态字的通道。 2. 3个8位数据端口(PA、PB、PC)：通常PA口与PB口用作输入输出 的数据端口，PC口用作数据传输或提供联络线的端口。PC口 也可以分成两个4位的端口，其中PC7～PC4同端口A配合使用， PC3～PC0同端口B配合使用。
并行接口可以设计为只用来作为输出接口； 并行接口也可以设计为输入接口；
并行接口还可以将它设计成既作为输入又作为输出的 接口。有两种方法可以采用：
一种方法是利用同一个接口中的两个通路，一个 作为输入通路，一个作为输出通路； 另一种方法是用一个双向通路，既作为输入又作 为输出。
左旭坤（zxk78@wxc.edu.cn）
左旭坤（zxk78@wxc.edu.cn）
10
第八章：并行通信和串行通信 概述
Intel8255A是一种通用的可编程序并行I/O接口芯片，又称“可编程外 设接口芯片”，是为Intel8080/8085系列微处理据设计的，也可用于其 它系列的微机系统。可由程序来改变其功能，通用性强、使用灵活。 通过8255A，CPU可直接同外设相连接，是应用最广的并行I/O接口芯 片。 含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和 锁存能力。可通过编程设置各端口的工作方式和数据传送方向(入/出 /双向)。
D7~D0 PA7~PA0 INTEA PC4 PC5
RD
ST BA
输入设备
IBFA

PC3
INTRA (到CPU)
D7~D0
PB7~PB0 INTEB PC2 PC1
输入设备
ST BB
IBFB INTRB (到CPU)
23
RD
左旭坤（zxk78@wxc.edu.cn）
PC0
第八章：并行通信和串行通信 8255A的工作方式——方式1(选通工作方式)

方式1的应用：
主要用于中断控制方式下的输入输出。
说明：C口除部分位用作选通信号外，其余位(2位)可工作在方式0下，作 为输入或输出线，用程序指定其数据传送方向。
左旭坤（zxk78@wxc.edu.cn）
21
第八章：并行通信和串行通信 8255A的工作方式——方式1(选通工作方式)
A、B口都设为方式1输入
左旭坤（zxk78@wxc.edu.cn）
19
第八章：并行通信和串行通信 8255A的工作方式——方式0(基本输入/输出方式)
OUT 8255端口地址, AL DB ;写操作 数据
8 输出锁存器
外设
AB
n
译码器
M / IO
WR
① CPU给出有效的8255地址； ② CPU发写命令，将CPU的AL寄存器中数据写入8255A输出锁存器中。
微型计算机原理及其应用
——第八章：并行通信和串行通信
皖西学院计算机系
左旭坤（zxk78@wxc.edu.cn）
1
第八章：并行通信和串行通信
1. 2. 3. 4. 5. 并行通信和串行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A
左旭坤（zxk78@wxc.edu.cn）
IBFA
PC3
INTRA (到CPU)
D7~D0
PB7~PB0 INTEB PC2 PC1
输入设备
ST BB
IBFB INTRB (到CPU)
22
RD
左旭坤（zxk78@wxc.edu.cn）
PC0
第八章：并行通信和串行通信 8255A的工作方式——方式1(选通工作方式)
A、B口都设为方式1输入
3. A组、B组控制电路：这两组控制电路根据CPU发出的方式选择控制字 来控制8255A的工作方式，每个控制组都接收来自读写控制逻辑的的 “控制命令字”，并向与其相连的端口发出适当的控制信号。A组控制电 路控制PA口和PC口高4位，B组控制电路控制PB口和PC口低4位。 4. 读/写控制逻辑：用来管理数据、控制字和状态字的传送，接收系统 总线发来的有关信号，并向A、B两组控制部件发送命令。
D0

源
0 1 0 1 0 1 1 0
D7
0 1 0 1 0 目的 1 1 0
01101010
源
8T
目的
T
左旭坤（zxk78@wxc.edu.cn）
4
第八章：并行通信和串行通信 串行通信和并行通信比较
距离：并行——近距离传送（通常小于30米） 串行——远距离传送（几米~数千公里） 速度：并行快得多。 设备费用：对远距离通信而言，串行通信的费用显然会低得多。另一 方面串行通信还可利用现有的电话网络来实现远程通信，降低了通信 费用。
PB0~PB7：B口外设数据线，接外设；
PC0~PC7：C口外设数据线或联络线，接外设。
5 35
10 30
15 25
21
左旭坤（zxk78@wxc.edu.cn）
16
第八章：并行通信和串行通信 8255A的工作方式
• 方式0——基本输入/输出方式（A、B、C口） • 方式1——选通工作方式（A、B口） • 方式2——双向选通传送方式（仅A口）
某端口工作于哪一种方式，可通过软件编程来指定。即向8255写入方式控制 字来决定其工作方式。
左旭坤（zxk78@wxc.edu.cn）
17
第八章：并行通信和串行通信 8255A的工作方式——方式0(基本输入/输出方式)
特点： 8255A相当于三个独立的8位数据口。 各端口既可设置为输入口，也可设置为输出口，但不能同时实现输入及输出。 C端口即可以是一个8位的简单接口，也可以分为两个独立的4位端口。 设置为输出口时有锁存能力，设置为输入口时无锁存能力。 适用于： 无条件输入输出方式。 查询输入输出方式：把A、B口作为8位数据的输入或输出口，C口的高/低4 位分别定义为A、B口的控制位和状态位。

左旭坤（zxk78@wxc.edu.cn）
18
第八章：并行通信和串行通信 8255A的工作方式——方式0(基本输入/输出方式)
IN AL, 8255端口地址 DB ;读操作 数据
8 输入缓冲器
外设
AB
n
译码器
M / IO
RD
①外设将数据送到8255输入缓冲器中； ②CPU给出有效的8255地址； ③CPU发读命令，将8255A输入缓冲器中数据读入CPU的AL寄存器中。
D7~D0 PA7~PA0 INTEA PC4 PC5
ST BA
输入设备
C口的联络信号： 选通信号(STB): 由外设输入。=0时， 将外设数据送入8255的输入锁存器。 A组 对应PC4；B组对应PC2。 输入锁存器满信号(IBF): 由8255A输出。 RD =1时通知外设输入的数据已写入缓冲器，此 时不能送下一个数据。CPU用IN指令取走数 据后，此信号被清除。 A组对应PC5；B组对 应PC1。
2
第八章：并行通信和串行通信
1. 2. 3. 4. 5. 并行通信和串行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A
左旭坤（zxk78@wxc.edu.cn）
3
第八章：并行通信和串行通信
在计算机领域中有两种数据通信方式：串行通信和并行通信。
并行通信：数据在多条并行1位宽的传输线上同时由源传送到目的。 以1字节的数据为例，在并行传送中，1字节的数据通过8条并行传输 线同时由源传送到目的。 串行通信：数据在单条1位宽的传输线上，一位一位地按顺序分时传 送。以1字节为例，在串行传送中，1字节的数据要通过一条传输 线分 8次由低位到高位按顺序一位一位地传送。
左旭坤（zxk78@wxc.edu.cn）
20
第八章：并行通信和串行通信 8255A的工作方式——方式1(选通工作方式)
1. 2. 3. 利用一组选通控制信号控制A端口和B端口的数据输入输出。 特点： A、B口作输入或输出口，C口分为两部分，其部分位（6位）固定用 作A口、B口的选通控制信号。 C口的剩余位仍可作数据位使用。 A口、B口在作为输入和输出时的选通信号不同。
PA 3 PA 2 PA 1 PA 0 RD CS GND A1 A0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2 1 40 PA 4 PA 5 PA 6 PA 7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB 7 PB 6 PB 5 PB 4 PB 3
C口的联络信号：
中断允许位 (INTE): 是否允许发出INTR请求。 INTE =1和IBF为高电平时，允许发出INTR请 求。无外部引脚，和PC4/PC2保持一致。 中断请求信号(INTR): 由8255A输出。中断允许 时（INTE=1和OBF为高电平），向CPU请求中 断，让CPU读走输入锁存器中的数据。 A组对应PC3；B组对应PC0。
5 35
10 30
15 25
21
左旭坤（zxk78@wxc.edu.cn）
14
第八章：并行通信和串行通信 8255A的引脚功能
A1、A0端口选择情况，见右表 由CS、A1、A0、RD、WR引脚的不 同组合，实现各种不同的功能。见下表：
CS 0 0 0 0 0 0 0 0 1 × A1 0 0 1 1 0 0 1 1 A0 RD WR 0 0 1 1 0 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 1 0 × × 1 1

左旭坤（zxk78@wxc.edu.cn）
5
第八章：并行通信和串行通信
1. 2. 3. 4. 5. 并行通信和串行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A
左旭坤（zxk78@wxc.edu.cn）
6
第八章：并行通信和串行通信
实现并行通信的接口就是并行接口。
三态
第八章：并行通信和串行通信 8255A的引脚功能
2. 连接外设端的引脚
PA0~PA7：A口外设数据线，接外设；
PA 3 PA 2 PA 1 PA 0 RD CS GND A1 A0 PC 7 PC 6 PC 5 PC 4 PC 0 PC 1 PC 2 PC 3 PB 0 PB 1 PB 2 1 40 PA 4 PA 5 PA 6 PA 7 WR RESET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB 7 PB 6 PB 5 PB 4 PB 3
来自百度文库
7
第八章：并行通信和串行通信
并行接口的结构图
输入通道 CPU通道
输出通道
接口芯片
左旭坤（zxk78@wxc.edu.cn）
8
第八章：并行通信和串行通信 信号类型
（1）CPU通道：接口电路和CPU相连的通道； （2）输入通道：接口电路和输入设备相连的通道； （3）输出通道：接口电路和输出设备相连的通道。 每个通道都配有一定的控制线和状态线。
A1 A0 0 0 1 1 0 1 0 1 端口 A B C 控制口
功 能 对端口 A 读 对端口 B 读 对端口 C 读 非法，不能对控制口读 对端口 A 写 对端口 B 写 对端口 C 写 对控制口 写 数据缓冲器为
左旭坤（zxk78@wxc.edu.cn）
输 入 输 出 断 开
15
× × × ×
A、B口都设为方式1输出
C口的联络信号：
输出缓冲器满信号(OBF): 8255A输出。 =0时通知外设取走数据。 A组对应PC7；B组对应PC1 响应信号(ACK): 外设输入。＝0时表示 外设已从数据端口取走数据。此信号使OBF 变高。 A组对应PC6；B组对应PC2。
寄存器
（1）控制寄存器用来接收CPU的控制命令； （2）状态寄存器的各个位提供各种状态信息供CPU查询； （3）为了实现数据的输入和输出，并行接口中还必定有 相应的输入缓冲寄存器和输出缓冲寄存器。
左旭坤（zxk78@wxc.edu.cn）
9
第八章：并行通信和串行通信
1. 2. 3. 4. 5. 并行通信 并行接口 可编程并行接口芯片8255A 串行接口 可编程串行接口芯片8251A
左旭坤（zxk78@wxc.edu.cn）
13
第八章：并行通信和串行通信 8255A的引脚功能
DIP封装，共40个引脚。
1. 连接系统总线的主要引脚 D0～D7：数据线，双向，连CPU数据总线； RESET：复位输入，接系统总线的RESET； CS：片选控制输入，接译码器； RD：读命令输入，接CPU的RD或IOR； WR：写命令输入，接CPU的WR或IOW； A0，A1：片内端口地址输入，可选4个片内 端口。