计算机系统结构(高教版)张晨曦 习题答案 第五章

5.1 解释下列术语多级存储层次：由若干个采用不同实现技术的存储器构成的存储器系统，各存储器处在离CPU不同距离的层次上。

使得靠近CPU的存储器速度较快，容量较小。

整个存储系统的速度接近与离CPU最近的存储器的速度，而容量和每位价格接近于最低层次的容量和价格。

全相联映像：指主存中的任一块可以被放置到Cache中的任意一个位置。

直接映像：指主存中的每一块只能被放置到Cache中唯一的一个位置。

组相联映像：指主存中的每一块可以被放置到Cache中固定的一个组中的任意位置。

替换算法：由于主存中的块比Cache中的块多，所以当要从主存中调入一个块到Cache中时，会出现该块所映像的Cache块位置已经被占用的情况。

替换算法即解决如何选择替换块的问题。

LRU：最近最少使用法。

选择近期最少被访问的块作为被替换的块。

写直达法：在执行“写”操作时，不仅把信息写入Cache中相应的块，而且也写入下一级存储器中相应的块。

写回法：只把信息写入Cache中相应的块，该块只有在被替换时才被写回主存。

按写分配法：在写失效时，先把所写单元所在的块从主存调入Cache，然后再进行写入。

不按写分配法：写失效时，直接写入下一级存储器而不将相应的块调入Cache。

命中时间：CPU所要访问的块在Cache中，确认并取走所花费的时间开销。

失效率：CPU一次访存不命中的概率。

失效开销：CPU一次访存不命中，而额外增加的访存开销。

强制性失效：当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache。

容量失效：如果程序执行执行时所需的块不能全部调入Cache中，则当某些快被替换后，若又重新被访问，就会发生失效。

冲突失效：在组相联或直接映像Cache中，若不多的块映像到同一组中，则会出现该组中某个块被别的块替换，然后又重新被访问的情况。

2：1 Cache经验规则：大小为N的直接映像Cache的失效率约等于大小为N/2的2路组相联Cache的失效率。

相联度：组相联中每组的块数n成为相联度。

Victim Cache：在Cache和它的下一级存储器之间增设一个全相联映像的Cache，存放因冲突而被替换出去的块。

故障性预取：在预取时，若出现虚地址故障或违反保护权限，就会引发异常。

非故障性预取：在预取时，若出现虚地址故障或违反保护权限，不会引发异常，而是放弃预取，转变为空操作。

非阻塞Cache：Cahce在等待预取数据返回的同时，还能继续提供指令和数据。

尽早重启动：在请求字没有到达时，CPU处于等待状态时，一旦请求字到达，就立即发送给CPU，让等待的CPU尽早冲启动，继续执行。

请求字优先：调块时，首先向存储器请求CPU所要的请求字。

请求字一旦到达，就立即送往CPU，让CPU继续执行，同时从存储器调入该块的其余部分。

虚拟Cache：和失效相比，Cache命中发生的频度高的多。

按照“以经常性事件为重点”的指导思想，应在Cache中使用虚拟地址。

这样的Cache成为虚拟Cache。

多体交叉存储器：在存储系统中采用多个DRAM，并利用它们潜在的并行性，可以把存储芯片组织为多个体，并让他们并行工作。

从而能一次读或写多个字，存储器内的各个体是按字交叉的。

存储体冲突：两个请求要访问同一体。

TLB：地址变换缓冲器，用于存放近期使用的页表项，其内容是页表部分内容的一个副本。

5.2 简述“Cache——主存”层次与“主存——辅存”层次的区别Cache——主存 主存——辅存目的 为了弥补主存速度的不足 为了弥补主存容量的不足存储管理实现 全部由专用硬件实现 主要由软件实现访问速度 几比一 几万比一典型的块大小 几十个字节 几百到几千个字节CPU对第二级的访问方式 可直接访问 均通过第一级不命中时CPU是否切换 不切换 切换到其他进程5.3全相联映像：利用率高，冲突概率最低，失效率最低。

实现复杂，查找速度慢。

直接映射：查找速度快，失效率最高。

组相联映像：是全关联映像和直接映像的折中。

5.41)增加Cache块大小，利用了程序的空间局部性2)提高相联度，降低冲突失效3)Victim Cache 降低冲突失效4)伪相联Cache 降低冲突失效5)硬件预取技术 指令和数据都可以在处理器提出访问请求前进行预取6)由编译器控制的预取 在编译时加入预取的指令，在数据被用到之前发出预取请求7)编译器优化 通过对软件的优化来降低失效率5.51)让读失效先于写失效：当Cache访问失效时，总是推迟对读失效的处理，直到写缓冲器清空2)写缓冲合并：在进行写缓冲器时，将写同一地址的操作合并3)请求字处理技术：当CPU请求的字到达后，不等整个块都调入Cache，就可以把该字发送给CPU，并重启CPU4)非阻塞技术：CPU访问Cache失效时，继续处理CPU对Cache中其他部分的访问5)二级Cache：在Cache和主存之间增加一级Cache，既使CPU与Cache速度差异降低，又使Cache与主存容量差距缩小5.7写直达法：对Cache执行写操作时，不仅把信息写入Cache中相应块，而且也写入主存。

其数据一致性高。

写回法：只把信息写入Cache中相应块，而且仅当该块被替换回主存时才被写回主存。

该方法操作简单。

5.8不能，因为性能不止与失效率有关，还跟失效开销，命中时间有关。

组相联Cache的失效率虽比相同容量的直接映像的Cache失效率低，但其命中时间较长，所以性能不一定提高。

5.9平均访问时间 = 命中时间L1 + 失效率L 1 ×(命中时间L2 + 失效率L2 × （命中时间L3 +失效率L3 + 失效开销L3）)5.10失效率： 混合64kb的失效率低75% × 0.39% + 25% × 4.82% =1.4975% > 1.35%平均访存时间：1）分开 32Kb+32KbT = 1 + 1.4795% × 50 = 1.748752）混合64KbT = 2 + 1.35% × 50 = 2.6755.111）平均访存时间：直接映像 T = 2 + 0.14×80 = 3.122路组相联 T = 2×1.1 + 0.01×80 = 32）CPU性能：直接映像： T = IC×（2.0×2 + 1.2×1.4%×80）= 5.34IC2路组相联 T = IC×（2.0×2×1.1 + 1.2×1.0%×80） = 5.36IC结论：平均访问时间减小，CPU性能不一定提高。

5.121）写直达Cache采用该方法，读命中，不访问主存；写命中，更新Cache和主存，访问一次；访问失效：读失效，将主存中的块调入Cache，访问主存两次；写失效，将要写的块调入Cache，访问两次主存；再讲修改的数据写入Cache和主存，共访问主存三次；综上，平均访存次数=（71.3%×0）+（23.8%×1）+（3.8%×2）+（1.3%×3）=0.35 已用带宽 = 0.35×10^9/10^9 = 35%2）写回法Cache采用该法，读命中，不访问主存；写命中，更新Cache，不访问主访问失效，分两种情况：如果被替换的块没有被修改过，则将主存中的块调入Cache，需访问主存两次；如果被替换的块被修改过，则先将此块写入主存，访存两次，再降目标块调入主存，需访存两次，共四次综上，平均访存次数=3.5%×2+1.5%×4=13%已用带宽=0.13×10^9/10^9 = 13%5.131）平均访存时间伪相联 = 命中时间1路 + （失效率1路 – 失效率2路）×额外开销 + 失效率2路×失效开销1路2） 平均访存时间2kb ，伪相联 = 1+（9.8%‐7.6%）×1+7.6%×50 = 4.822 平均访存时间128kb ，伪相联 = 1+（1.0%‐0.71%）×1 + 0.7%×50 = 1.353 5.14解： CPI=CPI 执行+存储停顿周期数/指令数存储停顿由下列原因引起：z 从主存中取指令z Lload 和Store 指令访问数据 z 由TLB 引起()指令数停顿）＋＋（指令数存储停顿周期数失效开销失效率指令数存储访问＝指令数停顿周期数指令数停顿数据访问停顿＋＋指令数取指令停顿＝指令数存储停顿周期数数据数据数据指令指令TLB P R f P R TLB =××.对于理想TLB,TLB 失效开销为0。

而对于统一Cache, R 指令=R 数据P 指令=主存延迟＋传输一个块需要使用的时间＝40＋32/4＝48（拍）若为读失效，P 数据＝主存延迟＋传输一个块需要使用的时间＝40＋32/4＝48（拍） 若为写失效，且块是干净的，P 数据＝主存延迟＋传输一个块需要使用的时间＝40＋32/4＝48（拍）若为写失效，且块是脏的，P 数据＝主存延迟＋传输两个块需要使用的时间＝40＋64/4＝56（拍）CPI=1.5+[RP+(RP*20%)+0 ]指令访存全是读，而数据传输指令Load 或Store 指令，f 数据*P 数据＝读百分比*（f 数据*P 数据）＋写百分比*（f 数据*P 干净数据*其对应的百分比＋f 数据*P 脏数据*其对应的百分比）＝20%*（75％×48＋25％*（50％*48+50％*（48＋16）））=50（拍）代入上述公式计算出结果为： 配置失效率 CPI 16KB 直接统一映象 0.029 2.95 16KB 两路统一映象 0.022 2.6 32KB 直接统一映象 0.0202.5。