大规模集成电路测试 第1章..
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
一般用于检查设计和制造过程的正确性;
生产测试(Manufacturing testing)
可接受测试(Acceptance testing)
对于所有加工的芯片所作的故障测试和随机缺陷测试;
也称来料检查,即用户检查所购买的芯片,以保证质量。
Rev.9
西安交通大学微电子系雷绍充
19
验证测试
验证测试的成本相当昂贵,常见的方法有: 扫描电子显微镜测试; 光离子检测缺陷; 电子束测试; 人工智能系统和重复性功能测试方法; 随着电路设计规模的日趋提高和可编程器件的 广泛应用,基于CPLD/FPGA的仿真方法已成 为VLSI的一种重要的验证测试方法。
Rev.9
西安交通大学微电子系雷绍充
2
本课程讲授内容
Rev.9
测试、验证与可测性设计的基本术语; 组合电路测试生成方法; 可测性分析方法; 时序电路可测性设计及典型工业实践; 伪随机测试方法; 内建自测试(BIST)原理及典型工业实践; Memory内建自测试; SOC可测性设计; 实验。
VLSI测试与可测性设 计
VLSI Testing and Design-for-testable
Dreams and Reality
Rev.9 西安交通大学微电子学系雷绍充 1
教材
雷绍充,邵志标,梁峰,《超大规模集成电路测试》,电子工业 出版社,
参考资料
Laung-Terng Wang、Cheng-Wen Wu 和Xiaoqing Wen,《VLSI Test Principles and Architectures: Design for Testability (Systems on Silicon) 》 M. Bushnell、Vishwani,《Essentials of Electronic Testing for Digital, Memory, and Mixed-Signal VLSI Circuits》 Miron Abramovici, Melvin A. Breuer, Arthur D. Friedman, <Digital Systems Testing and Testable Design>, 清华大学出版社, 2004年
ATPG 建模 测试图形 生成
ATE 测试施加
测 被测电路 试 响 应
ATE 比较
合格/ 不合格
BIST
理想结果
Rev.9
西安交通大学微电子系雷绍充
18
测试分类
验证测试、特性测试或设计诊断(Verification testing, characterization testing, or design debug)
西安交通大学微电子系雷绍充
8
5、Time-to-market
Rev.9
西安交通大学微电子系雷绍充
9
6. 测试设备和测试开发成本的增加
Rev.9
西安交通大学微电子系雷绍充
10
6. 测试设备和测试开发成本的增加
Rev.9
西安交通大学微电子系雷绍充
11
6. 测试设备和测试开发成本的增加
中国半导体行业协会(CSIA)报道,2009中国半导体 工业,IC设计260亿元(38.1亿美元);制造330亿元 (48.4亿美元);封装与测试 445亿元(65.3亿美元), 总计1040亿元(152.5亿美元)。 根据ITIS调查, 2009台湾IC制造制造业产值5766亿 元新台币,封装业产值1996亿元新台币,测试业产 值876亿元新台币,总产值达新台币1.249兆元。 全球半导体市场全年总销售值达2,263亿美元。
西安交通大学微电子系雷绍充
17
测试(Testing)
A manufacturing step that ensures that the physical device, manufactured from the synthesized design, has no manufacturing defect
二、测试技术的发展
Eldred在1959年发表了第一篇关于组合电路的测试报告,应用于第一
代电子管计算机Datamatic-1000的诊断中
1966年,D..B.Armstrong根据Eldred的思想提出了一维通路敏化法 1966年,Roth提出了著名的D算法,并加以证明,其思想为最高点 1968年,Sellers提出了布尔差分法 1981年,Goel给出了改进D算法的PODEM程序 1983年, Fujiwara发表了FAN算法
西安交通大学微电子系雷绍充 3
一、研究Hale Waihona Puke Baidu义
Rev.9
西安交通大学微电子系雷绍充
4
1、设计与测试的紧密相关
Rev.9
西安交通大学微电子系雷绍充
5
2、电路速度、功能和性能的不断提高
Rev.9
西安交通大学微电子系雷绍充
6
3、器件复杂程度的提高
Rev.9
西安交通大学微电子系雷绍充
7
4、设计挑战
Rev.9
1990年,IEEE接受JTAG标准,制定相应的标准IEEE1149.1
1994年,处理混合信号的标准IEEE1149.4问世 --SOC处理标准P1500制定中
Rev.9 西安交通大学微电子系雷绍充 14
目前实践程度
EDA工具中普遍具有扫描设计; ATPG工具广泛应用:Synopsys Tetramax等; BIST工具:Mentor LBIST/ Memory BIST; 边界扫描工具.
三、测试的概念
测试图形 01 1 被测电路 P 1 x1 b x2 a P2 c n2 n 1 z
理想响应 测试图 形生成 实际响 应 101 111 1 1 0 001 通过/不通 过
失效 (b)
测试响应比较 缺陷
故障 x1 a s-a-0 x2 b
c
z
测试控制 (a) (c)
四、基本术语
Rev.9
1984年,Archambeau提出伪穷举法,为解决大型组合电路开辟新的途
径
Rev.9
西安交通大学微电子系雷绍充
13
可测性设计的发展
1973年,Williams和Angel发表了路径扫描法,为设计易于测试 的同步时序电路.IBM在其80286的设计中采用此结构
Eiehelberger Williams提出了电平敏化扫描法(LSSD),东芝采 用此方法 1980年,JTAG小组提出JTAG2.0标准 1985年,Phillps公司提出边界扫描法