西安交通大学2012计算机组成原理A

三、数据通路设计： （15 分）
所示为双总线结构机器的数据通路， IR 为指令寄存器， PC 为程序计数器 （具 有自增功能） ，M 为主存（受 R/W#信号控制） ，AR 为主存地址寄存器，DR 为 数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制信号 G 控制 的是一个门电路。另外，线上标注有控制信号，例中 yi 表示 y 寄存器的输入控 制信号，R1o 为寄存器 R1 的输出控制信号，未标注的线为直通线，不受控制。 现有“ADD R2,R0”指令完成(R0)+(R2)→R0 的功能操作。 请画出该指令的指 令周期流程图，并列出相应的微程序控制信号序列。假设该指令的地址已放入 PC 中。
第 4 页 共 7 页
四、运算器设计： （15 分）
定点运算器有如下功能部件，如下图所示。1 个 ALU（由 S0S1S2 指定 8 种 运算功能） ； 1 个阵列乘法器 MUL； 1 个阵列除法器 DIV； 暂存器 A 和暂存器 B； 4 个通用寄存器 R0～R3；7 个三态门。
请设计运算器的数据通路，其中数据线为双线，控制线为单线，要求： ⑴ 设计 2 条数据总线（ABUS，BBUS） ，将上述功能部件完整的连接起来； ⑵标出每个功能部件的控制信号（寄存器和暂存器为打入控制信号，如 DDR0；其他部件为操作控制信号，如三态门控制信号 ALU→ABUS） 。 ⑶共有多少个电位控制信号？多少个脉冲控制信号？这些控制信号来自何 处？
六、微程序设计： （15 分）
一台模拟机的数据通路如图所示，其中 ALU 完成加、减、传送（X）三种 操作， MUX 是三选一多路开关， R1～R3 是通用寄存器。 RAM 是双端口存储器， 其中 DRAM 为数据存储器（CE1 为读写使能，RD/WE#为读/写命令） ，IRAM 为 指令存储器（只读） 。AR 为数据地址存储器，PC 为程序计数器（具有自动加 1 功能） ，IR 为指令寄存器。所有的单箭头为控制微命令。请回答下列 5 个问题： ⑴指出运算器中的相斥性微操作。 ⑵指出存储器中的相容性微操作。 ⑶采用直接控制方式， 设计微程序控制器中的微指令格式。规定判别字段 2 位，下地址字段 5 位。 ⑷部分微命令采用编码控制，设计微指令格式。要求微指令字长≤24 位。 ⑸画出存数指令 STA 的指令周期流程图。PC 中已存放指令地址，DRAM 的数据地址由 R3 提供，写入数据由 R2 提供。
第 5 页 共 7 页
五、中断系统： （15 分）
如下图所示，这是一个二维中断系统，请问： ⑴在中断情况下，CPU 和设备的优先级如何考虑？请按降序排列各设备的 中断优先级。 ⑵若 CPU 现执行设备 C 的中断服务程序， IM2、 IM1、 IM0 的状态是什么？ 如果 CPU 执行设备 H 的中断服务程序，IM2、IM1、IM0 的状态又是什么？ ⑶每一级的 IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能， 采 取什么方法可达到目的？ ⑷若设备 C 一提出中断请求，CPU 立即进行响应，如何调整才能满足此要 求？
第 3 页 共 7 页
Leabharlann Baidu
三、指令系统设计： （15 分）
某机的指令格式如下所示： 15 10 9 8 7 0 操作码 OP X 位移量 D X 为寻址特征位：X=00：直接寻址；X=01：用变址寄存器 Rx1 寻址；X=10： 用变址寄存器 Rx2 寻址；X=11：相对寻址 设（PC）=5431H， （Rx1）=3515H， （Rx2）=6766H（H 代表十六进制数） ， 请确定下列指令中的有效地址。 （1）8341H （2）1438H （3）8134H （4）6228H
AR
PC
第 7 页 共 7 页
第 1 页 共 7 页
C.一个主存单元和一个通用寄存器 D.两个通用寄存器 5、IEEE1394 所以能实现数据传送的实时性，是因为（ ） 。 A.除异步传送外，还提供同步传送方式 B.提高了时钟频率 C.除优先权仲裁外，还提供均等仲裁,紧急仲裁两种总线仲裁方式 D.能够进行热插拔 6、 虚拟存储器中段页式存储管理方案的特性为（ ） 。 A.空间浪费大，存储共享不易，存储保护容易，不能动态连接 B.空间浪费小，存储共享容易，存储保护不易，不能动态连接 C.空间浪费大，存储共享不易，存储保护容易，能动态连接 D.空间浪费小，存储共享容易，存储保护容易，能动态连接 7、PCI 总线是一个高带宽且与处理器无关的标准总线。下面描述中不正 确的是（ ） 。 A.采用同步定时协议 B.采用分布式仲裁策略 C.具有自动配置能力 D.适合于低成本的小系统 8、同步控制是（ ） 。 A.只适用于 CPU 控制的方式 B .只适用于外围设备控制的方式 C.由统一时序信号控制的方式 D.所有指令执行时间都相同的方式 9、描述多媒体 CPU 基本概念中，不正确的是（ ） 。 A.多媒体 CPU 是带有 MMX 技术的处理器 B.MMX 是一种多媒体扩展结构 C.MMX 指令集是一种多指令流多数据流的并行处理指令 D.多媒体 CPU 是以超标量结构为基础的 CISC 机器 10、CRT 的分辨率为 1024× 1024 像素，像素的颜色数为 256，则刷新存储 器的容量为（ ） 。 A.512KB B.1MB C.256KB D.2MB
第 2 页 共 7 页
二、简答题： （每小题 5 分，共 15 分）
1、写出下表寻址方式中操作数有效地址 E 的算法。
序号 1 2 3 4 5 6 7 8 9 10 寻址方式名称 立即 寄存器 直接 寄存器间接 基址 基址+偏移量 比例变址+偏移量 基址+变址+偏移量 基址+比例变址+偏移量 相对 PC 为程序计数器 I 为变址寄存器，S 比例因子 有效地址 E 说明 操作数在指令中 操作数在某通用寄存器 Ri 中 D 为偏移量 （Ri）为主存地址指示器 B 为基址寄存器
R1 LDR1 LDR2 DBUS A DBUS CE1 RD/WE# R2 LDR3 R3 IR LDIR RAM DRAM IBUS CE2 RD +1 LDPC 控 制 器
IRAM
(加 ) —（减） M（传送） X MUXL R1 R2 X X R2 R3 X R1
+
ALU LDAR Y MUXR R1 R1 R2 R3 R3 R3 Y R2 Y Y
2、设由 S，E，M 三个域组成的一个 32 位二进制字所表示的非零规格化数 x，真值表示为 X=(-1)S ×(1.M)×2E-128 问：它所能表示的规格化最大正数，最小正数，最大负数，最小负数是多少？
3、某计算机的存储器系统采用 L1、L2 Cache 和主存 3 级分层结构，访问第 一级命中率 95％，访问第二级时命中率 50％，其余 50％访问主存，假定访 问 L1 Cache 需要 1 个时钟周期， 访问 L2 Cache 和主存分别需要 10 个和 100 个时钟周期。问：平均需要多少个时钟周期？
西安交通大学考试题
课 系 程 别 计算机组成原理 A
成绩
考 试 日 期 2012 年 1 月 10 日
专业班号 姓 名 学 号 期中 期末
一、多选一填空： （答案请直接填在空中） （10 分）
1、冯· 诺依曼机工作的基本方式的特点是（ ） 。 A.多指令流单数据流 B.按地址访问并顺序执行指令 C.堆栈操作 D.存贮器按内容选择地址 2、某 DRAM 芯片，其存储容量为 512× 8 位，该芯片的地址线和数据线的 数目是（ ） 。 A. 8，512 B. 512，8 C. 18，8 D. 19，8 3、单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作 数以外，另一个数常需采用（ ） 。 A . 堆栈寻址方式 B . 立即寻址方式 C. 隐含寻址方式 D. 间接寻址方式 4、RISC 访内指令中，操作数的物理位置一般安排在（ ） 。 A .栈顶和次栈顶 B.两个主存单元
高 优先权 低 高
中断 优先 级排 队电 路与 中断 控制 逻辑
0
IM 21 0 IR 21
2级IR 设备A 设备B 设备C 优 1级IR 设备D 设备E 设备F 先 权
0
IM11
0
IR11
0
IM 01 0 IR 01
0级IR 设备G 设备H 设备I
CPU 低 一维、二维多级中断结构
第 6 页 共 7 页