计算机组成与原理第三章答案
第3章习题答案 计算机组成原理课后答案(清华大学出版社 袁春风主编)

• 64 •
10100 10101 +0 0 1 1 0 11010 10101 10101 01011 +00110 11011 01011 10110 10111 +00110 11100 10111 11001 01111 +00110 11111 01111 11110 11111 +00110 00100 11110 +00000 + 1 00100 11111 所以,[X/Y] 补=11111,余数为 00100。
商的数值部分为:00001。所以,[X/Y]原=00001 (最高位为符号位),余数为 0100。 (5) 将 10 和–6 分别表示成补码形式为:[10] 余数寄存器 R 余数/商寄存器 Q 00000 01010 +11010 11010 01010
补 补
先对被除数进行符号扩展,[10] 补=00000 01010,[6] 补 = 0 0110 说 明 开始 R0 = [X] R1=[X] +[Y] R1 与[Y]同号,则 q5 =1
6.设 A4A1 和 B4B1 分别是四位加法器的两组输入,C0 为低位来的进位。当加法器分别采用串行进位和先 行进位时,写出四个进位 C4 C1 的逻辑表达式。 参考答案: 串行进位: C1 = X1C0+Y1C0 + X1 Y1 C2 = X2C1+Y2C1 + X2 Y2 C3 = X3C2+Y3C2 + X3 Y3 C4 = X4C3+Y4C3 + X4 Y4 并行进位: C1 = X1Y1 + (X1+Y1)C0 C2 = X2Y2 + (X2 +Y2) X1Y1 + (X2+Y2) (X1+Y1)C0 C3 = X3Y3 + (X3 + Y3) X2Y2 + (X3 + Y3) (X2 + Y2) X1Y1 + (X3 + Y3) (X2 + Y2)(X1 + Y1)C0 C4=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+Y3)(X2+Y2)X1Y1+(X4+Y4)(X3+Y3) (X2+Y2)(X1+Y1)C0 7.用 SN74181 和 SN74182 器件设计一个 16 位先行进位补码加/减运算器,画出运算器的逻辑框图,并给出 零标志、进位标志、溢出标志、符号标志的生成电路。 参考答案(图略) :
《计算机组成原理》各章练习参考答案

《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。
2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。
3.存储器中存放数据和程序。
4.一台计算机包括运算、存储、控制、输入及输出五个单元。
5.完成算术运算和逻辑运算的部件是运算器(或ALU);运算器的核心是加法器;控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。
6.CPU内部连接各寄存器及运算部件之间的总线是内部总线;CPU同存储器、通道等互相连接的总线是系统总线;中、低速I/O设备之间互相连接的总线是I/O总线。
7.在多总路线结构中,CPU总线、系统总线和高速总线相连通过桥实现。
8.计算机软件一般分为系统软件和应用软件。
9.完整的计算机系统由硬件系统和软件系统构成。
10.机器字长是指一台计算机一次所能够处理的二进制位数量。
11.数据分类、统计、分析属于计算机在数据处理方面的应用。
12.计算机是一种信息处理机,它最能准确地反映计算机的主要功能。
13.个人台式商用机属于微型机。
14.对计算机软硬件进行管理,是操作系统的功能。
15.用于科学技术的计算机中,标志系统性能的主要参数是MFLOPS。
16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。
17.“存储程序控制”原理是冯.诺依曼提出的。
18.运算器和控制器构成CPU,CPU和主存构成主机。
19.取指令所用的时间叫取指周期,执行指令所用的时间叫执行周期。
20.每个存储单元都有一个编号,该编号称为地址。
21.现代计算机存储系统一般由高速缓存、主存和辅存构成。
22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。
二.单选1.存储器用来存放( C )。
A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中,正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。
计算机组成原理1-4章带答案

第一章一、选择题1.冯·诺依曼机工作的基本方式的特点是______。
A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2.完整的计算机应包括______。
A 运算器、存储器、控制器;B 外部设备和主机;C 主机和实用程序;D 配套的硬件设备和软件系统;3.计算机硬件能直接执行的只有______。
A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言二、简答题1. 冯·诺依曼计算机的特点是什么?(p8)1、计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。
2、指令和数据以同等地位存放于存储器内,并按地址寻访。
3、指令和数据均用二进制表示。
4、指令有操作码和地址码组成,操作码用来表示操作的性质,地址码用来表示操作数在存储器中的位置。
5、指令在存储器内按顺序存放。
通常,指令是顺序执行的,在特定条件下,可根据运算结果或根据设定的条件改变执行顺序。
6、机器以运算器为中心,输入输出设备与存储器间的数据传送通过运算器完成。
三、名词解释CPU、机器字长、存储容量、MIPS、FLOPSCPU(Central Processing Unit 中央处理器):中央处理器(机),是计算机硬件的核心部件,由运算器和控制器组成。
存储容量=存储单元个数*存储字长MIPS:Million Instruction Per Second,每秒执行百万条指令数,为计算机运算速度指标的一种计量单位FLOPS:Floating Point Operation Per Second,每秒浮点运算次数,计算机运算速度计量单位之一。
第三章一、选择题1.系统总线中控制线的功能是______。
A 提供主存、I / O接口设备的控制信号和响应信号B 提供数据信息C 提供时序信号D 提供主存、I / O接口设备的响应信号2.系统总线地址线的功能是______。
A 选择主存单元地址;B 选择进行信息传输的设备;C 选择外存地址;D 指定主存和I / O设备接口电路的地址;3.同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。
计算机组成原理第三章运算方法与运算器(含答案)

第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是() (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位,两个十进制数X = -97 ,Y = 63, [x]补- [y]补的结果为()(单选)A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中,正确的是( ) (多选)A、补码数据表时,同号数相加可能发生溢出B、补码数据表时,异号数相减可能发生溢出C、参加运算的两个数,当作为有符号数和无符号数进行加法运算时,不可能两者都溢出D、溢出检测既可用硬件实现,也可用软件实现4、设X为被加(减)数,Y为加(减)数,S为运算结果,均采用补码数据表示,下列关于溢出电路设计的描述中,正确的是()(多选)A、采用单符号位时,直接用X、Y和S的符号位就可设计溢出监测电路B、采用双符号位时,可直接用S的双符号位设计溢出检测电路C、采用单符号位时,可直接用X、Y最高有效数据位运算后的进位位和S的进位设计溢出监测电路D、对无符号数的加/减运算,可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器:为了利用一位全加器FA并配合使用控制信号P,当P= 0/1时实现A、B两个数的加法/减法运算,图中空白方框处电路的逻辑功能应该是()(单选)A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是()(多选)A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中,正确的是()(多选)A、并行进位可以提高运算速度B、并行进位模式下,各进位位采用不同电路各自产生,相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效,而对减法无效4、四位并行ALU中有两个特殊的输出端,分别是:G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数,P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中,正确的是()(多选)A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位,X = - 19,对该分别执行算术左移和逻辑左移一位后的结果分别为()(单选)A、11011010 ,11011010B、11110010 ,11110010C、11011000 ,11011000D、11110000 ,111100002、设计算机字长为8位,X = - 19,对该分别执行算术右移和逻辑右移一位后的结果分别为()(单选)A、11111001,11111001B、11111001,01111001C、11110110,01110110D、11110110,111101103、关于原码一位乘法的下列描述中,正确的是()(多选)A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中,正确的是() (多选)A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中,部分积加0 还是加x的绝对值,取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是() (单选)A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中,正确的是() (多选)A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中,部分积加0 、[x]补还是[-x]补,取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中,正确的是()(多选)A、符号位和数据位一起参加运算B、运算开始前,需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是()(单选)A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是() (单选)。
白中英计算机组成原理第三章答案

主存16MB
Cache块号需要14位
主存地址为24位 主存标记位有24-14-2 = 8位
顺序存储器和交叉存储器连续读出m=8个字的数据信息量为: q = 8×64 = 512位 顺序存储器所需要的时间为 t1 = m×T =8×100ns =800ns =8×10-7s 故顺序存储器的带宽为 W1= q/t1 = 512/(8×10-7) = 64×107[bit/s] 交叉存储器所需要的时间为 t2 = T+ (m-1)×τ= 100ns + (8-1)×50ns = 450ns =4.5×10-7s 故交叉存储器的带宽为 W1= q/t2 = 512/(4.5×10-7) = 113.8×107[bit/s]
9、CPU执行一段程序时,cache完成存取的次数为2420 次,主存完成存取的次数为80次, 已知cache存储周期为40ns,主存存储周期为240ns, 求cache/主存系统的效率和平均访问时间。
命中率 h = Nc/(Nc+Nm) = 2420/(2420+80) = 0.968
主存与Cache的速度倍率
第3章 内部存储器
1、设有一个具有20位地址和32位字长 的存储器,问:
①该存储器能存储多少字节的信息?
32 2 * 4M字节 = 220×32 bit 8 ②如果存储器有512K×8位SRAM芯片组成,需要多少片?
20
存储容量 = 存储单元个数×每单元字节数
需要做存储芯片的字位扩展;
位扩展:4片512K×8位芯片构成512K×32位的存储组; 字扩展:2组512K×32位存储组构成1M×32位的存储器;
15、假设主存容量16M×32位,Cache容量 64K×32位,主存与Cache之间以每块4×32位大 小传送数据,请确定直接映射方式的有关参数,并 画出主存地址格式。
计算机组成原理课后答案

计算机组成原理课后答案习题解答第一章思考题与习题1.什么是计算机系统、计算机硬件和计算机软件?硬件和软件哪个更重要?计算机系统是指计算机硬件、软件和数据通信设备的物理或逻辑的综合体。
硬件即指计算机的实体部分。
软件是由计算机运行所需的程序及相关文档硬件和软件在计算机系统中相互依存,缺一不可,因此同样重要4.如何理解计算机组成和计算机体系结构?计算机体系结构是指那些能够被程序员所见到的计算机系统的属性,即概念性的结构与功能特性,通常是指用机器语言编程的程序员所看到的传统机器的属性,包括指令集、数据类型、存储器寻址技术、I/O 机理等等计算机组成是指如何实现计算机体系结构所体现的属性,它包含了许多对程序员来说是透明的硬件细节。
5.冯·诺依曼计算机的特点是什么?(1) 计算机由运算器、存储器、控制器和输入设备、输出设备五大部件组成(2) 指令和数据以同等的地位存放于存储器内,并可以按地址寻访(3) 指令和数据均可以用二进制代码表示(4) 指令由操作码和地址码组成(5) 指令在存储器内按顺序存放。
(6) 机器以运算器为中心。
6.画出计算机硬件组成框图,说明各部件的作用及计算机硬件的主要技术指标。
硬件的主要技术指标:(1) 机器字长:指 CPU 一次能处理数据的位数,通常与 CPU 的寄存器位数有关(2) 存储容量:包括主存容量和辅存容量,存放二进制代码的总数=存储单元个数×存储字长(3) 运算速度:主频、Gibson 法、MIPS 每秒执行百万条指令、CPI 执行一条指令所需时钟周期数、FLOPS 每秒浮点运算次数7.解释下列概念:主机、CPU、主存、存储单元、存储元件、存储基元、存储元、存储字、存储字长、存储容量、机器字长、指令字长。
主机——是计算机硬件的主体部分,由CPU+MM(主存或内存)组成;CPU——中央处理器,是计算机硬件的核心部件,由运算器+控制器组成;存储字长——存储器一次存取操作的最大位数;存储容量——存储器中可存二进制代码的总量;机器字长——CPU能同时处理的数据位数;等于处理器内部寄存器位数指令字长——一条指令包含的二进制代码位数;8.解释下列英文代号:CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS。
计算机组成原理第四版课后题答案三,四章

第三章1.有一个具有20位地址和32位字长的存储器,问:(1)该存储器能存储多少个字节的信息?(2)如果存储器由512K×8位SRAM芯片组成,需要多少芯片?(3)需要多少位地址作芯片选择?解:(1)∵ 220= 1M,∴该存储器能存储的信息为:1M×32/8=4MB (2)(1000/512)×(32/8)= 8(片)(3)需要1位地址作为芯片选择。
2. 已知某64位机主存采用半导体存储器,其地址码为26位,若使用256K×16位的DRAM芯片组成该机所允许的最大主存空间,并选用模块板结构形式,问:(1)每个模块板为1024K×64位,共需几个模块板?(2)个模块板内共有多少DRAM芯片?(3)主存共需多少DRAM芯片? CPU如何选择各模块板?解:(1). 共需模块板数为m:m=÷=64 (块)(2). 每个模块板内有DRAM芯片数为n:n=(/) ×(64/16)=16 (片)(3) 主存共需DRAM芯片为:16×64=1024 (片)每个模块板有16片DRAM芯片,容量为1024K×64位,需20根地址线(A19~A0)完成模块板内存储单元寻址。
一共有64块模块板,采用6根高位地址线(A25~A20),通过6:64译码器译码产生片选信号对各模块板进行选择。
3.用16K×8位的DRAM芯片组成64K×32位存储器,要求:(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS, CPU在1μS内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1)组成64K×32位存储器需存储芯片数为N=(64K/16K)×(32位/8位)=16(片)每4片组成16K×32位的存储区,有A13-A0作为片内地址,用A15 A14经2:4译码器产生片选信号,逻辑框图如下所示:(2)依题意,采用异步刷新方式较合理,可满足CPU在1μS内至少访问内存一次的要求。
(完整版)计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问(1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片?(3) 需要多少位地址作芯片选择?解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问;(1) 若每个内存条为16M ×64位,共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解:(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片, 共有4个内存条,1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求:(1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用个芯片,其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512KX8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字 长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址 进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间,并选用存条结构形式,问; (1) 若每个存条为16MX64位,共需几个存条? (2) 每个存条共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各存条? 解:226x64(1) 共需4条存条16M x64(2) 每个存条共有16;V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片,共有4个存条,故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2: 4译码器实现;其余的24根地址线用 于存条部单元的选择。
3、用16KX8位的DRAM 芯片构成64KX32位存储器,要求: (1)画出该存储器的组成逻辑框图。
⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。
试问采用哪种 刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍 所需的实际刷新时间是多少? 解:(1)用16KX8位的DRAM 芯片构成64KX32位存储器,需要用64/Cx32 = 4x4 = 16 16K x8 个芯片,其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。
〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连),需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。
计算机组成原理课后答案第三章系统总线

第3章系统总线1. 什么是总线?总线传输有何特点?为了减轻总线负载,总线上的部件应具备什么特点?P41答:总线是连接多个部件共享的信息传输线,是各部件共享的传输介质。
总线传输的特点是:某一时刻,只允许有一个部件向总线发送信息,而多个部件可以同时从总线上接受相同的信息。
为了减轻总线负载,总线上的部件应通过三态驱动缓冲电路与总线连通。
2.总线如何分类?什么是系统总线?系统总线又分为几类,它们各有何作用,是单向的,还是双向的,他们与机器字长、存储字长、存储单元有何关系?答:总线的分类:(1)按数据传送方式分:并行传输总线和串行传输总线;(2)按总线的使用范围分:计算机总线、测控总线、网络通信总线等;(3)按连接部件分:片内总线、系统总线和通信总线。
系统总线是指CPU、主存、I/O设备(通过I/O接口)各大部件之间的信息传输线。
按系统总线传输信息不同,可分为3类:数据总线、地址总线和控制总线。
(1)数据总线:数据总线是用来传输个功能部件之间的数据信息,它是双向传输总线,其位数与机器字长、存储字长有关,一般为8位、16位或32位。
(2)地址总线:地址总线主要是用来指出数据总线上的源数据或目的数据在主存单元的地址或I/O设备的地址,地址总线上的代码是用来指明CPU欲访问的存储单元或I/O端口的地址,由CPU输出,是单向的,地址线的位数与存储单元的个数有关,如地址线有20根,则对应的存储单元个数为220。
(3)控制总线:控制总线是用来发出各种控制信号的传输线,其传输是单向的。
3.常用的总线结构有几种?不同的总线结构对计算机的性能有什么影响?举例说明。
答:总线结构通常有单总线结构和多总线结构。
(1)单总线结构是将CPU、主存、I/O设备都挂在一组总线上,允许I/O 设备之间、I/O设备与CPU之间或I/O设备与主存之间直接交换信息。
这种4.为什么要设置总线判优控制?常见的集中式总线控制有几种?各有何特点?哪种方式响应时间最快?哪种方式对电路故障最敏感?答:总线判优控制解决多个部件同时申请总线时的使用权分配问题;常见的集中式总线控制有三种:链式查询、计数器定时查询、独立请求;特点:链式查询方式连线简单,易于扩充,对电路故障最敏感;计数器定时查询方式优先级设置较灵活,对故障不敏感,连线及控制过程较复杂;独立请求方式速度最快,但硬件器件用量大,连线多,成本较高。
《计算机组成原理》第3章习题答案

第3章习题解答1 1..指令长度和机器字长有什么关系指令长度和机器字长有什么关系??半字长指令、单字长指令、双字长指令分别表示什么意思么意思? ?解:解:指令长度与机器字长没有固定的关系,指令长度与机器字长没有固定的关系,指令长度可以等于机器字长,指令长度可以等于机器字长,指令长度可以等于机器字长,也可以大于或也可以大于或小于机器字长。
通常,把指令长度等于机器字长的指令称为单字长指令;把指令长度等于机器字长的指令称为单字长指令;指令长度等于半个指令长度等于半个机器字长的指令称为半字长指令;指令长度等于两个机器字长的指令称为双字长指令。
机器字长的指令称为半字长指令;指令长度等于两个机器字长的指令称为双字长指令。
2 2..零地址指令的操作数来自哪里零地址指令的操作数来自哪里??一地址指令中,另一个操作数的地址通常可采用什么寻址方式获得寻址方式获得??各举一例说明。
各举一例说明。
解:解:双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得,即将另一操作数预先存放在累加器中。
例如,前述零地址和一地址的加法指令。
前述零地址和一地址的加法指令。
3 3.某机为定长指令字结构,.某机为定长指令字结构,.某机为定长指令字结构,指令长度指令长度16位;每个操作数的地址码长6位,指令分为无操作数、单操作数和双操作数三类。
操作数、单操作数和双操作数三类。
若双操作数指令已有若双操作数指令已有K 种,无操作数指令已有L 种,问单操作数指令最多可能有多少种单操作数指令最多可能有多少种??上述三类指令各自允许的最大指令条数是多少上述三类指令各自允许的最大指令条数是多少? ? 解:解:解:X= (2X= (24一K)×26一[L/26]双操作数指令的最大指令数:双操作数指令的最大指令数:双操作数指令的最大指令数:224一1。
单操作数指令的最大指令数:15×2单操作数指令的最大指令数:15×26一l(l(假设双操作数指令仅假设双操作数指令仅1条,为无操作数指令留出1个扩展窗口个扩展窗口))。
计算机组成原理课后习题参考答案

计算机组成原理答案第一章计算机系统概论1.比较数字计算机和模拟计算机的特点。
解:模拟计算机的特点:数值由连续量来表示,运算过程是连续的;数字计算机的特点:数值由数字量(离散量)来表示,运算按位进行。
两者主要区别见P1 表1.1。
2.数字计算机如何分类?分类的依据是什么?解:分类:数字计算机分为专用计算机和通用计算机。
通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。
分类依据:专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。
通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。
4.冯. 诺依曼型计算机的主要设计思想是什么?它包括哪些主要组成部分?解:冯. 诺依曼型计算机的主要设计思想是:存储程序和程序控制。
存储程序:将解题的程序(指令序列)存放到存储器中;程序控制:控制器顺序执行存储的程序,按指令功能控制全机协调地完成运算任务。
主要组成部分有:(控制器、运算器)(CPU的两部分组成)、存储器、输入设备、输出设备(I/O设备)。
5.什么是存储容量?什么是单元地址?什么是数据字?什么是指令字?解:存储容量:指存储器可以容纳的二进制信息的数量,通常用单位KB、MB、GB来度量,存储容量越大,表示计算机所能存储的信息量越多,反映了计算机存储空间的大小。
单元地址:简称地址,在存储器中每个存储单元都有唯一的地址编号,称为单元地址。
数据字:若某计算机字是运算操作的对象即代表要处理的数据,则称数据字。
指令字:若某计算机字代表一条指令或指令的一部分,则称指令字。
6.什么是指令?什么是程序?解:指令:计算机所执行的每一个基本的操作。
程序:解算某一问题的一串指令序列称为该问题的计算程序,简称程序。
7.指令和数据均存放在内存中,计算机如何区分它们是指令还是数据?解:一般来讲,在取指周期中从存储器读出的信息即指令信息;而在执行周期中从存储器中读出的信息即为数据信息。
计算机组成原理第三章部分课后题答案(唐朔飞版)

计算机组成原理第三章部分课后题答案(唐朔飞版)3.2 总线如何分类?什么是系统总线?系统总线又分为几类,它们各有何作用,是单向的,还是双向的,它们与机器字长、存储字长、存储单元有何关系?总线分类方式:·按数据传送方式:并行传输总线、串行传输总线·按总线使用范围:计算机(包括外设)总线、测控总线、网络通信总线·按连接部件:片内总线、系统总线、通信总线系统总线:是指CPU、主存、I/O设备各大部件之间的信息传输线。
系统总线分类:·数据总线:用来传输各功能部件之间的数据信息,双向传输,位数与机器字长、存储字长有关·地址总线:主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址,单向传输,位数与存储单元的个数有关,地址线为n根,则存储单元个数有2的n次方·控制总线:用来发出各种控制信号,对任一条控制线而言,为单向传输,对控制总线总体而言,可认为双向传输3.4 为什么要设置总线判优控制?常见的集中式总线控制有几种,各有何特点,哪种方式响应时间最快,哪种方式对电路故障最敏感?总线上的信息传送是由主设备启动的,若多个主设备同时要使用总线,则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备使用总线。
集中式总线判优控制的三种方式·链式查询1、只需很少的几根线就能按一定优先次序实现总线控制2、很容易扩充设备3、对电路故障很敏感,且优先级别低的设备可能很难获得请求·计数器定时查询1、计数可以从0开始,此时一旦设备的优先次序被固定,设备的优先级就按0,1,2,…,n的顺序降序排列,且固定不变2、计数也可以从上一次计数的终止点开始,即是一中循环方法,此时设备使用总线的优先级相等3、计数器的初始值还可以有程序设置,故优先次序可任意改变·独立请求方式1、响应速度快2、优先次序灵活(通过程序改变)3、控制线数量多,总线控制更复杂3.5 解释概念:总线宽度、总线带宽、总线复用、总线的主设备(或主模块)、总线的从设备(或从模块)、总线的传输周期、总线的通信控制。
计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
计算机组成原理(蒋本珊)第三章

计算机组成原理(蒋本珊)第三第三章1.指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解:指令长度与机器字长没有固定的关系,指令长度可以等于机器字长,也可以大于或小于机器字长。
通常,把指令长度等于机器字长的指令称为单字长指令;指令长度等于半个机器字长的指令称为半字长指令;指令长度等于两个机器字长的指令称为双字长指令。
2.零地址指令的操作数来自哪里?一地址指令中,另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。
解:双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。
双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得,即将另一操作数预先存放在累加器中。
例如,前述零地址和一地址的加法指令。
3.某机为定长指令字结构,指令长度16位;每个操作数的地址码长6位,指令分为无操作数、单操作数和双操作数三类。
若双操作数指令已有K种,无操作数指令已有L种,问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?取操作数抬令的最大捋令数0 —匚单操作数指停的最大指令JKzlsx?-丄(假设取操作刼指令仅1条’为无操作数插令留出1亍扩展窗仃人无操作敢捐令的最大摘令数0一旷一营a栽中屮为表示某条二地址搭令占用的嬪码数0人衷爪真张驻他计箱令占出的编码数“此时取操作数和单操作数描令各仅有1条口4.设某机为定长指令字结构,指令长度12位,每个地址码占3 位,试提出一种分配8 0条单地址指令。
朗;1条三地hk招令ooo兀芸耳T y v zzz■ « >F。
丄丄XXX \ \ \ ZZZS条二Hk刚:描令100 000 XXX Y Y V100 111 XXX Y V VISO级甲虺如;指令1O1 OOO OOO XXXIll丄丄0。
丄丄XXX5.指令格式同上题,能否构成:三地址指令4 条,单地址指令2 5 5条,零地址指令6 4 条?为什么?解匸二地址描令4条000 XXX YYY ZZZ4 « A011 XXX YYY ZZZ单地址捋令255荼100 000 000 XXX111 111 110 YYY只能再扩展岀零地址搐令S条”所以不能购成这样的描令系统“6.指令中地址码的位数与直接访问的主存容量和最小寻址单位有什么关系?66解:主存容量越大,所需的地址码位数就越长。
计算机组成原理习题与解答第三章

计算机组成原理习题与解答第三章1.8086从功能上分成了EU和BIU两部分。
这样设计的优点是什么答:传统计算机在执行程序时,CPU总是相继地完成取指令和执行指令的动作,即,指令的提取和执行是串行进行的。
而8086CPU在功能上分成了EU和BIU两部分,BIU负责取指令,EU负责指令的执行,它们之间既互相独立又互相配合,使得8086可以在执行指令的同时进行取指令的操作,即实现了取指令和执行指令的并行工作,大大提高了CPU和总线的利用率,从而提高了指令的处理速度。
2.8086CPU中地址加法器的重要性体现在哪里?答:地址加法器是8086CPU的总线接口单元中的一个器件,在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件,地址加法器将两个16位寄存器中的逻辑地址移位相加,得到一个20位的实际地址,把存储器寻址空间从64K扩大到1M,极大地扩大了微型计算机的程序存储空间,从而大大提高了程序运行效率。
3.8086CPU中有哪些寄存器?分组说明用途。
哪些寄存器用来指示存储器单元的偏移地址?答:8086CPU中有8个通用寄存器A某、B某、C某、D某、SP、BP、SI、DI;两个控制寄存器IP、FL;四个段寄存器CS、DS、SS、ES。
8个通用寄存器都可以用来暂存参加运算的数据或中间结果,但又有各自的专门用途。
例如,A某专用做累加器,某些指令指定用它存放操作数和运算结果;C某为计数寄存器,在某些指令中做计数器使用;D某为数据寄存器;B某为基址寄存器,BP为基址指针,SI为源变址寄存器,DI为目的变址寄存器,这4个寄存器在数据寻址中用来存放段内偏移地址(有效地址)或段内偏移地址的一部分;SP为堆栈指示器,用来存放栈顶有效地址。
两个控制寄存器用来存放有关的状态信息和控制信息。
例如,标志寄存器FL用来存放状态标志和控制标志;而指令指针用来存放下一条要取指令的有效地址。
四个段寄存器用来存放段地址。
例如,CS寄存器用来存放代码段的段地址;DS寄存器用来存放数据段的段地址;SS寄存器用来存放堆栈段的段地址;ES寄存器用来存放扩展段的段地址。
计算机组成与原理第三章答案(精品)

第三章3.1十进制数化成地进制数和八进制数(无法精确表示时,二进制数取3位小数,八进制取1位小数)。
7+3/4,±3/64,73.5,725.9375,25.34解:(1)、(7+3/4):(7)10=(111)2(3/4)10=(0.00)2∴(7+3/4)10=(111.11)=(7.6)8(2)、(±3/64)10=(±0.000011)2=(±0.03)8(3)、(73)10=64+8+1=(1001001),(0.5)10=(0.1)2∴(73.5)10=(1001001.1)2=(111.4)8(4)、(725)10=512+128+64+16+4+1=(1011010101)2=(1325)8(0.9375)10=(0.1111)2=(0.74)8∴(725.9375)10=(1011010101.1111)2=(1325.74)8(5)、(25)10=(11001)2=(31)8(0.34)10=(0.011)2=(0.3)8∴(25.34)10=(11001.011)2=(31.3)83.2 把下列各数化成十进制数:(101.10011)2,(22.2)8,(AD.4)16,解:(1)(101.10011)2=22+20+2-1+2-4+2-5=(5.59375)10=(5+19/32)10(2)(123.123)4=42+2*41+3+4-1+2*4-2+3*4-3=(27.421875)10 =(27+27/64)10=(1+1/4)*(4+2*4+3)=27*(1/64+1)(3) (22.2)8=2*81+2+2*8-1=(10.25)10=(10+1/4)10(4)(AD.4) 16=10*16+13+4*16-1=(173.25)10=(173+1/4)10(5) (300.3)8=3*82+3*8-1=(192.375)10=(192+3/8)103.3 完成下列二进制运算:101.111+11.011,1001.10-110.01,101.11*11.01,101110111÷11013.4写出下列各地进制数的原码、补码和反码:0.1010,0,-0,-0.1010,0.1111,-0.0100答:x [x]原[x]补[x]反0.1010 0.1010 0.1010 0.10100 0.0000 0.0000 0.0000-0 1.0000 0.0000 1.1111-0.1010 1.1010 1.0110 1.01010.1111 0.1111 0.1111 0.1111-0.0100 1.0100 1.1100 1.10113.5 已知[X]原为下述各值,求[X]补:0.10100,1.10111,1.10110答:[x]原0.10100 1.10111 1.10110[x]补0.10100 1.01001 1.010103.6 已知[X]补为下述各值,求X(真值):0.1110,1.1100,0.0001,1.1111,1.0001答:[x]补0.1110 1.1100 0.0001 1.1111 1.0001x 0.1110 -0.0100 0.0001 -0.0001 -0.11113.7已知X=0.1011,Y= -0.0101,试求:[X]补,[-X]补,[Y]补,[-Y]补,[X/2]补,[X/4]补,[2X]补,[Y/2]补,[Y/4]补,[2Y]补,[-2Y]补答:[x]补=0.1011; [-x]补=1.0101; [y]补=1.1011; [-y]补=0.0101;[x/2]补=0.0101(1); [x/4]补=0.0010(11); [2x]补=1.0110(溢出);[y/2]补=1.1101(1); [y/4]补=1.1110(11); [2y]补=1.0110; [-2y]补=0.10103.8 设十进制数X=(+128.75)*2-10(1)若(Y)2=(X)10,用定点数表示Y值。
计算机组成原理习题第三章

计算机组成原理习题第三章第三章一.填空题1.在多级存储体系中,cache的主要功能是,虚拟存储器的主要功能是2.SRAM靠存储信息,DRAM靠存储信息。
存储器需要定时刷新。
3.动态半导体存储器的刷新一般有、和4.一个512KB的存储器,其地址线和数据线的总和是5.若RAM芯片里有1024个单元,用单译码方式,地址译码器有条输出线;用双译码方式,地址译码器有条输出线。
6.高速缓冲存储器中保存的信息是主存信息的7.主存、快速缓冲存储器、通用寄存器、磁盘、磁带都可用来存储信息,按存取时间由快至慢排列,其顺序是8.、和组成三级存储系统,分级的目的是9.动态半导体存储器的刷新一般有和两种方式,之所以刷新是因为10.用1K某1位的存储芯片组成容量为64K某8位的存储器,共需片,若将这些芯片分装在几块板上,设每块板的容量为4K某8位,则该存储器所需的地址码总位数是,其中位用于选板,位用于选片,位用于存储芯片的片内地址。
11.最基本的数字磁记录方式、、、、、和六种。
12.缓存是设在和之间的一种存储器,其速度匹配,其容量与有关。
13.Cache是一种存储器,用来解决CPU与主存之间不匹配的问题。
现代的Cache可分为和两级,并将和分开设置。
14.计算机系统中常用到的存储器有:(1)SRAM,(2)DRAM,(3)Flah,(4)EPROM,(5)硬盘存储器,(6)软盘存储器。
其中非易失的存储器有:具有在线能力的有;可以单字节修改的有:可以快速读出的存储器包括15.反映存储器性能的三个指标是、、和,为了解决这三方面的矛盾,计算机采用体系结构。
16.存储器的带宽是指,如果存储周期为TM,存储字长为n位则存储器带宽位,常用的单位是或为了加大存储器的带宽可采用、和17.一个四路组相联的Cache共有64块,主存共有8192块,每块32个字。
则主存地址中的主存字块标记为位,组地址为位,字块内地址为位。
18.在虚拟存储器系统中,CPU根据指令生成的地址是,经过转化后的地址是二.选择题1.在磁盘和磁带这两种磁介质存储器中,存取时间与存储单元的物理位置有关,按存储方式分A.二者都是顺序存取B.二者都是直接存取C.磁盘是直接存取,磁带是顺序存取D.磁带是直接存取,磁盘是顺序存取2.存储器进行一次完整的读写操作所需的全部时间称为A.存取时间B.存取周期C.CPU周期D.机器周期3.若存储周期250n,每次读出16位,则该存储器的数据传送率为A.4某106B/B.4MB/C.8某106B/D.8MB/4.用户程序所放的主存空间属于A.随机存取存储器B.只读存储器C.顺序存取存储器D.直接存取存储器5.以下哪种类型的存储器速度最快A.DRAMB.ROMC.EPROMD.SRAM6.下述说法中正确的是A.半导体RAM信息可读可写,且断电后仍能保持记忆B.动态RAM 是易失性RAM,而静态RAM中的存储信息是不易失C.半导体RAM是易失性RAM,但只要电源不断电所存信息是不丢失的D.半导体RAM是非易失性的RAM7.若数据在存储器中采用以低字节地址为字地址的存放方式,则十六进制数12345678H的存储字节顺序按地址由小到大依次为A.12345678B.78563412C.87654321D.341278568.在对破坏性读出的存储器进行读写操作时,为持续原存信息不变,必须辅以的操作是A.刷新B.再生C.写保护D.主存校验9.SRAM芯片,其容量为1024某8,除电源和接地端外,该芯片最少引出线数为A.16B.17C.20D.2110.存储器容量为32K某16,则A.地址线为16根,数据线为32根B.地址线为32根,数据线为16根C.地址线为15根,数据线为16根D.地址线为16根,数据线为15根11.某计算机字长为32位,存储器容量为4MB,按字编址,其寻址范围是0到A.220-1B.221-1C.223-1D.224-112.设机器字长为32位,一个容量为16MB的存储器,CPU按半字寻址,其可寻址的单元数是A.224B.223C.222D.22113.下列说法正确的是A.EPROM是可改写的,因而也是随机存储器的一种B.EPROM是可改写的,但它不能用作为随机存储器用C.EPROM只能改写一次,故不能作为随机存储器用D.EPROM是只能改写一次的只读存储器14.存储器采用部分译码法片选时A.不需要地址译码器B.不能充分利用存储器空间C.会产生地址重叠D.CPU的地址线全参与译码15.双端口存储器发生读写冲突的情况是A.左端口与右端口地址码不同B.左端口与右端口地址码相同C.左端口与右端口数据码相同D.左端口与右端口数据码不同16.如果一个存储单元被访问,则可能这个存储单元会很快的再次被访问,这称为A.时间局部性B.空间局部性C.程序局部性D.数据局部性17.在主存和CPU之间增加高速缓冲存储器的目的是A.解决CPU和主存之间的速度匹配问题B.扩大主存容量C.扩大CPU通用寄存器的数目D.既扩大主存容量又扩大CPU中通用寄存器的数量18.在程序的执行过程中,cache与主存的地址映射是由A.操作系统来管理的B.程序员调度的C.由硬件自动完成的D.由软硬件共同完成的19.容量为64块的cache采用组相连映射方式,字块大小为128个字,每4块为一组。
计算机组成原理第3章习题参考答案解析

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器,问 (1) 该存储器能存储多少字节的信息?(2) 如果存储器由512K ×8位SRAM 芯片组成,需要多少片? (3) 需要多少位地址作芯片选择? 解:(1) 该存储器能存储:字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器,则需要每4片为一组进行字长的位数扩展,然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器,其地址码为26位,若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间,并选用内存条结构形式,问; (1) 若每个内存条为16M ×64位,共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解:(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片, 共有4个内存条,故CPU 选择内存条用最高两位地址A 24和A 25通过2:4译码器实现;其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器,要求: (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ,CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解:(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器,需要用16448163264=⨯=⨯⨯K K 个芯片,其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31,其余同名引脚互连),需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入;然后再由4组进行存储器容量扩展,用高两位地址A 14、A 15通过2:4译码器实现4组中选择一组。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
第三章3.1十进制数化成地进制数和八进制数(无法精确表示时,二进制数取3位小数,八进制取1位小数)。
7+3/4,±3/64,73.5,725.9375,25.34解:(1)、(7+3/4):(7)10=(111)2(3/4)10=(0.00)2∴(7+3/4)10=(111.11)=(7.6)8(2)、(±3/64)10=(±0.000011)2=(±0.03)8(3)、(73)10=64+8+1=(1001001),(0.5)10=(0.1)2∴(73.5)10=(1001001.1)2=(111.4)8(4)、(725)10=512+128+64+16+4+1=(1011010101)2=(1325)8(0.9375)10=(0.1111)2=(0.74)8∴(725.9375)10=(1011010101.1111)2=(1325.74)8(5)、(25)10=(11001)2=(31)8(0.34)10=(0.011)2=(0.3)8∴(25.34)10=(11001.011)2=(31.3)83.2 把下列各数化成十进制数:(101.10011)2,(22.2)8,(AD.4)16,解:(1)(101.10011)2=22+20+2-1+2-4+2-5=(5.59375)10=(5+19/32)10(2)(123.123)4=42+2*41+3+4-1+2*4-2+3*4-3=(27.421875)10 =(27+27/64)10=(1+1/4)*(4+2*4+3)=27*(1/64+1)(3) (22.2)8=2*81+2+2*8-1=(10.25)10=(10+1/4)10(4)(AD.4) 16=10*16+13+4*16-1=(173.25)10=(173+1/4)10(5) (300.3)8=3*82+3*8-1=(192.375)10=(192+3/8)103.3 完成下列二进制运算:101.111+11.011,1001.10-110.01,101.11*11.01,101110111÷11013.4写出下列各地进制数的原码、补码和反码:0.1010,0,-0,-0.1010,0.1111,-0.0100答:x [x]原[x]补[x]反0.1010 0.1010 0.1010 0.10100 0.0000 0.0000 0.0000-0 1.0000 0.0000 1.1111-0.1010 1.1010 1.0110 1.01010.1111 0.1111 0.1111 0.1111-0.0100 1.0100 1.1100 1.10113.5 已知[X]原为下述各值,求[X]补:0.10100,1.10111,1.10110答:[x]原0.10100 1.10111 1.10110[x]补0.10100 1.01001 1.010103.6 已知[X]补为下述各值,求X(真值):0.1110,1.1100,0.0001,1.1111,1.0001答:[x]补0.1110 1.1100 0.0001 1.1111 1.0001x 0.1110 -0.0100 0.0001 -0.0001 -0.11113.7已知X=0.1011,Y= -0.0101,试求:[X]补,[-X]补,[Y]补,[-Y]补,[X/2]补,[X/4]补,[2X]补,[Y/2]补,[Y/4]补,[2Y]补,[-2Y]补答:[x]补=0.1011; [-x]补=1.0101; [y]补=1.1011; [-y]补=0.0101;[x/2]补=0.0101(1); [x/4]补=0.0010(11); [2x]补=1.0110(溢出);[y/2]补=1.1101(1); [y/4]补=1.1110(11); [2y]补=1.0110; [-2y]补=0.10103.8 设十进制数X=(+128.75)*2-10(1)若(Y)2=(X)10,用定点数表示Y值。
(2)设用21个二进制位表示浮点数,阶码用5位,其中阶符用1位,尾数用16位,其中符号用1位。
阶码底为2。
写出阶码和尾数均用原码表示的Y的机器数。
(3)写出阶码和尾数均用反码表示Y的机器数。
(4)写出阶码和尾数均用补码表示Y的机器数。
解:128.75*2-10(1)∵(128.75)10=(10000000.11)2∴(128.75*2-10=(0.001000000011)2∴Y=0.001000000011(2)设ES,E,MS,M各占1,4,1,15位.则原码:M=100000001100000,MS=0,E=0010,ES=1,∴Y的机器数(原码)为100100100000001100000(3)反码:111010100000001100000(4)补码:1111001000000011000003.9 设机器字长16位。
定点表示时,数值15位,符号位1位;浮点表示时,阶码6位,其中阶符1位;尾数10位,其中,数符1位;阶码底为2,试求:(1)定点原码整数表示时,最大正数,最小负数各是多少?(2)定点原码小数表示时,最大正数,最小负数各是多少?(3)浮点原码表示时,最大浮点数和最小浮点数各是多少?绝对值最小的呢(非0)?估算表示的十进制值的有郊数字位数。
解:字长16,定点;符号1,尾数15;浮点:阶5,阶浮1,数浮1,数9(1)定点原码整数,最大正数01┅1=215-1,最小负数11┄1=-(215-1)(绝对值最小为1)(2)定点原码小数,最大正数0.1┄1=1-2-15,最小负数1.1┄1=-(1-2-15)(3)浮点且均用原码(不一定规格化)最大浮点数231*(1-2-9)= 215-1*(1-2-9)= 231-222最小浮点数-231*(1-2-9)=-231+222绝对值最小浮点数231*2-9=2-40 有效数字位数(十进制): 2-9=10-6,E=9lg2=9*0.3010,约为33.10 设机器字长16位,阶码7位,其中阶符1位;尾数9位,其中数符1位(阶码底为2),若阶和尾数均用补码表示,说明在尾数规格化和不规格化两种情况下,它所能表示的最大正数、非零最小正数,绝对值最小的负数各是哪几个数?写出机器数,并给出十进制值(不采用隐藏位)。
若阶码用移码,尾数仍用补码,上述各值有变化吗?若有变化,请列出。
解:设不用隐藏位.阶6(阶浮1),补码:规格化非规格化最大正数 (1-2-8)*263同左最小正数 2-1*2-64 2-8*2-64=2-72绝对值最大负数-1*263=-263同左绝对值最小负数-(2-1+ 2-8)* 2-64 - 2-8 *2-64 =-2-72若用移码,上述各值无变化.但是,考虑到下溢处理,当阶为-64,就认为是下溢,也把尾数置成全0,化为机器零∴不能表示阶为-64的那些数.因此最小正数和绝对值最小负数变为:规格化非规格化最小正数 2-63 2-72 绝对值最小负数-(2-1 +2-8 )* 2-63 -2-713.11 按下列要求设计一个尽可能短的浮点数格式(阶的底取2);(1)数值范围为1.0×10±38(2)有效数字为十进制七位(3)0的机器数为全0解:1038约227∴阶取8位,含一个符号位。
10-7约2-20*2-4 =2-24∴尾数取24位,另加一个符号(数符)阶码采用移码,才能使0全为机器数。
∴浮点数格式为0 7 8 9 323.12 写出下列各数的移码+01101101,-11001101,-00010001,+00011101答:分别为1,01101101;0,00110011;0,11101111;1,000111013.13 用压缩十进制数串表示法表示下列十进制数:+66,-78,+254,-396,+1980,-1992答:数字+66 —78 +254 —396 +1980 —1992前分隔串2B3636 2D3739 2B323534 2D333936 2B31393830 2D31393932后嵌入串3636 3728 323534 333936 31393830 31393972压缩十进制串066C 078D 254C 396D 01980C 01992D3.14 已知X和Y ,求出8421码和余三码的[X ]补,[Y ]补,[-Y ]补。
(1) X=15,Y=8 (2) X=24, Y=-16.解:先按二进制整数补码的概念求出各数的补数,再按8421码和余3码的特点求出各补码。
补数:X Y-Y(1)015008992(2)024984016(3)925021979(4)962949051补码:(为简化起见,符号位用0表示正号,1表示负号)8421码余3码(1)X0,0001,0101 0,0100,1000Y 0,0000,1000 0,0011,1011-Y 1,1001,0010 1,1100,0101(2) X 0,0010,0100 0,0101,0111Y 1,1000,0100 1,1011,0111-Y 0,0001,0110 0,0100,1001(3)X 1,0010,0101 1,0101,1000Y 0,0010,0001 0,0101,0100-Y 1,0111,1001 1,1010,1100(4)X 1,0110,0010 1,1001,0101Y 1,0100,1001 1,0111,1100-Y0,0101,00010,1000,01003.15 用补码运算计算下列各组数的和。
(1)X=0.11001 Y=-10111 (2)X=0.10010 Y=0.110003.16 用补码运算计算下列各组数的差。
(1)X=-0.01111 Y=0.00101 (2) X=0.11011 Y=-0.100103.17 已知下述[X]移,[Y]移,用移码运算求[X+Y]移和[X-Y]移。
注意指出溢出情况。
(1)[X]移=01101111 [Y]移=10101011(2)[X]移=11101111 [Y]移=01010101[X+Y]移用[X]移+[Y]补实现。
采用双符号位。
移码高位符号位用了参与运算。
若运算结果高位符号位变为1,为溢出10表示上溢,11表示下溢。
下面给出的解中,都用补码运算实现[X+Y]补和[X-Y]补以进行验证。
(1)[X]移=01101111[Y]移=10101011解:[Y]补=00101011[X+Y]移=001101111[X+Y]补=001101111+000101011+000101011010011010010011010∴[X+Y]移=10011010[-Y]补=1 1010101[X-Y]移=001101111 [X+Y]补=00 1101111+00 0101011 +00 010101100 1000100 01 0011010(2)[X]移=1 1101111 [Y]移=0 1010101解:[Y]补=1 1010101[X+Y]移=01 1101111 [X+Y]补=00 1101111+11 1010101+11 1010101011000100 00 1000100[-Y]补=0 0101011[X-Y]移=01 1101111 [X-Y]补=00 1101111+00 0101011 +00 010101110 0011010 01 0011010结果上溢正溢出3.18用原码一位乘计算X=0.1101,Y=-0.1011的积X*Y3.19 用补码一位乘计算X=0.1010,Y=-0.0110的积X*Y3.203.213.22 X= -0.0100,Y=0.1000,用补码一位除,求X/Y的商。