集成电路工艺原理试题总体答案资料

合集下载

(完整版)集成电路工艺原理期末试题

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷(120分钟)一张A4纸开卷教师:邓小川一二三四五六七八九十总分评卷教师1、名词解释:(7分)答:Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。

特征尺寸:集成电路中半导体器件能够加工的最小尺寸。

Fabless:IC 设计公司,只设计不生产。

SOI:绝缘体上硅。

RTA:快速热退火。

微电子:微型电子电路。

IDM:集成器件制造商。

Chipless:既不生产也不设计芯片,设计IP内核,授权给半导体公司使用。

LOCOS:局部氧化工艺。

STI:浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少,是何家企业生产?请举出三个以上在这种工艺中所采用的新技术(与亚微米工艺相比)?(7分) 答:国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有:铜互联;Low-K材料;金属栅;High-K材料;应变硅技术。

3、集成电路制造工艺中,主要有哪两种隔离工艺?目前的主流深亚微米隔离工艺是哪种器件隔离工艺,为什么?(7分)答:集成电路制造工艺中,主要有局部氧化工艺-LOCOS;浅槽隔离技术-STI两种隔离工艺。

主流深亚微米隔离工艺是:STI。

STI与LOCOS工艺相比,具有以下优点:更有效的器件隔离;显著减小器件表面积;超强的闩锁保护能力;对沟道无侵蚀;与CMP兼容。

4、在集成电路制造工艺中,轻掺杂漏(LDD)注入工艺是如何减少结和沟道区间的电场,从而防止热载流子的产生?(7分)答:如果没有LDD形成,在晶体管正常工作时会在结和沟道区之间形成高电场,电子在从源区向漏区移动的过程中,将受此电场加速成高能电子,它碰撞产生电子空穴对,热电子从电场获得能量,造成电性能上的问题,如被栅氧化层陷阱俘获,影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场,把结中的最大电场位置与沟道中的最大电流路径分离,从而防止热载流子产生。

集成电路制造技术-原理与工艺 课后习题答案

集成电路制造技术-原理与工艺 课后习题答案

第二单元
3. 欲对扩散杂质起有效的屏蔽作用,对 SiO2 膜有何要求? 答:硅衬底上的 SiO2 要能够当做掩膜来实现定域扩散,需要 xSiO2 满足 下列条件: 预生长的 SiO2 膜具有一定的厚度, 同时杂质在衬底硅中的 扩散系数 DSi 要远远大于其在 SiO2 中的扩散系数 DSiO2,而且 SiO22 表 面杂质浓度与 Si/ SiO2 界面杂质浓度之比达到一定数值,可保证 SiO2 膜起到有效的掩膜作用。
是在高真空溅射时,在衬底正上方插入一块高纵横比 孔的平板,称为准直器。溅射原子的平均自由程足够 长,则在准直器与衬底之间几乎不会发生碰撞。因 此, 。 。 。
16.以铝互连系统作为一种电路芯片的电连系统时,若分别采用真空 蒸镀和磁控溅射工艺淀积铝膜, 应分别从哪几个方面来提高其台阶覆 盖特性? 真空蒸镀: 通过衬底加热和衬底旋转能够改善真空蒸镀的台阶覆盖特 性。P214
磁控溅射:充分升高衬底温度,在衬底上加射频电压,采用强迫填充 技术,采用准直溅射技术。P224
工艺 APCVD (常压 CVD) 反应简单 淀积速度快 低温 高纯度和均匀性, 一致的台阶覆盖能力,大 的硅片容量 优点 缺点 台阶覆盖能力差, 有颗粒沾污 低产出率 高温,低的淀积速率,需 要更多的维护,要求真空 系统支持 应用 低温二氧化硅 (掺杂或不掺杂).
LPCVD (低压 CVD) 等离子体辅助 CVD: 等离子体增强 CVD (PECVD) 高密度等离子体 CVD (HDPCVD)
6. 硅气相外延工艺采用的衬底不是准确的晶向 , 通常偏离 [100] 或 [111]等晶向一个小角度,为什么?
答: 在外延生长过程中, 外延气体进入反应器, 气体中的反应剂气相输运到衬底,
பைடு நூலகம்

集成电路工艺原理(考试题目与答案_广工版)

集成电路工艺原理(考试题目与答案_广工版)

集成电路工艺原理(考试题目与答案_广工版)1、将硅单晶棒制成硅片的过程包括哪些工艺?答:包括:切断、滚磨、定晶向、切片、倒角、研磨、腐蚀、抛光、清洗、检验。

2、切片可决定晶片的哪四个参数/答:切片决定了硅片的四个重要参数:晶向、厚度、斜度、翘度和平行度。

3、硅单晶研磨清洗的重要性。

答:硅片清洗的重要性:硅片表面层原子因垂直切片方向的化学键被破坏成为悬挂键,形成表面附近的自由力场,极易吸附各种杂质,如颗粒、有机杂质、无机杂质、金属离子等,造成磨片后的硅片易发生变花发蓝发黑等现象,导致低击穿、管道击穿、光刻产生针孔,金属离子和原子易造成pn结软击穿,漏电流增加,严重影响器件性能与成品率45、什么是低K材料?答:低K材料:介电常数比SiO2低的介质材料46、与Al 布线相比,Cu 布线有何优点?答:铜作为互连材料,其抗电迁移性能比铝好,电阻率低,可以减小引线的宽度和厚度,从而减小分布电容。

4、硅片表面吸附杂质的存在状态有哪些?清洗顺序?答:被吸附杂质的存在状态:分子型、离子型、原子型清洗顺序:去分子-去离子-去原子-去离子水冲洗-烘干、甩干5、硅片研磨及清洗后为什么要进行化学腐蚀,腐蚀的方法有哪些?答:工序目的:去除表面因加工应力而形成的损伤层及污染腐蚀方式:喷淋及浸泡6、CMP(CMP-chemical mechanical polishing)包括哪些过程?答:包括:边缘抛光:分散应力,减少微裂纹,降低位错排与滑移线,降低因碰撞而产生碎片的机会。

表面抛光:粗抛光,细抛光,精抛光7、SiO2按结构特点分为哪些类型?热氧化生长的SiO2属于哪一类?答:二氧化硅按结构特点可将其分为结晶形跟非结晶形,热氧化生长的SiO2为非结晶态。

8、何谓掺杂?答:在一种材料(基质)中,掺入少量其他元素或化合物,以使材料(基质)产生特定的电学、磁学和光学性能,从而具有实际应用价值或特定用途的过程称为掺杂。

9、何谓桥键氧,非桥键氧?它们对SiO2密度有何影响?答:连接两个Si—O四面体的氧原子称桥联氧原子,只与一个四面体连接的氧原子称非桥联氧原子。

《集成电路工艺原理》课程+试题库

《集成电路工艺原理》课程+试题库

一、填空题(30分=1分*30)10题/章晶圆制备1.用来做芯片的高纯硅被称为(半导体级硅),英文简称(GSG ),有时也被称为(电子级硅)。

2.单晶硅生长常用(CZ法)和(区熔法)两种生长方式,生长后的单晶硅被称为(硅锭)。

3.晶圆的英文是(wafer ),其常用的材料是(硅)和(锗)。

4.晶圆制备的九个工艺步骤分别是(单晶生长)、整型、(切片)、磨片倒角、刻蚀、(抛光)、清洗、检查和包装。

5.从半导体制造来讲,晶圆中用的最广的晶体平面的密勒符号是(100 )、(110 )和(111 )。

6.CZ直拉法生长单晶硅是把(融化了的半导体级硅液体)变为(有正确晶向的)并且(被掺杂成p型或n型)的固体硅锭。

7.CZ直拉法的目的是(实现均匀掺杂的同时并且复制仔晶的结构,得到合适的硅锭直径并且限制杂质引入到硅中)。

影响CZ直拉法的两个主要参数是(拉伸速率)和(晶体旋转速率)。

8.晶圆制备中的整型处理包括(去掉两端)、(径向研磨)和(硅片定位边和定位槽)。

9.制备半导体级硅的过程:1(制备工业硅);2(生长硅单晶);3(提纯)。

氧化10.二氧化硅按结构可分为()和()或()。

11.热氧化工艺的基本设备有三种:(卧式炉)、(立式炉)和(快速热处理炉)。

12.根据氧化剂的不同,热氧化可分为(干氧氧化)、(湿氧氧化)和(水汽氧化)。

13.用于热工艺的立式炉的主要控制系统分为五部分:(工艺腔)、(硅片传输系统)、气体分配系统、尾气系统和(温控系统)。

14.选择性氧化常见的有(局部氧化)和(浅槽隔离),其英语缩略语分别为LOCOS和(STI )。

15.列出热氧化物在硅片制造的4种用途:(掺杂阻挡)、(表面钝化)、场氧化层和(金属层间介质)。

16.可在高温设备中进行的五种工艺分别是(氧化)、(扩散)、()、退火和合金。

17.硅片上的氧化物主要通过(热生长)和(淀积)的方法产生,由于硅片表面非常平整,使得产生的氧化物主要为层状结构,所以又称为(薄膜)。

1+X集成电路理论考试题及答案

1+X集成电路理论考试题及答案

1+X集成电路理论考试题及答案一、单选题(共39题,每题1分,共39分)1.封装工艺的电镀工序中,完成前期的清洗后,下一步操作是()。

A、高温退火B、电镀C、装料D、后期清洗正确答案:B2.湿度卡的作用是( )。

A、去潮湿物质中的水分B、可以防止静电C、起到防水的作用D、显示密封空间的湿度状况正确答案:D答案解析:湿度卡是用来显示密封空间湿度状况的卡片。

3.“对刀”操作时,点击显示屏上主菜单的()按钮,使承载盘真空从关闭状态转为开启状态。

A、θ角度调整B、开始C、Work SetD、Manual Align正确答案:C答案解析:点击显示屏上主菜单的“Work Set”(设置)按钮,使承载盘真空从关闭状态转为开启状态。

点击显示屏上的“Manual Align”(手动对位)按钮,界面跳转到“切割道调整界面”。

点击“4.利用平移式分选机进行芯片分选时,吸嘴从()上吸取芯片,然后对芯片进行分选。

A、入料梭B、收料盘C、出料梭D、待测料盘正确答案:C5.如果遇到需要加温的晶圆,对晶圆的加温是在扎针调试( )。

A、之前B、之后C、过程中D、都可以正确答案:A答案解析:根据热胀冷缩的原理,需要加温的晶圆要在加温结束后再进行扎针调试。

若先进行扎针调试再加温可能会扎透铝层。

6.下列对芯片检测描述正确的是()。

A、集成电路测试是确保产品良率和成本控制的重要环节B、所有芯片的测试、分选和包装的类型相同C、测试完成后直接进入市场D、测试机分为数字测试机和模拟测试机正确答案:A7.口罩和发罩()。

A、需要定期清洗B、不得重复使用C、一周必须更换一次D、每天下班时放入消毒柜,下次对应取用正确答案:B答案解析:口罩和发罩不得重复使用,每天需穿戴全新的口罩和发罩。

8.待测芯片的封装形式决定了测试、分选和包装的不同类型,而不同的性能指标又需要对应的测试方案进行配套完成测试,测试完成后,经()即可进入市场。

A、运行测试后包装B、人工目检C、机器检测、人工目检D、人工目检、包装正确答案:D9.下列语句的含义是()。

电子与通信技术:集成电路工艺原理考试资料(题库版)

电子与通信技术:集成电路工艺原理考试资料(题库版)

电子与通信技术:集成电路工艺原理考试资料(题库版)1、问答题简述引线框架材料?正确答案:引线框架作为集成电路的芯片载体,是一种借助于键合材料(金丝、铝丝、铜丝)实现芯片内部电路引出端与外引线的电气连接,形成电气回路的关(江南博哥)键结构件,它起到了和外部导线连接的桥梁作用。

引线框架材料的要求为:热匹配,良好的机械性能,导电、导热性能好,使用过程无相变,材料中杂质少,低价,加工特性和二次性能好。

2、问答题简述MCM的概念、分类与特性?正确答案:概念:将多块半导体裸芯片组装在一块布线基板上的一种封装。

分类:MCM-L是采用片状多层基板的MCM、MCM-C是采用多层陶瓷基板的MCM、MCM-D是采用薄膜技术的MCM。

特性:尺寸小、技术集成度高、数据速度和信号质量高、可靠性高、成本低、PCB板设计简化、提高圆片利用率、降低投资风险。

可大幅度提高电路连线密度,增加封装效率;可完成轻、薄、短、小的封装设计;封装的可靠性提升。

3、问答题矩形片式电阻由哪几部分组成?各部分的主要作用是什么?正确答案:基板:基板要具有良好的电绝G8P-1A4PDC12缘性、导热性和机械强度高等特征。

一般基板的材科多采用高纯度的(96%)AL203陶瓷。

其工艺要求表面平整、划线准确,以确保电阻、电极浆料印制到位。

电极:片式电阻器一般都采用三层电极结构,最内层的是内层电极,它是连接电阻体位于中间层的是中间电极,它是镀镍(Ni)层,也被称为阻挡层,其主要作用是提高电阻器在焊接时的耐热性,避免造成内层电极被溶蚀。

位于最外层的是外层电极,它也被称为可焊层,该层除了使电极具有良好的可焊性外,还可以起到延长电极保存期的作用。

通常,外层电极采用锡一铅(S。

-PB.合金电镀而成。

电阻膜:电阻膜是采用具有一定电阻率的电阻浆料印制在陶瓷基板上,然后再经过烧结而成的厚膜电阻。

保护层:保护层位于电阻膜的外部,主要起保护作用。

它通常可以细分为封包玻璃保护膜、玻璃釉涂层和标志玻璃层。

集成电路制造工艺与原理期末答卷

集成电路制造工艺与原理期末答卷

1) 举例回答集成电路主要集成了哪些器件?【5分】•2) 最少给出两个集成电路选用硅半导体的理由。

【5分】•3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净? 【5分】•4) 常见的半导体的沾污有哪些种类?【5分】•5) 说明正光刻胶和负光刻胶在曝光过程中的变化和区别。

【5分】•6) 为什么要进行曝光前和曝光后烘焙、怎样提高光刻分辨率?【10分】•7) 请详细回答,硅片在大气中会自然氧化,从洗净工艺的角度,这属于一种沾污,采用什么工艺即可洗净这种沾污而又不损坏硅?【10分】•8) 在刻蚀工艺中,由于电极附近鞘层领域的存在,电极附近只有正电荷存在,请用泊松方程解释,在一个周期内电极附近的电场方向总是指向电极。

【10分】•9) 在电极形成工艺中,用到金属Ti,请详尽说明金属Ti的特性,以及金属Ti在集成电路电极结构中的作用! 【15分】•10) 以CMOS的nMOS形成工艺为例来说明,在离子注入工艺中用了多道该工艺步骤,这些步骤有什么目的或起到什么作用。

【15分】•11) 等离子体是现代集成电路工艺中不可或缺的加工手段和材料,根据你的理解和掌握,请就等离子体在集成电路工艺中有哪些应用进行详细的阐述。

【15分】1) 举例回答集成电路主要集成了哪些器件? 【5分】答:集成电路主要集成了晶体管、二极管、电阻和电容。

2) 最少给出两个集成电路选用硅半导体的理由。

【5分】答:(1)硅存量丰富,是地球上第二丰富的元素,占到地壳成分的25%,经合理加工,能够提纯到半导体制造所需的足够高的纯度而消耗更低的成本。

(2)硅熔点高,可以承受更加高温的工艺,相当于放宽了工艺要求。

(3)硅表面会自然生成氧化硅,它是一种高质量、稳定的电绝缘材料,而且能充当优质的化学阻挡层以保护硅不受外部玷污。

生长稳定的薄层氧化硅材料的能力是制造高性能金属 - 氧化物半导体(MOS)器件的根本。

3) 在清洗过程中用到的进入冲洗池的纯净水的电阻(率)在出水口处为多大时说明硅片已经被洗净?在清洗过程中纯净水的电阻率为18MΩ时说明硅片已经被洗净。

集成电路工艺原理答案2-5

集成电路工艺原理答案2-5

第二次作业1.(1)随着MOS 器件尺寸不断缩小,栅氧化层的厚度也必须同时减薄。

在此情况下,请问MOS 器件对Na +的玷污的敏感度是增加了还是降低了,为什么?(2)在栅氧化层厚度不断减薄的情况下,对于硅片衬底的掺杂(或者器件沟道区的阈值电压的调整注入),必须采用什么样的措施才能保证器件的阈值电压不变,为什么?答:(1)根据阈值电压2TH FB f oxoxV V φ=+ 当t ox 减小时,C ox 会增加,所以此时同样的载流子数量Q M 对V TH 有更小的影响,即MOS 器件对Na +的玷污敏感度会降低。

(2)通过上面的分析,可知,在t ox 减薄时,,C ox 增大,为使V TH 保持不变,衬底(或沟道区掺杂浓度N A 必须增大。

2.2、基于使水(H 2O )中的氧(O 2)含量达到饱和并以此作为氧化剂的方法,目前已经提出了一种新的清洗程序,即采用H 2O/O 2取代H 2O 2。

假定硅片受到了微量的金、铁和铜原子的玷污,这种新清洗工艺能够有效去除杂质吗?为什么?答:如课文所述,清洗硅片表面金属离子包含了下面的化学原理: z e M Mz +−←⎯→+所以清洗金属离子机理就是使金属离子氧化变成可溶性离子,从而洗去,利用氧化剂来实现清洗硅片就要求此氧化剂的标准氧化势要低于被还原的金属离子,从而使金属离子失去电子。

从下表可知:O 2/H 2O 的氧化势大于Au ,低于Cu 和Fe ,所以O 2/H 2O 氧化剂可以去掉Cu 和Fe ,但无法去除金。

第三次作业1. 对于NA =0.6的曝光系统,设K1=0.6,K2=0.5,考虑100nm -1000nm 之间的波长,计算其在不同的曝光波长下的理论分辨率和焦深,并作图,图中标出常用的光刻波长(i 线,g 线,KrF ,ArF ),根据计算和图,请说明ArF 对于0.13um 和0.1um 技术是否足够?答:根据公式:10.60.6R k NAλλ==和2220.5()(0.6)DOF k NA λλ=±=±对g 线:λ=436nm ,则R =436nm ,DOF =605.6nm 对i 线:λ=365nm ,则R =365nm ,DOF =506.9nm 对KrF: λ=248nm ,则R =248nm ,DOF =344.4nm 对ArF :λ=193nm ,则R =193nm ,DOF =268.0nm 所得图如下所示:2. 假定某种光刻胶可以MTF =0.3分辨图形,如果曝光系统NA =0.4,S =0.5,则采用i线光源时光刻分辨的最小尺寸是多少?答:由ppt 讲义上图知:MTF =0.3,S =0.5时,对应空间频率y =0.57y o i 线λ=365nm ,00.41.80/0.610.61*365NA y u nmλ===m 即分辨率是每um 1.80×0.57=1.02条所以最小线条的分辨尺寸为1/2pitch =0.49um ,pitch =0.98um第四次作业1. 根据表格1中给定的值计算光刻胶Az -1450的4个波长的CMTF 。

《集成电路设计原理》试卷及答案

《集成电路设计原理》试卷及答案

电科《集成电路原理》期末考试试卷一、填空题1.(1分) 年,第一次观测到了具有放大作用的晶体管。

2.(2分)摩尔定律是指 。

3.集成电路按工作原理来分可分为 、 、 。

4.(4分)光刻的工艺过程有底膜处理、涂胶、前烘、 、 、 、 和去胶。

5.(4分)MOSFET可以分为 、 、 、 四种基本类型。

6.(3分)影响MOSFET 阈值电压的因素有: 、 以及 。

7.(2分)在CMOS 反相器中,V in ,V out 分别作为PMOS 和NMOS 的 和 ; 作为PMOS 的源极和体端, 作为NMOS 的源极和体端。

8.(2分)CMOS 逻辑电路的功耗可以分为 和 。

9.(3分)下图的传输门阵列中5DD V V =,各管的阈值电压1T V V =,电路中各节点的初始电压为0,如果不考虑衬偏效应,则各输出节点的输出电压Y 1= V ,Y 2= V ,Y 3= V 。

DD 13210.(6分)写出下列电路输出信号的逻辑表达式:Y 1= ;Y 2= ;Y 3= 。

AB Y 1AB23二、画图题:(共12分)1.(6分)画出由静态CMOS电路实现逻辑关系Y ABD CD=+的电路图,要求使用的MOS管最少。

2.(6分)用动态电路级联实现逻辑功能Y ABC=,画出其相应的电路图。

三、简答题:(每小题5分,共20分)1.简单说明n阱CMOS的制作工艺流程,n阱的作用是什么?2.场区氧化的作用是什么,采用LOCOS工艺有什么缺点,更好的隔离方法是什么?3.简述静态CMOS 电路的优点。

4.简述动态电路的优点和存在的问题。

四、分析设计题:(共38分1.(12分)考虑标准0.13m μ CMOS 工艺下NMOS 管,宽长比为W/L=0.26/0.13m m μμ,栅氧厚度为2.6ox t nm =,室温下电子迁移率2220/n cm V s μ=,阈值电压T V =0.3V,计算 1.0GS V =V 、0.3DS V =V 和0.9V 时D I 的大小。

集成电路制造技术-原理与工艺 课后习题答案

集成电路制造技术-原理与工艺 课后习题答案

第一单元:3.比较硅单晶锭CZ,MCZ和FZ三种生长方法的优缺点。

答:CZ直拉法工艺成熟,可拉出大直径硅棒,是目前采用最多的硅棒生产方法。

但直拉法中会使用到坩埚,而坩埚的使用会带来污染。

同时在坩埚中,会有自然对流存在,导致生长条纹和氧的引入。

直拉法生长多是采用液相掺杂,受杂质分凝、杂质蒸发,以及坩埚污染影响大,因此,直拉法生长的单晶硅掺杂浓度的均匀性较差。

MCZ磁控直拉法,在CZ法单晶炉上加一强磁场,高传导熔体硅的流动因切割磁力线而产生洛仑兹力,这相当于增强了熔体的粘性,熔体对流受阻。

能生长无氧、均匀好的大直径单晶硅棒。

设备较直拉法设备复杂得多,造价也高得多,强磁场的存在使得生产成本也大幅提高。

FZ悬浮区熔法,多晶与单晶均由夹具夹着,由高频加热器产生一悬浮的溶区,多晶硅连续通过熔区熔融,在熔区与单晶接触的界面处生长单晶。

与直拉法相比,去掉了坩埚,没有坩埚的污染,因此能生长出无氧的,纯度更高的单晶硅棒。

6.硅气相外延工艺采用的衬底不是准确的晶向,通常偏离[100]或[111]等晶向一个小角度,为什么?答:在外延生长过程中,外延气体进入反应器,气体中的反应剂气相输运到衬底,在高温衬底上发生化学反应,生成的外延物质沿着衬底晶向规则地排列,生长出外延层。

气相外延是由外延气体的气相质量传递和表面外延两个过程完成的。

表面外延过程实质上包含了吸附、分解、迁移、解吸这几个环节,表面过程表明外延生长是横向进行的,是在衬底台阶的结点位置发生的。

因此,在将硅锭切片制备外延衬底时,一般硅片都应偏离主晶面一个小角度。

目的是为了得到原子层台阶和结点位置,以利于表面外延生长。

7. 外延层杂质的分布主要受哪几种因素影响?答:杂质掺杂效率不仅依赖于外延温度、生长速率、气流中掺杂剂的摩尔分数、反应室的几何形状等因素,还依赖于掺杂剂自身的特性。

另外,影响掺杂效率的因素还有衬底的取向和外延层结晶质量。

硅的气相外延工艺中,在外延过程中,衬底和外延层之间存在杂质交换现象,即会出现杂质的再分布现象,主要有自掺杂效应和互扩散效应两种现象引起。

《集成电路工艺原理》试题第7章

《集成电路工艺原理》试题第7章

第七章填空题1.当生长的外延层与衬底材料不同为外延;当生长的外延层与衬底材料相同为外延。

2.根据向衬底输送原子的方式,外延分类: 、和。

3.薄膜生长依靠晶体表面台阶的运动进行的。

4.在低阻材料上生长高阻外延层的工艺为。

5.在高阻材料上生长低阻外延层的工艺为。

6.实际外延温度选在区。

7.外延生长速率主要受析出硅原子过程和被释放出来的硅原子在衬底上生成的过程控制。

8.发生漂移和畸变的根本原因:硅的和腐蚀速率的。

9.晶面构造可以用三个特征来描述:、和。

答案1 异质,同质2 VPE,LPE,SPE3 横向运动4 正向外延5.反向外延6 高温区7 氢还原SiCl 4,单晶层8 生长,各向异性9平台,扭转,台阶选择题1.外延生长薄膜时,吸附原子必须到达位置才能开始横向生长。

BA.平台B. 扭转C. 台阶2.外延时,在低温区,生长速率对温度变化非常敏感,生长速率由控制。

CA.扩散速度B.气相质量输运C.表面化学反应3. 外延时,在高温区,生长速率对温度变化不敏感,生长速率由控制。

BA.扩散速度B.气相质量输运C.表面化学反应4.外延生长时,选用,均匀性较好。

AA.矩形腔B. 圆形腔C. A和B都好D.A和B都不好5.吸附原子所处位置稳定性排序:。

AA.扭转﹥台阶边缘﹥平台上 B. 平台上﹥台阶边缘﹥扭转C. 台阶边缘﹥扭转﹥平台上6. 在对多晶硅进行原位掺杂时,掺入杂质,会提高淀积速率。

BA. 磷B. 硼C. 硅D. 砷7. 一般认为,机制是决定保形覆盖的关键因素。

BA.入射B.再发射C.表面迁移8. 外延层生长时,在相同温度下,的生长率最高。

AA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 39 .外延层中的杂质原子在淀积时,当硅的生长速率保持恒定时,的掺入量随生长温度的上升而增加。

CA.AsB. PC. B10. 外延层生长时,在相同温度下,硅源的生长率最低。

BA. SiH 4B. SiCl 4C. Si H 2Cl 4D. SiHCl 311. 在任意特定的淀积温度下,都存在一个最大淀积率。

电子与通信技术:集成电路工艺原理考试题(强化练习)

电子与通信技术:集成电路工艺原理考试题(强化练习)

电子与通信技术:集成电路工艺原理考试题(强化练习)1、名词解释蒸发镀膜正确答案:加热蒸发源,使原子或分子从蒸发源表面逸出,形成蒸汽流并入射到硅片(衬底)表面,凝结形成固态薄膜。

2、名词解释恒定表面源扩散正确答案:在整个(江南博哥)扩散过程中,杂质不断进入硅中,而表面杂质浓度始终保持不变。

3、判断题外延就是在单晶衬底上淀积一层薄的单晶层,即外延层。

正确答案:对4、填空题制作通孔的主要工艺步骤是:1、();2、();3、()。

正确答案:第一层层间介质氧化物淀积;氧化物磨抛;第十层掩模和第一层层间介质刻蚀5、名词解释溅射镀膜正确答案:溅射镀膜是利用电场对辉光放电过程中产生出来的带电离子进行加速,使其获得一定的动能后,轰击靶电极,将靶电极的原子溅射出来,沉积到衬底形成薄膜的方法。

6、名词解释物理气相沉积正确答案:“物理气相沉积”通常指满意下面三个步骤的一类薄膜生长技术:A.所生长的材料以物理的方式由固体转化为气体;B.生长材料的蒸汽经过一个低压区域到达衬底;C.蒸汽在衬底表面上凝聚,形成薄膜。

7、问答题简述引线材料?正确答案:用于集成电路引线的材料,需要注意的特性为电特性、绝缘性质、击穿、表面电阻热特性,玻璃化转化温度、热导率、热膨胀系数,机械特性,扬氏模量、泊松比、刚度、强度,化学特性,吸潮、抗腐蚀。

8、判断题LPCVD反应是受气体质量传输速度限制的。

正确答案:对9、判断题刻蚀的高选择比意味着只刻除想要刻去的那一层材料。

正确答案:对10、判断题半导体级硅的纯度为99.9999999%。

正确答案:对11、判断题芯片上的物理尺寸特征被称为关键尺寸,即CD。

正确答案:对12、判断题电机电流终点检测不适合用作层间介质的化学机械平坦化。

正确答案:对13、判断题高阻衬底材料上生长低阻外延层的工艺称为正向外延。

正确答案:错14、判断题关键层是指那些线条宽度被刻蚀为器件特征尺寸的金属层。

正确答案:对15、问答题测试过程4要素?正确答案:检测:确定被测器件(DUT)是否具有或者不具有某些故障。

集成电路制造技术-原理与工艺课后习题答案

集成电路制造技术-原理与工艺课后习题答案

第一单元:3. 比较硅单晶锭CZ,MCZ和FZ三种生长方法的优缺点。

答:CZ直拉法工艺成熟,可拉出大直径硅棒,是目前采用最多的硅棒生产方法。

但直拉法中会使用到坩埚,而坩埚的使用会带来污染。

同时在坩埚中,会有自然对流存在,导致生长条纹和氧的引入。

直拉法生长多是采用液相掺杂,受杂质分凝、杂质蒸发,以及坩埚污染影响大,因此,直拉法生长的单晶硅掺杂浓度的均匀性较差。

MCZ磁控直拉法,在CZ法单晶炉上加一强磁场,高传导熔体硅的流动因切割磁力线而产生洛仑兹力,这相当于增强了熔体的粘性,熔体对流受阻。

能生长无氧、均匀好的大直径单晶硅棒。

设备较直拉法设备复杂得多,造价也高得多,强磁场的存在使得生产成本也大幅提高。

FZ 悬浮区熔法,多晶与单晶均由夹具夹着,由高频加热器产生一悬浮的溶区,多晶硅连续通过熔区熔融,在熔区与单晶接触的界面处生长单晶。

与直拉法相比,去掉了坩埚,没有坩埚的污染,因此能生长出无氧的,纯度更高的单晶硅棒。

6. 硅气相外延工艺采用的衬底不是准确的晶向, 通常偏离[100] 或[111] 等晶向一个小角度, 为什么?答:在外延生长过程中,外延气体进入反应器,气体中的反应剂气相输运到衬底,在高温衬底上发生化学反应,生成的外延物质沿着衬底晶向规则地排列,生长出外延层。

气相外延是由外延气体的气相质量传递和表面外延两个过程完成的。

表面外延过程实质上包含了吸附、分解、迁移、解吸这几个环节,表面过程表明外延生长是横向进行的,是在衬底台阶的结点位置发生的。

因此,在将硅锭切片制备外延衬底时,一般硅片都应偏离主晶面一个小角度。

目的是为了得到原子层台阶和结点位置,以利于表面外延生长。

7. 外延层杂质的分布主要受哪几种因素影响?答:杂质掺杂效率不仅依赖于外延温度、生长速率、气流中掺杂剂的摩尔分数、反应室的几何形状等因素,还依赖于掺杂剂自身的特性。

另外,影响掺杂效率的因素还有衬底的取向和外延层结晶质量。

硅的气相外延工艺中,在外延过程中,衬底和外延层之间存在杂质交换现象,即会出现杂质的再分布现象,主要有自掺杂效应和互扩散效应两种现象引起。

(完整版)集成电路工艺原理期末试题

(完整版)集成电路工艺原理期末试题

电子科技大学成都学院二零一零至二零一一学年第二学期集成电路工艺原理课程考试题A卷(120分钟)一张A4纸开卷教师:邓小川1、名词解释:(7分)答:Moore law:芯片上所集成的晶体管的数目,每隔18个月翻一番。

特征尺寸:集成电路中半导体器件能够加工的最小尺寸。

Fabless:IC 设计公司,只设计不生产。

SOI:绝缘体上硅。

RTA:快速热退火。

微电子:微型电子电路。

IDM:集成器件制造商。

Chipless:既不生产也不设计芯片,设计IP内核,授权给半导体公司使用。

LOCOS:局部氧化工艺。

STI:浅槽隔离工艺。

2、现在国际上批量生产IC所用的最小线宽大致是多少,是何家企业生产?请举出三个以上在这种工艺中所采用的新技术(与亚微米工艺相比)?(7分) 答:国际上批量生产IC所用的最小线宽是Intel公司的32nm。

在这种工艺中所采用的新技术有:铜互联;Low-K材料;金属栅;High-K材料;应变硅技术。

3、集成电路制造工艺中,主要有哪两种隔离工艺?目前的主流深亚微米隔离工艺是哪种器件隔离工艺,为什么?(7分)答:集成电路制造工艺中,主要有局部氧化工艺-LOCOS;浅槽隔离技术-STI两种隔离工艺。

主流深亚微米隔离工艺是:STI。

STI与LOCOS工艺相比,具有以下优点:更有效的器件隔离;显著减小器件表面积;超强的闩锁保护能力;对沟道无侵蚀;与CMP兼容。

4、在集成电路制造工艺中,轻掺杂漏(LDD)注入工艺是如何减少结和沟道区间的电场,从而防止热载流子的产生?(7分)答:如果没有LDD形成,在晶体管正常工作时会在结和沟道区之间形成高电场,电子在从源区向漏区移动的过程中,将受此电场加速成高能电子,它碰撞产生电子空穴对,热电子从电场获得能量,造成电性能上的问题,如被栅氧化层陷阱俘获,影响器件阈值电压控制。

LDD注入在沟道边缘的界面区域产生复杂的横向和纵向杂质剖面。

LDD降低的杂质浓度减小了结和沟道区间的电场,把结中的最大电场位置与沟道中的最大电流路径分离,从而防止热载流子产生。

集成电路制造工艺客观题复习含答案精选全文

集成电路制造工艺客观题复习含答案精选全文

可编辑修改精选全文完整版集成电路制造工艺客观题复习含答案化学汽相淀积的英文缩写是()。

[单选题]A.VPEB.CVD(正确答案)C.PVDSERPVD是指()。

[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅LPCVD的气压控制在()范围。

[单选题]A.10~100torrB.1~100torrC.0.01~1torr(正确答案)D.0.001~1torr低压化学汽相淀积的缩略语是()。

[单选题]A.APCVDB.LPCVD(正确答案)C.PECVDD.LCVD常压化学汽相淀积的缩略语是()。

[单选题]A.APCVD(正确答案)B.LPCVDC.PECVDD.LCVD等离子体增强化学汽相淀积的缩略语是()。

[单选题]A.APCVDB.LPCVDC.PEPVD(正确答案)D.LCVD激光诱导化学汽相淀积的缩略语是()。

[单选题]A.APCVDB.LPCVDC.PEPVDD.LCVD(正确答案)CVD的过程是()。

[单选题]A.排出-反应-扩散B.转移-介吸-反应-扩散C.输送-扩散-吸附-反应-介吸-转移-排出(正确答案)D.反应-吸附-转移VPE是指()。

[单选题]A.低压外延B.离子注入C.等离子体D.汽相外延(正确答案)物理汽相淀积的英文缩写是()。

[单选题]A.VPEB.CVDC.PVD(正确答案)SERPVD是指()。

[单选题]A.物理汽相淀积(正确答案)B.等离子体C.汽相外延D.二氧化硅Ti.Ta.Al.Cu.Pt对应的物质分别是()。

[单选题]A.钛.钽.铜.铝.铂B.钛.钽.铝.铜.铂(正确答案)C.钛.钽.铝.铜.金D.钛.钽.铝.铜.银蒸镀的过程为()。

[单选题]A.蒸发—气相质量输运—淀积成膜(正确答案)B.离化—气相质量输运—淀积成膜C.蒸发—离化—淀积成膜D.离化—挥发—淀积成膜薄膜对应的英文是()。

[单选题]A.siliconB.polyC.substrateD.film(正确答案)蒸发和溅射对应的英文是()。

(完整版)集成电路工艺原理试题总体答案

(完整版)集成电路工艺原理试题总体答案

目录一、填空题(每空1分,共24分) (1)二、判断题(每小题1.5分,共9分) (1)三、简答题(每小题4分,共28分) (2)四、计算题(每小题5分,共10分) (4)五、综合题(共9分) (5)一、填空题(每空1分,共24分)1.制作电阻分压器共需要三次光刻,分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。

2.集成电路制作工艺大体上可以分成三类,包括图形转化技术、薄膜制备技术、掺杂技术。

3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。

4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。

5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。

6.提拉出合格的单晶硅棒后,还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。

7.常规的硅材料抛光方式有:机械抛光,化学抛光,机械化学抛光等。

8.热氧化制备SiO2的方法可分为四种,包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。

9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷(As)、锑(Sb)等元素具有掩蔽作用。

10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。

11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。

12.常规平面工艺扩散工序中的恒定表面源扩散过程中,杂质在体内满足余误差函数分布。

常规平面工艺扩散工序中的有限表面源扩散过程中,杂质在体内满足高斯分布函数分布。

13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。

14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。

15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。

16.真空蒸发设备由三大部分组成,分别是真空系统、蒸发系统、基板及加热系统。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

目录一、填空题(每空1分,共24分) (1)二、判断题(每小题1.5分,共9分) (1)三、简答题(每小题4分,共28分) (2)四、计算题(每小题5分,共10分) (4)五、综合题(共9分) (5)一、填空题(每空1分,共24分)1.制作电阻分压器共需要三次光刻,分别是电阻薄膜层光刻、高层绝缘层光刻和互连金属层光刻。

2.集成电路制作工艺大体上可以分成三类,包括图形转化技术、薄膜制备技术、掺杂技术。

3.晶体中的缺陷包括点缺陷、线缺陷、面缺陷、体缺陷等四种。

4.高纯硅制备过程为氧化硅→粗硅→ 低纯四氯化硅→ 高纯四氯化硅→ 高纯硅。

5.直拉法单晶生长过程包括下种、收颈、放肩、等径生长、收尾等步骤。

6.提拉出合格的单晶硅棒后,还要经过切片、研磨、抛光等工序过程方可制备出符合集成电路制造要求的硅衬底片。

7.常规的硅材料抛光方式有:机械抛光,化学抛光,机械化学抛光等。

8.热氧化制备SiO2的方法可分为四种,包括干氧氧化、水蒸汽氧化、湿氧氧化、氢氧合成氧化。

9.硅平面工艺中高温氧化生成的非本征无定性二氧化硅对硼、磷、砷(As)、锑(Sb)等元素具有掩蔽作用。

10.在SiO2内和Si- SiO2界面存在有可动离子电荷、氧化层固定电荷、界面陷阱电荷、氧化层陷阱等电荷。

11.制备SiO2的方法有溅射法、真空蒸发法、阳极氧化法、热氧化法、热分解淀积法等。

12.常规平面工艺扩散工序中的恒定表面源扩散过程中,杂质在体内满足余误差函数分布。

常规平面工艺扩散工序中的有限表面源扩散过程中,杂质在体内满足高斯分布函数分布。

13.离子注入在衬底中产生的损伤主要有点缺陷、非晶区、非晶层等三种。

14.离子注入系统结构一般包括离子源、磁分析器、加速管、聚焦和扫描系统、靶室等部分。

15.真空蒸发的蒸发源有电阻加热源、电子束加热源、激光加热源、高频感应加热蒸发源等。

16.真空蒸发设备由三大部分组成,分别是真空系统、蒸发系统、基板及加热系统。

17.自持放电的形式有辉光放电、弧光放电、电晕放电、火花放电。

18.离子对物体表面轰击时可能发生的物理过程有反射、产生二次电子、溅射、注入。

19.溅射镀膜方法有直流溅射、射频溅射、偏压溅射、磁控溅射(反应溅射、离子束溅射)等。

20.常用的溅射镀膜气体是氩气(Ar),射频溅射镀膜的射频频率是13.56MHz。

21.CVD过程中化学反应所需的激活能来源有?热能、等离子体、光能等。

22.根据向衬底输送原子的方式可以把外延分为:气相外延、液相外延、固相外延。

23.硅气相外延的硅源有四氯化硅(SiCl4)、三氯硅烷(SiHCl3)、二氯硅烷(SiH2Cl2)、硅烷(SiH4)等。

24.特大规模集成电路(ULIC)对光刻的基本要求包括高分辨率、高灵敏度的光刻胶、低缺陷、精密的套刻对准、对大尺寸硅片的加工等五个方面。

25.常规硅集成电路平面制造工艺中光刻工序包括的步骤有涂胶、前烘、曝光、显影、坚膜、腐蚀、去胶等。

26.光刻中影响甩胶后光刻胶膜厚的因素有溶解度、温度、甩胶时间、转速。

27.控制湿法腐蚀的主要参数有腐蚀液浓度、腐蚀时间、腐蚀液温度、溶液的搅拌方式等。

28.湿法腐蚀Si所用溶液有硝酸-氢氟酸-醋酸(或水)混合液、KOH溶液等,腐蚀SiO2常用的腐蚀剂是HF溶液,腐蚀Si3N4常用的腐蚀剂是磷酸。

29.湿法腐蚀的特点是选择比高、工艺简单、各向同性、线条宽度难以控制。

30.常规集成电路平面制造工艺主要由光刻、氧化、扩散、刻蚀、离子注入(外延、CVD、PVD)等工艺手段组成。

31.设计与生产一种最简单的硅双极型PN结隔离结构的集成电路,需要埋层光刻、隔离光刻、基区光刻、发射区光刻、引线区光刻、反刻铝电极等六次光刻。

32.集成电路中隔离技术有哪些类?二、判断题(每小题1.5分,共9分)1.连续固溶体可以是替位式固溶体,也可以是间隙式固溶体(×)2.管芯在芯片表面上的位置安排应考虑材料的解理方向,而解理向的确定应根据定向切割硅锭时制作出的定位面为依据。

(√)3.当位错线与滑移矢量垂直时,这样的位错称为刃位错,如果位错线与滑移矢量平行,称为螺位错(√)4.热氧化过程中是硅向二氧化硅外表面运动,在二氧化硅表面与氧化剂反应生成二氧化硅。

(×)5.热氧化生长的SiO2都是四面体结构,有桥键氧、非桥键氧,桥键氧越多结构越致密,SiO2中有离子键成份,氧空位表现为带正电。

(√)6.SiO2中5价的网络形成者可使结构强度增加,而3价的网络形成者可使结构强度减小(√)7.SiO2作为扩散掩蔽膜需要满足一定的厚度要求。

(√)8.硅热氧化形成SiO2体积将增加约1倍(√)9.温度对氧化速率常数A、B都有影响,压强只影响氧化速率常数B。

(√)10.在常规热氧化工艺中干氧氧化的速度最快。

(×)11.半导体器件生产中所制备的二氧化硅薄膜属于无定形二氧化硅。

(√)12.二氧化硅膜能有效的对扩散杂质起掩蔽作用的基本条件是杂质在硅中的扩散系数大于在二氧化硅中的扩散系数。

(√)13.预淀积扩散是为了提供足够的杂质总量,而再分布扩散是为了达到需要的扩散深度并同时在硅的表面获得一定厚度的氧化层。

(√)14.基区主扩散属于有限表面源扩散。

(√)15.杂质在硅晶体中的扩散机制主要有两种:间隙式扩散、替位式扩散。

其中间隙式扩散比替位式扩散困难。

(×)16.替位式扩散就是替位杂质和邻近晶格位置上的原子互换。

(×)17.热扩散掺杂的工艺可以一步实现。

(×)18.离子注入工艺中被掺杂的材料称为靶,靶材料可以是晶体,也可以是非晶体,非晶靶也称为无定形靶。

(√)19.有限表面源扩散与离子注入的杂质分布都满足高斯函数,两种掺杂工艺杂质最高浓度位置都在硅片表面。

(×)20.离子注入工艺中入射离子能量低于临界能量时核阻止本领占主导,高于临界能量时电子阻止本领占主导(√)21.蒸发镀膜中电阻加热源可分为直接加热源和间接加热源,其中直接加热源的加热体和待蒸发材料的载体为同一物体;而间接加热源是把待蒸发材料放入坩埚中进行间接加热。

(√)22.蒸发镀膜中电阻加热源可分为直接加热源和间接加热源,其中间接加热源是把待蒸发材料放入坩埚中,对坩埚进行间接加热。

(√)23.常用的溅射镀膜方法有直流溅射、射频溅射、磁控溅射,其中磁控溅射的气压最低、靶电流密度最高。

(√)24.CVD系统包括热壁式CVD系统和冷壁式CVD系统,在冷壁式CVD系统中侧壁温度与沉底温度相等。

(×)25.实现对CVD淀积多晶硅掺杂主要有三种工艺:扩散、离子注入、原位掺杂。

由于原位掺杂比较简单,所以被广泛采用。

(×)26.LPCVD系统中淀积速率是受表面反应控制的,APCVD系统中淀积速率受质量输运控制(√)27.相同掺杂浓度下,多晶硅的电阻率比单晶硅的电阻率高得多(√)28.LPCVD多晶硅和氮化硅等薄膜易形成保形覆盖,在低温APCVD中,非保形覆盖一般比较常见。

(√)29.PSG高温回流需要的温度要比BPSG高(√)30.通常称在低阻衬底材料上生长高阻外延层的工艺为正向外延,反之称为反向外延。

(√)31.在紫外光曝光、X射线曝光、电子束曝光技术中可实现直写式曝光不需要掩模版的是X射线曝光技术。

(×)32.制备光刻掩膜版,希望黑白区域间的过渡区越大越好。

(×)33.满足双极晶体管的正常工作,需要晶体管的基区非常薄,小于少子的扩散长度才可,这样使扩散远远大于复合。

(√)34.集成电路制造工艺中隔离扩散的深度可以不超过外延层的厚度。

(×)35.PN结隔离所依据的基本原理是利用PN结正向偏置时的高阻性。

(×)三、简答题(每小题4分,共28分)1.金刚石晶格{111}双层密排面具有的性质。

2.为什么硅单晶在生长、化学腐蚀、解理、扩散速度等方面具有各向异性的特点?3.画图说明硅晶体的原子排列情况。

4.固溶度。

5.饱和蒸气压。

6.硅片主、副定位面的主要作用。

7.硅片加工过程中倒角工序的作用。

8.、举例说明SiO2在IC中的作用?9.热氧化过程经过哪几个步骤?10.如图所示为在640Torr的水汽氧化时,(111)晶面硅和(100)晶面硅氧化层厚度与氧化时间、温度的关系,分析为何随着温度升高、时间延长不同晶面硅的氧化层厚度差异减小。

11.实际制备较厚的SiO2薄膜时为何多采用干-湿-干相结合的方法?12.氧化工艺中的杂质分凝现象。

13.扩散工艺。

14.常规高温扩散过程中的恒定表面源扩散与有限表面源扩散两扩散条件主要区别在哪里?15.实际扩散工艺为何多采用两步扩散工艺来完成?16.简述投射式气体浸没激光掺杂技术的原理。

17.离子注入。

18.离子注入技术的主要特点?19.离子注入过程中轻离子和重离子引起的损伤有何不同?20.热退火及其作用,常规退火有哪些缺点?21.对比说明真空蒸发与溅射的特点。

22.真空蒸发法制备薄膜需要通过几个基本过程:23.膜中电阻加热源对加热材料的要求有哪些?24.制备薄膜与蒸发法相比突出的特点是什么?25.自持放电的条件及物理意义。

26.等离子体:27.射频辉光放电的特点:28.溅射镀膜法:29.溅射阈值30.磁控溅射的特点:31.为何任何处于等离子体中的物体相对于等离子体来讲都呈现出负电位,并且在物体的表面附近出现正电荷积累?32.射频溅射中每个电极都可能因自偏压效应而受到离子轰击发生溅射,如何减小对衬底的轰击?33.溅射率。

34.化学气相淀积(Chemical Vapor Deposition)CVD?化学气相淀积,简称CVD,是集成电路工艺中用来制备薄膜的一种方法,这种方法是把含有薄膜元素的气态反应剂或者液态反应剂的蒸汽,以合理的流速引入反应室,在衬底表面发生化学反应并在衬底表面淀积薄膜35.化学气相淀积过程的步骤?36.边界层?37.化学气相淀积的二氧化硅薄膜在ULSI中的应用:?38.CVD化学反应必须满足的条件有哪些?39.CVD系统通常包括哪些子系统?(1)气态源或液态源,(2)气体输入管道,(3)气体流量控制系统,(4)反应室,(5)基座加热及控制系统(有些系统的反应复活能通过其他方法引入),(6)温度控制及测量系统等。

40.多晶硅薄膜的在集成电路制造中的应用有哪些?41.CVD工艺中,何谓保形覆盖?42. 外延指在单晶衬底(如硅片上)按衬底晶向生长单晶薄膜的工艺过程。

43. 选择外延指利用外延生长的基本原理,以及硅在绝缘体上很难核化成*的特性,在硅表面的特定区域生长外延层而其他区域部生长的技术44. SOS 技术通常也称在**衬底材料上生长高阻外延层的工艺为正向外延,反之称为反向外延,如果生长的外延层和衬底是同一种材料,那么这种工艺就叫做同质外延外延生长的薄膜材料与沉底材料不同,或者说生长化学组分,甚至物理结构与陈地完全不同的外延层,相应工艺就叫做异质外延45. 分子束外延是一种在超高真空下的蒸发技术,是利用蒸发源提供的定向分子束或原子束撞击到清洁的衬底表面上生成外延层的工艺过程46. 硅外延工艺中减小自掺杂效应的方法有哪些?47. 光刻。

相关文档
最新文档