北京科技大学计算机体系结构总复习汇总(无重复带计算)

一、名词解释

1、Cache 2:1 经验规则：大小为N的直接映像Cache的失效率约等于大小为N/2的两路组相联Cache的失效率。

2、计算机体系结构：指那些对程序员可见的系统属性，还包括设计思想与体系结构。

3、同构型多处理机：由多个同类型，至少担负同等功能的处理机组成，同时处理同一作业中能并行执行的多个任务。

4、通道处理机：能够执行有限I/O指令，并且能够被多台外围设备共享的小型DMA专用处理机。

5、堆栈型机器：其CPU中存储操作数的主要单元是堆栈。

6、Victim Cache：在Cache与下一级存储器的数据通路之间增设一个全相联的小Cache，用来存放由于失效而被丢弃（替换）的那些块。

7、RAID：廉价磁盘冗余阵列或独立磁盘冗余阵列

8、累加器型机器：其CPU中存储操作数的主要单元是累加器

9、透明性：在计算机技术中，对本来存在的事物或属性，但从某种角度看又好象不存在的概念称为透明性。

10、向量处理机：面向向量型并行计算，以流水线结构为主的并行处理计算机。

11、通用寄存器型机器：CPU中存储操作数的主要单元是通用寄存器。

12、虚拟Cache：访问Cache的索引和标识都是虚拟地址的一部分。

13、机群：机群是一种价格低廉、易于构建、可扩放性极强的并行计算机系统。它由多台同构或异构的独立计算机通过高性能网络或局域网互连在一起，协同完成特定的并行计算任务。从用户的角度来看，机群就是一个单一、集中的计算资源。

14、定向技术：当流水线中出现数据冲突时，可以将计算结果从其产生的地方直接送到其他指令中需要它的地方，或所有需要它的功能单元，避免暂停。

15、系列机：由同一厂家生产的具有相同的系统结构，但具有不同组成和实现的一系列不同型号的机器。

16、强制性失效：当第一次访问一个块时，该块不在Cache中，需从下一级存储器中调入Cache，这就是强制性失效。

17、失效率：CPU在第一级存储器中找不到所需数据的概率。

18、数据相关：对于两条指令i（在前）和j（在后），如果下述条件之一成立，则称指令j 与指令i数据相关：

（1）指令j使用指令i产生的结果；

（2）指令j与指令k数据相关，而指令k又与指令i数据相关。

19、失效开销：CPU向第二级存储器发出访问请求到把这个数据块调入第一级存储器所需的时间。

20、容量失效：如果程序执行时所需的块不能全部调入Cache中，则当某些块被替换后，若又重新被访问，就会发生失效。这种失效称为容量失效。

21、通道：①传输信息的数据通路。②计算机系统中传送信息和数据的装臵。

22、指令级并行：并行执行两条或两条以上的指令。

1、Cache失效可以分为（强制失效）、（冲突失效）和（容量失效）三种。

2、说出三种对计算机发展非常关键的实现技术:(逻辑电路) 、(磁盘)和(网络) 。

3、2:1 Cache经验规则是指大小为N的（直接映象）Cache的失效率约等于大小为N/2的（两路组相联）Cache的失效率。

4、单机和多机系统中并行性发展的技术途径有：（时间重叠）、（资源重复）、（资源共享)。

5、通道分为（字节多路）通道、（选择）通道和（数组多路）通道三种类型

6、流水线中的相关有（名）相关、（数据）相关和（控制）相关三种。

7、在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（名）相关,否则就有可能出现（名相关）、（数据相关）和（控制）相关。

8、输入/输出系统包括（外部设备(I/O设备，辅助存储器)）和（其与主机之间的控制部分）

9、设计I/O系统的三个标准是（成本）、（性能）和（容量）。

10、存储器层次结构设计技术的基本依据是程序的（访问的局部性原理）。

11、相联度越高，（冲突）失效就越少；（强制性）失效不受Cache容量的影响，但（容量）失效却随着容量的增加而减少。

12、在虚拟存储器中，一般采用（全相连）地址映象方法和（LRU）更新策略。

13、计算机系统中提高并行性的技术途径有（时间重叠）、（资源重复）、（资源共享)三种。在高性能单处理机的发展中，起主导作用的是（时间重叠原理）。

14、对向量的处理有（水平处理）方式、（垂直处理）方式和（分组处理）方式。

15、同构型多处理机和异构型多处理机所采用的提高并行性的技术途径分别是（时间重叠）和（资源重复）。

16、地址映象方法有(全相联)、(组相联)和(直接相联)三种，其中(全相联)的冲突率最低。

17、软件兼容有（向上兼容）、（向下兼容）、（向前兼容）和（向后兼容）四种。其中（向后兼容）是软件兼容的根本特征。

18、流水线数据相关(冲突)有三种，分别是：（写后读相关(WAR)）、（读后写相关(RAW)）和（写后写相关(WAW)）。

19、从处理数据的角度，并行性等级可以分为字串位串、（字串位并）、（字并位串）和全并行。

20、从执行程序的角度看，并行性等级可以分为：(指令内部并行)、（指令级并行）、（线程级并行）、（任务级或过程级并行）和作业或程序级并行。

21、在存储层次中，常用的替换算法有（随机法）、（FIFO）和（LRU）。

22、设有一个“Cache-主存”层次，Cache为4块，主存为8块；试分别对于以下2种情况，计算访存块地址为5时的索引（index）。

(1)组相联，每组两块；索引为（1）。5%2=1

(2)直接映象；索引为（1）。5%4

23、根据CPU内部存储单元类型，可将指令集结构分为（堆栈）型指令集结构、（累加器）型指令集结构和（通用寄存器）型指令集结构。