用LCD显示实时日历时钟单片机课程设计

成绩：
课程设计报告书
所属课程名称单片机原理与接口技术
题目用LCD显示实时日历时钟的应用
分院机电学院
专业、班级机械设计制造及其自动化B0902
2012 年7 月15 日
目录
1课程设计任务书 (2)
2总体设计 (3)
3硬件系统设计 (4)
4程序设计 (12)
5程序调试及结果分析 (19)
6总结 (20)
7参考文献 (21)
用LCD显示实时日历时钟应用说明书
一．课程设计任务书
课程设计题目：用LCD显示实时日历时钟的应用
课程设计时间：自2012 年7 月 2 日起至2012年7 月15 日。

课程设计要求：
1.利用DS1302年月日时分秒，并用LCD显示。

2.硬件部分，根据设计的任务选定合适的单片机，根据控制对象设计接口电路。

设计的单
元电路必须有工作原理，器件的作用，分析和计算过程；
3.软件设计部分，根据电路工作过程，画出软件流程图，根据流程图编写相应的程序，进
行调试并打印程序清单；
4.原理图设计部分别，根据所确定的设计电路，利用Protel工具软件绘制电路原理图，提
供元器件清单。

5.将程序运行并做记录，完成报告。

2012 年7 月15日
课程设计评阅意见
评阅教师：
2012年月日
二．总体设计
实现数字电子钟的设计有以下两种基本方案，现就两种基本方案的优劣进行具体论证，从而说明选择方案二的理由。

方案一：直接用单片机的内部定时器来实现时间。

该方案以MCS-51单片机为主控芯片，以MCS-51的内部定时器产生的1s中断作为时钟的驱动，然后再通LCD液晶显示器来组成数字钟电路。

但是此方案最大的缺点在于单片机89C51产生的1s中断存在误差，如果工作时间长的话，数字时钟显示的时间将会出现严重的偏差，不够精确。

方案二：使用串行接口时钟芯片DS1302设计时钟电路。

该设计方案以MCS-51单片机为主控芯片，以串行时钟芯片DS1302为核心计时芯片，然后再通过一个LCD液晶显示器组成数字时钟电路。

更重要的是，DS1302时钟芯片的加入大大提高了数字钟时间的准确性，而且该电路在断电后不丢失时间和数据信息时也使得该方案的研究与提升更具有开发的意义。

本次设计的电路由主控部分(单片机MCS-51)、计时部分（实时时钟芯片DS1302）、显示部分（LM044L）3个部分组成。

各部分之间相互协作，构成一个统一的有机整体，实现数字时钟的计时功能。

现就各部分的硬件电路设计作出如下分析：
1. 主控部分(单片机MCS-51)
MCS-51单片机作为主控芯片，控制整个电路的运行。

通过分析我们发现要想显示时间，必须先把DS1302中的时间信息通过单片机获取，存放到40H到46H等RAM单元。

并且是实时存放，刷新时间。

2. 计时部分（实时时钟芯片DS1302）
时钟芯片DS1302能够准确的记录当前的时间，所以，通过单片机向其写入命令来获取相应的时间，而且一个命令字节控制读一个时间。

3. 显示部分
LM044L能够显示简单的汉字及数字，功能十分强大，而且属于动态显示，所以将单片机中存的时间信息传送到LM044L中。

另外还需要循环赋值。

三．硬件系统设计
AT89C51
AT89S51[3]美国ATMEL公司生产的低
功耗，高性能CMOS 8位单片机，片内
含4K BytesISP(In-system programmable)
的可反复擦写1000次的Flash只读程序
存储器，器件采用ATMEL公司的高密
度、非易失性存储技术制造，兼容标准
MCS-51指令系统及AT89C51引脚结构，
芯片内集成了通用8位中央处理器和ISP
Flash存储单元。

单片机AT89S51强大的
功能可为许多嵌入式控制应用系统提供
高性价比的解决方案。

AT89C51芯片的引脚结构如图1所示：
3.1.1功能特性概括:图1 AT89C51引脚图
AT89S51提供以下标准功能：40个引脚、4K Bytes Flash片内程序存储器、128 Bytes的随机存取数据存储器（RAM）、32个外部双向输入/输出（I/O）口、5个中断优先级2层中断嵌套中断、2个数据指针、2个16位可编程定时/计数器、2个全双工串行通信口、看门狗（WDT）电路、片内振荡器及时钟电路。

此外，AT89S51可降至0Hz的静态逻辑操作,并支持两种软件可选的节电工作模式。

空闲模式下，CPU暂停工作，而RAM、定时/计数器、串行通信口、外中断系统可继续工作。

掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。

同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。

3.1.2管脚说明：
P0口：P0口为一个8位漏级开路双向I/O口，也即地址/数据总线复用口。

作为输出口用时，能驱动8个TTL逻辑门电路。

对端口写“1”时，被定义为高阻输入。

在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8位）和数据总线复用，在访问期间激活内部上拉电阻。

在Flash编程时，P0口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。

P1口:P1口是一个带内部上拉电阻的8位双向I/O口,P1口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。

对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。

作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时会)。

输出一个电流(I
IL
在Flash编程和程序校验期间,P1接收低8位地址。

部分端口还有第二功能,如表1所示:
表1 P1口部分引脚第二功能
P2口:P2口是一个带有内部上拉电阻的8位双向I/O口, P2口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。

对端口写“1”,通过内部的上拉电阻把端口拉到高电平,此时可作输入口。

作输入口使用时,因为内部存在上拉电阻,某个引脚被外部信号拉低时)。

会输出一个电流(I
IL
在访问外部程序存储器或16位地址的外部数据存储器(例如执行MOVX@DPTR指令)时,P2口送出高8位地址数据。

在访问8位地址的外部数据寄存器(例如执行MOVX@Ri指令)时,P2口线上的内容(也即特殊功能寄存器(SFR)区中P2寄存器的内容),在整个访问期间不改变。

在Flash编程或校验时,P2亦接收高位地址和其它控制信号。

P3口: P3口是一个带有内部上拉电阻的双向8位I/O口, P3口的输出缓冲级可驱动(吸收或输出电流)4个TTL逻辑门电路。

对P3口写“1”时,它们被内部的上拉电阻拉高并可作为输入端口。

作输入口使用时,被外部信号拉低的P3口将用上拉电阻输出电流(I
)。

IL P3口除了作为一般的I/O口线外,更重要的用途是它的第二功能,如表2所示:
P3口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。

表2 P3口引脚第二功能
RST：复位输入。

当振荡器工作时，RST引脚出现两个机器周期以上的高电平时间将使单片机复位。

WDT溢出将使该引脚输出高电平,设置SFR AUXR的DISRTO位(地址8EH)可打开或关闭该功能。

DISRTO位缺省为RESET输出高电平打开状态。

ALE/PROG:当访问外部存储器或数据存储器时，ALE(地址锁存允许)输出脉冲用于锁存地址的低8位字节。

即使不访问外部寄存器,ALE仍以时钟振荡频率的1/6输出固定的正
脉冲信号,因此它可对外输出时钟或用于定时目的。

值得注意的是:每当访问外部数据存储器时将跳过一个ALE脉冲。

对Flash存储器编程期间，该引脚还用于输入编程脉冲(PROG)。

如有必要,可通过对特殊功能寄存器(SFR)区中的8EH单元的D0位置位,可禁止ALE操作。

该位置位后,只要一条MOVX和MOVC指令才会激活ALE。

此外,该引脚会被微弱拉高,单片机执行外部程序时,应设置ALE无效。

PSEN：程序存储允许(PSEN)输出是外部程序存储器的读选通信号,当AT89S51由外部程序存储器取指令(或数据)时,每个机器周期两次PSEN有效,即输出两个脉冲。

当访问外部数据存储器时,没有两次有效的PSEN信号。

EA/VPP：外部访问允许。

欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA 端必须保持低电平(接地)。

需要注意的是:如果加密位LB1被编程,复位时内部会锁存EA端状态。

如EA端保持高电平(接VCC端)，CPU则执行内部程序存储器中的指令。

Flash存储器编程期间，该引脚用于施加+12V编程电压（VPP）。

XTAL1：反向振荡放大器的输入及内部时钟工作电路的输入端。

XTAL2：反向振荡放大器器的输出端。

3.2 DS1302
DS1302[1]是美国DALLAS公司推出的一种高性能、低功耗、带RAM的实时时钟芯片，它可以对年、月、日、周日、时、分、秒进行计时，且具有闰年补偿功能，工作电压宽达2.5～5.5V。

时钟可工作在24小时格式或12小时（AM/PM）格式。

DS1302与单片机的接口使用同步串行通信，仅用3条线与之相连接。

可采用一次传送一个字节或突发方式一次传送多个字节的时钟信号或RAM数据。

DS1302内部有一个31×8的用于临时性存放数据的RAM寄存器。

DS1302是DS1202的升级产品，与DS1202兼容，但增加了主电源／后背电源双电源引脚，同时提供了对后背电源进行涓细电流充电的能力。

3.2.1 DS1302引脚功能
DS1302
表3 DS1302引脚功能表
图2 DS1302管脚图
3.2.2 DS1302的控制字
DS1302的控制字节如图3所示：
图3控制字节如图
控制字节的最高有效位（位7）必须是逻辑1，如果它为0，则不能把数据写入到
DS1302中。

位6如果为0，则表示存取日历时钟数据，为1表示存取RAM 数据;位5至位1指示操作单元的地址;最低有效位（位0）如为0表示要进行写操作，为1表示进行读操作，控制字节总是从最低位开始输出。

3.2.3 DS1302的复位引脚
通过把RST 输入驱动置高电平来启动所有的数据传送。

RST 输入有两种功能：首先，RST 接通控制逻辑，允许地址／命令序列送入移位寄存器；其次，RST 提供了终止单字节或多字节数据的传送手段。

当RST 为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。

如果在传送过程中置RST 为低电平，则会终止此次数据传送，并且I/O 引脚变为高阻态。

上电运行时，在Vcc≥2.5V 之前，RST 必须保持低电平。

只有在SCLK 为低电平时，才能将RST 置为高电平。

3.2.4 DS1302的数据输入输出
CR
在控制指令字输入后的下一个SCLK 时钟的上升沿时数据被写入DS1302，数据输入从低位即位0开始。

同样，在紧跟8位的控制指令字后的下一个SCLK 脉冲的下降沿读出DS1302
图4 读写数据如图所示
的数据，读出数据时从低位0位至高位7，数据读写时序如图4所示：
3.2.5 DS1302的寄存器
DS1302共有12个寄存器，其中有7个寄存器与日历、时钟相关，存放的数据位为BCD 码形式。

其日历、时间寄存器及其控制字见表5。

此外，DS1302还有年份寄存器、控制寄存器、充电寄存器、时钟突发寄存器及与RAM 相关的寄存器等。

时钟突发寄存器可一次性顺序读写除充电寄存器外的所有寄存器的内容。

DS1302与RAM 相关的寄存器分为两类，一类是单个RAM 单元，共31个，每个单元组态为一个8位的字节，其命令控制字为C0H--FDH ，其中奇数为读操作，偶数为写操作；再一类为突发方式下的RAM 寄存器，此方式下可一次性读写所有的RAM 的31个字节，命令控制字为FEH （写）、FFH （读）。

7
6
5
4
1
7
65
4
3
2
1
1
A4A3A2A1DATA I/O BYTE2
DATA I/O BYTE1
R/C A0R/W I/O
RST
SCLK
表5 DS1302的日历、时钟寄存器及其控
3.3电路设计
3.3.1分电路图及原理说明
本次设计的硬件电路由主控部分(单片机MCS-51)、计时部分（实时时钟芯片DS1302）、显示部分（LM044L）3个部分组成。

各部分之间相互协作，构成一个统一的有机整体，实现数字时钟的计时功能。

现就各部分的硬件电路设计作出如下论述.
3.3.2主控部分(单片机MCS-51)
MCS-51单片机作为主控芯片，控制整个电路的运行。

其外围电路主要有两部分：复位电路和晶体振荡器。

复位电路的功能是：系统上电时提供复位信号，直至系统电源稳定后，撤消复位信号。

为可靠起见，电源稳定后还要经一定的延时才撤销复位信号，以防电源开关或电源插头分-合过程中引起的抖动而影响复位。

该设计采用含有二极管的复位电路，复位电路可以有效的解决电源毛刺和电源缓慢下降（电池电压不足）等引起的问题，在电源电压瞬间下降时可以使电容迅速放电，一定宽度的电源毛刺也可令系统可靠复位。

晶体振荡电路：MCS-51单片机中有一个用于构成内部振荡器的高增益反相放大器，引脚XTAL1和XTAL2分别为该反向放大器的输入端和输出端。

这个反向放大器与作为反馈元件的片外石英晶体或陶瓷谐振器一起构成自激振荡器。

外接石英晶体(或陶瓷谐振器)及电容C1、C2接在放大器的反馈回路中构成并联振荡电路。

对外接电容C1、C2虽然没有十分严格的要求,但电容容量的大小会轻微影响振荡频率的高低、振荡器工作的稳定性、起振的难易程度及温度稳定性。

如果使用石英晶体,电容应该使用30pF 10pF。

电路图如下：
图5主控部分电路图
3.3.3计时部分（实时时钟芯片DS1302）
时钟芯片DS1302与外围电路的连接：与MCS-51单片机的接口是由3条线来完成的，MCS-51单片机的P1.0与时钟芯片的数据传输端I/O相连，P1.1用来作为DS1302输入时钟SCLK控制端,P1.2控制DS1302的复位输入端RST。

DS1302的X1和X2管脚外接标DS1302的复位引脚通过把RST输入驱动置高电平来启动所有的数据传送。

RST输入有两种功能：首先，RST接通控制逻辑，允许地址／命令序列送入移位寄存器；其次，RST提供了终止单字节或多字节数据的传送手段。

当RST为高电平时，所有的数据传送被初始化，允许对DS1302进行操作。

如果在传送过程中置RST为低电平，则会终止此次数据传送，并且I/O 引脚变为高阻态。

上电运行时，在Vcc≥2.5V之前，RST必须保持低电平。

只有在SCLK为低电平时，才能将RST置为高电平。

CR
计时部分电路图
3.4 Protues仿真图
protues仿真
四．程序设计
4.1序设计流程图
图8 写DS1302流程图图9 读DS1302流程图
单片机AT89S51对时钟芯片DS1302的控制需要通过程序驱动来实现，程序主要完成两个方面的任务：①利用单片机实现对DS1302寄存器的地址定义和控制字的写入，②实现对DS1302的数据读取。

初始化DS1302要求RST为低电平，SCLK为低电平。

RST被设置为高电平就启动了一个数据传送的过程。

SCLK的16个方波完成一次数据传送，前8个方波用于输入命令字节，后8个方波用于数据的输出（读DS1302）或数据的输入（写DS1302）。

在SCLK的上升沿，I/O线上的
数据被送入DS1302；在SCLK的下降沿，DS1302输出数据在I/O线上。

写和读各需要一个程序，写DS1302程序流程图如图8所示，读DS1302程序流程图如图9所示。

总程序的流程图如图10所示。

图10 总程序的流程图
4.2程序如下
IO EQU P1.0
SCLK EQU P1.1
RST EQU P1.2
RW BIT P1.6
RS BIT P1.7
E BIT P1.5
ORG 0000H
JMP MAIN
ORG 0030H
MAIN:
CALL INIT ;对LCD进行初始化
MOV A,#83H ;DDRAM的地址进行设置，选择从哪里开
始显示
CALL WRC
MOV A,#54H ;T的ASCII码
CALL WRD
MOV A,#49H ;I的ASCII码
CALL WRD
MOV A,#4DH ;M的ASCII码
CALL WRD
MOV A,#45H ;E的ASCII码
CALL WRD
MOV A,#3AH ;:的ASCII码
CALL WRD
LOP5:
MOV 30H,#8 ;以下为将DS1302的数据存到单片机的
40H到46H中
MOV R0,#40H
MOV R7,#7
MOV R6,#81H
LOP:
CLR P1.2
CLR P1.1
SETB P1.2
MOV B,R6
ACALL WRITE
ACALL READ
MOV @R0,A
INC R0
INC R6
INC R6
DJNZ R7,LOP ;读出DS1302中的数据存到单片机中
MOV A,#88H ;取出42H中的数据（小时）并显示CALL WRC
MOV A,42H ;显示小时
ANL A,#0F0H
SWAP A
ADD A,#30H
ACALL WRD
MOV A,42H
ANL A,#0FH
ADD A,#30H
ACALL WRD
MOV A,#8AH ;对DDRAM地址进行设置
CALL WRC
MOV A,#3AH ;:的ASCII码
CALL WRD
MOV A,41H ;显示分钟
ANL A,#0F0H
SWAP A
ADD A,#30H
ACALL WRD
MOV A,41H
ANL A,#0FH
ADD A,#30H
ACALL WRD
MOV A,#8DH ;对DDRAM地址进行设置
CALL WRC
MOV A,#3AH ;:的ASCII码
CALL WRD
MOV A,40H ;显示秒
ANL A,#0F0H
SWAP A
ADD A,#30H
ACALL WRD
MOV A,40H
ANL A,#0FH
ADD A,#30H
ACALL WRD
MOV A,#0D4H ;对DDRAM地址进行设置CALL WRC
MOV A,#58H ;X的ASCII码
CALL WRD
MOV A,#51H ;Q的ASCII码
CALL WRD
DEC 45H
MOV A,45H ;显示星期
ANL A,#0FH
ADD A,#30H
ACALL WRD
MOV A,#0C3H
CALL WRC
MOV A,#44H ;D的ASCII码
CALL WRD
MOV A,#41H ;A的ASCII码
CALL WRD
MOV A,#54H ;T的ASCII码
CALL WRD
MOV A,#45H ;A的ASCII码
CALL WRD
MOV A,#3AH ;:的ASCII码
CALL WRD
MOV A,46H ;显示年
ANL A,#0F0H
SWAP A
ADD A,#30H
ACALL WRD
MOV A,46H
ANL A,#0FH
ADD A,#30H
ACALL WRD
MOV A,#0CAH ;对DDRAM地址进行设置CALL WRC
MOV A,#2DH ;-的ASCII码
CALL WRD
MOV A,44H ;显示月
ANL A,#0F0H
SWAP A
ADD A,#30H
ACALL WRD
MOV A,44H
ANL A,#0FH
ADD A,#30H
ACALL WRD
MOV A,#0CDH ;对DDRAM地址进行设置CALL WRC
MOV A,#2DH ;-的ASCII码
CALL WRD
MOV A,43H ;显示日
ANL A,#0F0H
SWAP A
ADD A,#30H
ACALL WRD
MOV A,43H
ANL A,#0FH
ADD A,#30H
ACALL WRD
AJMP LOP5
WRITE: ;以下全为子程序
MOV 30H,#8
LOP1:
MOV A,B
RRC A
MOV B,A
MOV P1.0,C
SETB P1.1
CLR P1.1
DJNZ 30H,LOP1
RET ;写入命令子程序DS1302
READ:
MOV 30H,#8
LOP2:
MOV C,P1.0
RRC A
SETB P1.1
CLR P1.1
DJNZ 30H,LOP2
RET ;读出数据子程序DS1302
INIT:
MOV A,#01H
CALL WRC
MOV A,#38H
CALL WRC
MOV A,#0CH
CALL WRC
MOV A,#06H
CALL WRC
RET ;对液晶显示器初始功能设置WRC:
CLR RS
CLR RW
SETB E
MOV P2,A
CLR E
CALL DELAY
RET ;写入LCD命令的程序
WRD:
SETB RS
CLR RW
SETB E
MOV P2,A
CLR E
CALL DELAY
RET ;写入LCD要显示的数据的DELAY:
MOV R7,#035H
LP1:
MOV R6,#03FH
DJNZ R6,$
DJNZ R7,LP1
RET ;显示数据的延时
END
五．程序调试及结果分析
5.1程序调试
由图可知程序调试过程中无错误。

5.2结果分析如图11所示
图11 实验结果图
由图11可以看出LM044L可以正常显示时间，而且显示时间准确无误。

六．总结
设计，使我们对单片机的了解有了更加深一步，我发现只有动手做才会孰能技巧，还有对材料的整理和理解。

这次设计运用到的知识很多方面，尤其是单片机，像AT89C51，引脚多，硬件内部线路接通，所以用起来很方便，还有ds1302芯片与单片机之间的连接，以及如入使用ds1302芯片。

当然也要对这些元器件作相应调查。

主要就是电路原理图，还有对引脚的作用熟悉。

对于软件方面则是灵活运用单片机有关的程序语言，还有很多扩展功能，由于知识匮乏，但是理论知识还是比较详细的。

我们最大的成功之处是在这整个过程，动脑寻求解决一个一个问题的办法，对程序是不断思索，务必写出很简单的程序来，使得电子时钟能做成功！
本设计利用单片机AT89S51控制串行实时时钟芯片DS1302构成数字时钟电路，实现计时功能。

该电路使用简单的三线接口，为单片机节省大量的接口资源，时钟芯片DS1302带有后备电池，具备对后背电源进行涓细电流充电的能力，保证电路断电后仍保存时间和数据信息，这些优点解决了目前常用实时时钟占用单片机资源多以及计时不可靠等缺点。

该时钟
功能强大，性能优越，能为很多领域，特别是对时钟工作的精确性和可靠性有较高要求的场合，提供较好的实时时钟。

但是，由于DS1302易受环境影响，会使该电路出现时钟精度不高、时钟混乱[5]等问题，还有待继续研究和改进。

89S51控制串行实时时钟芯片DS1302构成数字时钟电路，实现计时功能。

该电路使用简单的三线接口，为单片机节省大量的接口资源，时钟芯片DS1302带有后备电池，具备对后背电源进行涓细电流充电的能力，保证电路断电后仍保存时间和数据信息，这些优点解决了目前常用实时时钟占用单片机资源多以及计时不可靠等缺点。

该时钟功能强大，性能优越，能为很多领域，特别是对时钟工作的精确性和可靠性有较高要求的场合，提供较好的实时时钟。

但是，由于DS1302易受环境影响，会使该电路出现时钟精度不高、时钟混乱[5]等问题，还有待继续研究和改进。

七．参考文献
1．《单片机原理及应用教程》（第2版）赵全利肖兴达主编机械工业出版社2008年6月
2．《电子设计自动化技术基础》马建国、孟宪元编清华大学出
社2004年4月
3．《实用电子系统设计基础》姜威 2008年1月
4.《单片机系统的PROTEUS设计与仿真》张靖武 2007年4月。