《半导体集成电路》试题2
《半导体集成电路》考试题(卷)目与参考答案解析8
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体集成电路习题及答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应 复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r 2.2所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----= 然后利用公式： ba ab WL Tr c -∙=/ln 1ρ ，212∙∙=--BL C E BL S C W L R r ba ab WLTr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下： 答： 解题思路⑴由0I 、α求有效发射区周长Eeff L ；⑵由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔； ③由A D 先画出基区扩散孔的三边； ④由B E D -画出基区引线孔； ⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边； ⑦由C B D -画出集电极接触孔； ⑧由A D 画出外延岛的另一边； ⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件 复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
集成电路试题库
半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写岀它们对应的英文缩写【答案：】小规模集成电路（SSI），中规模集成电路（MSI ），大规模集成电路（VSI），超大规模集成电路（VLSI ），特大规模集成电路（ULSI ），巨大规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺寸？它对集成电路工艺有何影响？【答案：】集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】集成蔭--牛芯片上容帥的晶体莒的数目*辭畑:指包含我千上百于芯片的大圆硅片的玄径丄竝S1S4 :指段有封装的单个集成唱路“摩尔定律:集成电路的芯片的集咸度三年毎三年提四倍而加工尺寸缩屮远除分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同，分析它的工作原7、理。
【答案：1T 二 CLJj 吗 MjkA —ir —该电路可以完成 NAND 逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS 管M kp ，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。
对于一般的动态组合逻辑电路，在评估阶段， A= “ H B= “ L ”荷被OUT 处和A 处的电荷分配，整体的阈值下降，可能导致OUT 的输出错误。
半导体集成电路考试题目及参考答案解读
第一部分考试试题第0章绪论什么叫半导体集成电路？ 1.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？ 2.按照器件类型分，半导体集成电路分为哪几类？ 3.按电路功能或信号类型分，半导体集成电路分为哪几类？ 4.什么是特征尺寸？它对集成电路工艺有何影响？ 5.名词解释：集成度、、、摩尔定律？wafer size6.die size第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？简述硅栅阱的光刻步骤？ 4.CMOSp以阱工艺为基础的的有哪些不足？pBiCMOSCMOS5.以阱工艺为基础的的有哪些优缺点？并请提出改进方法。
NBiCMOS6.CMOS7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
请画出反相器的版图，并标注各层掺杂类型和输入输出端子。
8.CMOS第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为5V,该电阻上的压降为设计此电阻。
/c20W㎡,电路4章TTL第名词解释1.1电压传输特性开门关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流/静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
《半导体集成电路》期末考试试题库..
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
《半导体集成电路》考试题目及参考答案(DOC)
《半导体集成电路》考试题目及参考答案(DOC)1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
第5章MOS反相器1. 请给出NMOS晶体管的阈值电压公式，并解释各项的物理含义及其对阈值大小的影响（即各项在不同情况下是提高阈值还是降低阈值）。
2. 什么是器件的亚阈值特性，对器件有什么影响？3. MOS晶体管的短沟道效应是指什么，其对晶体管有什么影响？4. 请以PMOS晶体管为例解释什么是衬偏效应，并解释其对PMOS晶体管阈值电压和漏源电流的影响。
5. 什么是沟道长度调制效应，对器件有什么影响？6. 为什么MOS晶体管会存在饱和区和非饱和区之分（不考虑沟道调制效应）？7.请画出晶体管的D DS特性曲线，指出饱和区和I V非饱和区的工作条件及各自的电流方程（忽略沟道长度调制效应和短沟道效应）。
集成电路试题库
集成电路试题库(总49页) -本页仅作为预览文档封面，使用时请删除本页-半导体集成电路典型试题绪论1、什么叫半导体集成电路？【答案：】通过一系列的加工工艺，将晶体管，二极管等有源器件和电阻，电容等无源元件，按一定电路互连。
集成在一块半导体基片上。
封装在一个外壳内，执行特定的电路或系统功能。
2、按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写【答案：】小规模集成电路（SSI），中规模集成电路（MSI），大规模集成电路（VSI），超大规模集成电路（VLSI），特大规模集成电路（ULSI），巨大规模集成电路（GSI）3、按照器件类型分，半导体集成电路分为哪几类？【答案：】双极型（BJT）集成电路，单极型（MOS）集成电路，Bi-CMOS型集成电路。
4、按电路功能或信号类型分，半导体集成电路分为哪几类？【答案：】数字集成电路，模拟集成电路，数模混合集成电路。
5、什么是特征尺寸它对集成电路工艺有何影响【答案：】集成电路中半导体器件的最小尺寸如MOSFET的最小沟道长度。
是衡量集成电路加工和设计水平的重要标志。
它的减小使得芯片集成度的直接提高。
6、名词解释：集成度、wafer size、die size、摩尔定律？【答案：】7、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,分析它的工作原理。
【答案：】该电路可以完成NAND逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS管M kp，它可以解决一般动态组合逻辑电路存在的电荷分配的问题。
对于一般的动态组合逻辑电路，在评估阶段，A=“H” B=“L”, 电荷被OUT处和A处的电荷分配，整体的阈值下降，可能导致OUT的输出错误。
该电路增加了一个MOS管M kp，在预充电阶段，M kp导通，对C点充电到V dd。
在评估阶段，M kp截至，不影响电路的正常输出。
8、延迟时间【答案：】时钟沿与输出端之间的延迟第1章集成电路的基本制造工艺1、四层三结的结构的双极型晶体管中隐埋层的作用【答案：】减小集电极串联电阻，减小寄生PNP管的影响2、在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响【答案：】电阻率过大将增大集电极串联电阻，扩大饱和压降，若过小耐压低，结电容增大，且外延时下推大3、简单叙述一下pn结隔离的NPN晶体管的光刻步骤【答案：】第一次光刻：N+隐埋层扩散孔光刻第二次光刻：P隔离扩散孔光刻第三次光刻：P型基区扩散孔光刻第四次光刻：N+发射区扩散孔光刻第五次光刻：引线孔光刻第六次光刻：反刻铝4、简述硅栅p阱CMOS的光刻步骤【答案：】P阱光刻，光刻有源区，光刻多晶硅，P+区光刻，N+区光刻，光刻接触孔，光刻铝线5、以p阱CMOS工艺为基础的BiCMOS的有哪些不足【答案：】NPN晶体管电流增益小，集电极串联电阻大，NPN管的C极只能接固定电位6、以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法【答案：】首先NPN具有较薄的基区，提高了其性能：N阱使得NPN管C极与衬底断开，可根据电路需要接任意电位。
半导体集成电路复习题及答案
第8章动态逻辑电路填空题对于一般的动态逻辑电路，逻辑部分由输出低电平的网组成，输出信号与电源之间插入了栅控制1、极为时钟信号的 ,逻辑网与地之间插入了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于一个级联的多米诺逻辑电路，在评估阶段：对PDN网只允许有跳变，对 PUN网只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接入。
【答案：】解答题从逻辑功能，电路规模，速度3方面分析下面2电路的相同点和不同点。
从而说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使用了2个MOS管，图A使用了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的一半。
图B的逻辑功能部分全部使用NMOS管，图A即使用NMOS也使用PMOS，由于NMOS的速度高于PMOS，说明动态组合逻辑电路的速度高于静态电路。
2、分析下面的电路，指出它完成的逻辑功能，说明它和一般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与一般动态组合逻辑电路相比，它增加了一个MOS管M kp,这个MOS 管起到了电荷保持电路的作用，解决了一般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的工作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下面电路，说明动态组合逻辑电路的工作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插入的时钟信号PMOS,NMOS逻辑网和逻辑网与地之间插入的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置高电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截至，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑网处于特定逻辑时，电路输出OUT被接到地，输出低电平。
否则，输出OUT仍保持原状态高电平不变。
《半导体集成电路》试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（结晶型）和（非结晶型）或（不定型）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
《半导体集成电路》考试题目及参考答案要点
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
《半导体集成电路》试题库
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（结晶型）和（非结晶型）或（不定型）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
(完整word版)《半导体集成电路》考试题目及参考答案(DOC)
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2. 分析四管标准TTL与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体集成电路封装技术试题汇总(李可为版)
半导体集成电路封装技术试题汇总(李可为版)半导体集成电路封装技术试题汇总第一章集成电路芯片封装技术1. (P1)封装概念：狭义：集成电路芯片封装是利用（膜技术）及（微细加工技术），将芯片及其他要素在框架或基板上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体结构的工艺。
广义：将封装体与基板连接固定，装配成完整的系统或电子设备，并确保整个系统综合性能的工程。
2.集成电路封装的目的：在于保护芯片不受或者少受外界环境的影响，并为之提供一个良好的工作条件，以使集成电路具有稳定、正常的功能。
3.芯片封装所实现的功能：①传递电能，②传递电路信号，③提供散热途径，④结构保护与支持。
4．在选择具体的封装形式时主要考虑四种主要设计参数：性能，尺寸，重量，可靠性和成本目标。
5.封装工程的技术的技术层次？第一层次，又称为芯片层次的封装，是指把集成电路芯片与封装基板或引脚架之间的粘贴固定电路连线与封装保护的工艺，使之成为易于取放发热量日趋增大4引脚越来越多对封装的要求：1小型化2适应高发热3集成度提高，同时适应大芯片要求4高密度化5适应多引脚6适应高温环境7适应高可靠性9.有关名词：SIP：单列式封装SQP：小型化封装MCP：金属鑵式封装DIP：双列式封装CSP：芯片尺寸封装QFP：四边扁平封装PGA：点阵式封装BGA：球栅阵列式封装LCCC：无引线陶瓷芯片载体第二章封装工艺流程1.封装工艺流程一般可以分为两个部分，用塑料封装之前的工艺步骤成为前段操作，在成型之后的工艺步骤成为后段操作2.芯片封装技术的基本工艺流程硅片减薄硅片切割芯片贴装，芯片互联成型技术去飞边毛刺切筋成型上焊锡打码等工序3.硅片的背面减薄技术主要有磨削，研磨，化学机械抛光，干式抛光，电化学腐蚀，湿法腐蚀，等离子增强化学腐蚀，常压等离子腐蚀等4.先划片后减薄：在背面磨削之前将硅片正面切割出一定深度的切口，然后再进行背面磨削。
5.减薄划片：在减薄之前，先用机械或化学的方式切割处切口，然后用磨削方法减薄到一定厚度之后采用ADPE腐蚀技术去除掉剩余加工量实现裸芯片的自动分离。
集成电路基础知识试题
集成电路基础知识试题### 集成电路基础知识试题#### 一、选择题（每题2分，共20分）1. 集成电路的英文缩写是：A. ICB. CPUC. RAMD. ROM2. 下列哪个不是集成电路的基本元件？A. 晶体管B. 电阻C. 电容D. 硬盘3. 集成电路的制造工艺中，光刻是用于：A. 形成电路图案B. 清洗硅片C. 检测电路D. 封装电路4. CMOS技术中，CMOS代表：A. 互补金属氧化物半导体B. 计算机操作与制造系统C. 复杂多输出系统D. 连续多输入系统5. 以下哪个是集成电路设计中的后端流程？A. 逻辑综合B. 电路仿真C. 布局与布线D. 原理图绘制#### 二、填空题（每空2分，共20分）6. 集成电路按照制造材料可以分为______和______两大类。
7. 集成电路的最小特征尺寸通常用______来表示。
8. 集成电路的功耗主要由______和______组成。
9. 在数字集成电路中，最基本的逻辑门是______、______、非门和或门。
10. 集成电路的封装类型包括DIP、BGA、______等。
#### 三、简答题（每题15分，共30分）11. 简述集成电路的发展历程及其对未来电子技术的影响。
集成电路自20世纪50年代诞生以来，经历了从小规模集成电路（SSI）到超大规模集成电路（VLSI）的快速发展。
这一过程不仅极大地推动了电子技术的革新，也为现代信息技术、通信技术、计算机技术等领域的发展奠定了基础。
集成电路的高集成度、低功耗、低成本等特点，使其成为现代电子设备不可或缺的核心组件。
未来，随着新材料、新工艺的不断涌现，集成电路将继续向着更高性能、更小尺寸的方向发展，为人类社会带来更多的便利和创新。
12. 解释什么是互补金属氧化物半导体（CMOS）技术，并简述其优缺点。
互补金属氧化物半导体（CMOS）技术是一种广泛应用于现代集成电路制造的工艺技术。
它利用了P型和N型MOSFET的互补特性，实现了低功耗、高集成度的电路设计。
半导体集成电路试题答案
半导体集成电路试题答案一、选择题1. 半导体材料的主要特点是什么？A. 高电阻率B. 低电阻率C. 介于导体与绝缘体之间D. 高导热性答案：C2. 在集成电路制造中，光刻技术的主要作用是什么？A. 镀膜B. 刻蚀C. 掺杂D. 清洗答案：B3. 以下哪种器件是MOS集成电路中的基本组成单元？A. 双极型晶体管B. 场效应晶体管C. 肖特基二极管D. PIN二极管答案：B4. 半导体集成电路的制造过程中，通常使用哪种类型的硅片作为基底材料？A. 单晶硅B. 多晶硅C. 非晶硅D. 硅烷化合物答案：A5. 在CMOS技术中，N型和P型半导体区域的接触形成什么类型的结？A. PN结B. NP结C. NN结D. PP结答案：A二、填空题1. 半导体的导电性能可以通过__________来调节。
答案：掺杂2. 在集成电路中，__________是用来控制电流流动的半导体器件。
答案：晶体管3. 集成电路的制造过程中，__________是用来在硅片上形成精细图案的技术。
答案：光刻4. 互补金属氧化物半导体（CMOS）技术利用了N型和P型MOSFET的__________特性来实现低功耗。
答案：互补5. 摩尔定律预测，集成电路上可容纳的晶体管数量大约每________年翻一番。
答案：18个月三、简答题1. 请简述半导体集成电路的发展历史。
答：半导体集成电路的发展始于20世纪50年代，当时杰克·基尔比和罗伯特·诺伊斯分别独立发明了集成电路技术。
随着时间的推移，集成电路的制造工艺不断进步，晶体管尺寸不断缩小，集成度不断提高。
从最初的SSI（小规模集成电路）到LSI（大规模集成电路），再到VLSI（超大规模集成电路）和今天的ULSI（极大规模集成电路），集成电路技术的发展极大地推动了电子工业的进步和信息技术的革新。
2. 阐述MOSFET的工作原理。
答：金属氧化物半导体场效应晶体管（MOSFET）是一种利用电场来控制电流的半导体器件。
电池厂半导体及集成电路培训试题和答案
集成电路培训试题一、填空（28*2=56分）1、使用半导体工艺合成，薄膜、厚膜工艺的结合，在硅芯片上以照相的方法和化学法刻蚀，将电路所需的有源元件和无源元件连在一个制造过程中，制作在同一块半导体芯片上，就制成了一个集成电路。
2、集成电路书面上一般用字母 IC 表示，在电路中用字母 U 表示。
3、集成电路的电路符号为。
4、集成电路按用途不同分为：通用型、低功耗型、高精度型、高阻型；按制造工艺分为：半导体IC 、厚膜IC 、薄膜IC 、混合IC ；按有源器件分为: 双极型、MOS 型、双极-MOS 型；按封装形式分为：塑料封装IC 、金属封装IC 、陶瓷封装IC ；按管脚引脚分为：直插式、扁平式。
二、根据集成电路的型号命名规则填表（24分）三、问答题：集成电路的特性有哪些？（20分）答：有重量轻、功耗小、阻抗高、集成密度高、有方向性、有极性。
半导体培训试题一、填空（30*2=60分）1、半导体指介于导体与绝缘体之间，也就是指电阻率从10-5～106Ω·m 范围变化物质。
2、半导体包括二极管、三极管、场效应管、晶振、晶闸管、光耦合器等。
3、半导体的三个特性指：掺杂性、热敏性、光敏性。
4、二极管是内部具有一个PN结，外部具有两个电极的一种半导体器件。
5、三极管是内部含有两个PN结，外部具有三个电极的一种半导体器件。
6、二极管用字母D或VD表示，三极管用字母Q表示。
7、二极管的特性有：单向导电性、非线性、击穿性、频率性。
8、二极管按材料可分为：硅管、锗管、砷管。
9、三极管的中间部分是基区，基区上的电极是基极 b，两端是发射区、集电区，各有一个电极分别为发射极 e 和集电极 c。
二、问答题（20*2=40分）1、二极管的单向导电性的特性是什么？答：（1）正向特性：正向电阻小；（2）反向特性：反向电阻大。
2、二极管的主要参数有哪些？答:有正向电流IF、正向压降VF、最大整流电流ICM、反向击穿电压VIB、正向反向峰值电压VRM、反向电流IR、结电容C、最高工作频率fm。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一部分考试试题
第2章集成电路中的晶体管及其寄生效应
1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？
3. 什么是MOS晶体管的有源寄生效应？
4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?
5. 消除“Latch-up”效应的方法？
6.如何解决MOS器件的场区寄生MOSFET效应？
7. 如何解决MOS器件中的寄生双极晶体管效应？
第3章集成电路中的无源元件
1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？
2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为
20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路
1.名词解释
电压传输特性开门/关门电平逻辑摆幅过渡区宽度输入短路电流输入漏电流
静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间
瞬时导通时间
2. 分析四管标准TTL与非门（稳态时）各管的工作状态？
3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
4. 两管与非门有哪些缺点，四管及五管与非门的结构相对于两管与非门在那些地方做了改善，并分析改善部分是如何工作的。
四管和五管与非门对静态和动态有那些方面的改进。
5. 相对于五管与非门六管与非门的结构在那些部分作了改善，分析改进部分是如何工作的。
6. 画出四管和六管单元与非门传输特性曲线。
并说明为什么有源泄放回路改善了传输特性的矩形性。
7. 四管与非门中，如果高电平过低，低电平过高，分析其原因，如与改善方法，请说出你的想法。
8. 为什么TTL与非门不能直接并联？
9. OC门在结构上作了什么改进，它为什么不会出现TTL与非门并联的问题。
1。