微机原理简答题

第二章 8086体系结构与8086CPU1．8086CPU由哪两部分构成？它们的主要功能是什么？答：8086CPU由两部分组成：指令执行部件(EU)和总线接口部件(BIU)指令执行部件（EU）主要由算术逻辑运算单元(ALU)、标志寄存器FR、通用寄存器组和EU 控制器等4个部件组成，其主要功能是执行指令。

总线接口部件(BIU)主要由地址加法器、寄存器组、指令队列和总线控制电路等4个部件组成，其主要功能是形成访问存储器的物理地址、访问存储器并取指令暂存到指令队列中等待执行，访问存储器或I／O端口读取操作数参加EU运算或存放运算结果等。

2．8086CPU预取指令队列有什么好处？8086CPU内部的并行操作体现在哪里？答：8086CPU的预取指令队列由6个字节组成，按照8086CPU的设计要求，指令执行部件（EU）在执行指令时，不是直接通过访问存储器取指令，而是从指令队列中取得指令代码，并分析执行它。

从速度上看，该指令队列是在CPU内部，EU从指令队列中获得指令的速度会远远超过直接从内存中读取指令。

8086CPU内部的并行操作体现在指令执行的同时，待执行的指令也同时从内存中读取，并送到指令队列。

3．8086CPU中有哪些寄存器？各有什么用途？答：指令执行部件（EU）设有8个16位通用寄存器AX、BX、CX、DX、SP、BP、SI、DI，主要用途是保存数据和地址（包括内存地址和I/O端口地址）。

其中AX、BX、CX、DX主要用于保存数据，BX可用于保存地址，DX还用于保存I/O端口地址；BP、SI、DI主要用于保存地址；SP用于保存堆栈指针。

标志寄存器FR用于存放运算结果特征和控制CPU操作。

BIU中的段寄存器包括CS、DS、ES、SS，主要用途是保存段地址，其中CS代码段寄存器中存放程序代码段起始地址的高16位，DS数据段寄存器中存放数据段起始地址的高16位，SS堆栈段寄存器中存放堆栈段起始地址的高16位，ES扩展段寄存器中存放扩展数据段起始地址的高16位。

指令指针寄存器IP始终存有相对于当前指令段起点偏移量的下一条指令，即IP总是指向下一条待执行的指令。

5．简述8086系统中物理地址的形成过程。

8086系统中的物理地址最多有多少个？逻辑地址呢？答：8086系统中的物理地址是由20根地址总线形成的。

8086系统采用分段并附以地址偏移量办法形成20位的物理地址。

采用分段结构的存储器中，任何一个逻辑地址都由段基址和偏移地址两部分构成，都是16位二进制数。

通过一个20位的地址加法器将这两个地址相加形成物理地址。

具体做法是16位的段基址左移4位(相当于在段基址最低位后添4个“0”)，然后与偏移地址相加获得物理地址。

由于8086CPU的地址线是20根，所以可寻址的存储空间为1M字节，即8086系统的物理地址空间是1MB。

逻辑地址由段基址和偏移地址两部分构成，都是无符号的16位二进制数，程序设计时采用逻辑地址，也是1MB。

6．8086系统中的存储器为什么要采用分段结构？有什么好处？答：8086CPU中的寄存器都是16位的，16位的地址只能访问64KB的内存。

086系统中的物理地址是由20根地址总线形成的，要做到对20位地址空间进行访问，就需要两部分地址，在8086系统中，就是由段基址和偏移地址两部分构成。

这两个地址都是16位的，将这两个地址采用相加的方式组成20位地址去访问存储器。

在8086系统的地址形成中，当段地址确定后，该段的寻址范围就已经确定，其容量不大于64KB。

同时，通过修改段寄存器内容，可达到逻辑段在整个1MB存储空间中浮动。

各个逻辑段之间可以紧密相连，可以中间有间隔，也可以相互重叠（部分重叠，甚至完全重叠）。

采用段基址和偏移地址方式组成物理地址的优点是：满足对8086系统的1MB存储空间的访问，同时在大部分指令中只要提供16位的偏移地址即可。

7．8086存储器中存放数据字时有“对准字”和“非对准字”之分，请说明它们的差别。

答：一个16位的数据字是按照低地址存放低位数据、高地址存放高位数据来存放的。

若16位数据的低8位存放在偶地址，则该数据字就是“对准字”，否则就是“非对准字”。

主要差别是CPU读取和存储数据字时，如果是对准字，只需要一次读写操作即可，而非对准字就需要两次读写操作才能实现一个数据字的存取。

9．在某系统中，已知当前（SS）＝2360H，（SP）＝0800H，那么该堆栈段在存储器中的物理地址范围是什么？若往堆栈中存入20个字节数据，那么SP的内容为什么值？答：（SS）×10H＋（SP）＝23600H＋0800H＝23E00H，堆栈段在存储器中的物理地址范围是23600H～23E00H。

若往堆栈中存入20个字节数据，那么SP的内容为0800H－14H＝07ECH。

（20的十六进制为14H）。

10．已知当前数据段位于存储器的B4000H到C3FFFH范围内，则段寄存器DS的内容为多少？答：段寄存器DS的内容为B4000H。

11．8086系统中为什么一定要有地址锁存器？需要锁存哪些信息？答：由于8086CPU受芯片封装的限制，只有40个管脚，所以地址线和数据线只能采用复用的方式共同使用某些管脚。

对存储器进行访问时，在读取数据或写入数据时，存储器芯片要求在这个过程中地址信息必须稳定提供给存储器，而由于8086CPU地址线和数据线是复用的，就不可能在同一时刻具有地址和数据的两种功能。

这就需要在CPU提供地址信息时，将地址锁存起来，以保证下一个时刻当这些复用的管脚起着数据线的功能时，存储器有正确的地址信息。

要锁存的信息包括这些复用管脚的地址和BHE等信号。

12．8086读/写总线周期各包括最少几个时钟周期？什么情况下需要插入等待周期TW？插入多少个TW取决于什么因素？答：8086读/写总线周期各包括最少四个时钟周期。

在系统中增加等待周期TW的一般情况是：当CPU提供了地址后，由于外设或存储器的读出或写入时间较慢，不能与CPU的速度匹配，就需要插入等待周期TW，等待CPU能从外设或存储器将数据正确地读出或写入为止。

显然，插入的等待周期TW的个数取决于外设或存储器的取出或写入时间。

第4章 8086汇编语言程序设计1.编写8086汇编语言程序，将寄存器AX的高8位传送到寄存器BL，低8位传送到寄存器DL。

答：CODE SEGMENTASSUME CS:CODESTART: MOV BL,AHMOV DL,ALMOV AX,4C00HINT 21HCODE ENDSEND STAR2．将寄存器DX的内容按从低位到高位的顺序分成4组，并将各组数分别送到寄存器AL,BL,CL和DL中。

（例如：(DX)=0ABCDH，分成四组(DL)=0AH,(CL)=0BH,(BL)=0CH,(AL)=0DH）答：CODE SEGMENTASSUME CS:CODESTART: MOV AX,DXMOV BL,DLMOV CL,4SHR BL,CLAND AH,0FHMOV CL,4SHR DH,CLMOV CL,AHMOV AH,4CHINT 21HCODE ENDSEND START4.试统计9个数中偶数的个数，并将结果在屏幕上显示。

答：DATA SEGMENTBUFF DB 3BH,47H,8DH,-75,0AH,69,-2EH,0CCH,200CODE SEGMENTASSUME CS:CODE,DS:DATASTART:MOV AX,DATAMOV DS,AXMOV SI,OFFSET BUFFMOV CX,9XOR DL,DLA1: SHR BYTE PTR [SI],1JC NEXTINC DLLOOP A1ADD DL,30HMOV AH,2MOV AX,4C00HINT 21HCODE ENDSEND START5．试将一串16位无符号数加密，加密方法是每个数乘以2。

（不考虑进位）答：DATA SEGMENTMEM DW 20 DUP(?)DATA ENDSCODE SEGMENTASSUME CS:CODE,DS:DATASTART:MOV AX,DATAMOV DS,AXMOV CX,LENGTH MEMLEA BX,MEMAA1: MOV AX,[BX]ADD AX,AX ；或MUL AX,2 或SHL AX,1或SAL AX,1MOV [BX],AXADD BX,2LOOP AA1MOV AX,4C00HINT 21HEND START第五章存储器原理与接口2．什么是RAM和ROM？ RAM和ROM各有什么特点？答：RAM是随机存储器，指计算机可以随机地、个别地对各个存储单元进行访问，访问所需时间基本固定，与存储单元的地址无关。

ROM是只读存储器，对其内容只能读，不能写入。

与RAM相比，其信息具有非易失性，即掉电后，ROM中的信息仍会保留。

3．什么是多层次存储结构？它有什么作用？答：存储器的性能是计算机性能的最主要指标之一，其目标是大容量、高速度和低成本，因此应该在系统结构的设计上扬长避短，采用多层存储结构构成一个较为合理的存储系统。

多层存储结构是一个金字塔的结构，距塔尖（即CPU）越近速度越快，容量越小，单位价格也较贵；反之速度较慢，容量较大，单位价格也较便宜。

其作用是获得最佳性价比。

5．主存储器的主要技术指标有哪些？答：主存储器的主要技术指标有主存容量、存储器存取时间、存储周期和可靠性。

7．若用1K×1位的RAM芯片组成16K×8位的存储器，需要多少片芯片？在CPU的地址线中有多少位参与片内寻址？多少位用做芯片组选择信号？答：要128片。

A1～A9共10位参与片内寻址，其余可用于片选信号。

第七章5.在某应用系统中，计数器/定时器8253地址为310H～316H，定时器0作为分频器（N为分频系数），定时器2作为外部事件计数器，编写初始化程序框架。

答：MOV DX,316HMOV AL,控制字OUT DX,ALMOV DX,310HMOV AL,分频系数低8位OUT DX,ALMOV AL,分频系数高8位MOV DX,316HMOV AL,控制字OUT DX,ALMOV DX,314HMOV AL,计数常数低8位OUT DX,ALMOV AL,计数常数高8位OUT DX,AL。