嵌入式双网冗余通信设计与实现

第４１卷第５期２０１８年１０月

电子器件

ＣｈｉｎｅｓｅＪｏｕｒｎａｌｏｆＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ

Ｖｏｌ ４１㊀Ｎｏ ５Ｏｃｔ.２０１８

收稿日期:２０１７－１１－０８㊀㊀修改日期:２０１８－０１－０２

ＤｅｓｉｇｎａｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＥｍｂｅｄｄｅｄＤｕａｌ

ＲｅｄｕｎｄａｎｔＮｅｔｗｏｒｋＣｏｍｍｕｎｉｃａｔｉｏｎ

ＺＨＯＵＹｕｎｓｈｕｉ１∗ꎬＪＩＡＮＧＢｏ２ꎬＬＩＪｉａｎ２

(１.ＺｈｅｊｉａｎｇＣｏｌｌｅｇｅｏｆＺｈｅｊｉａｎｇＵｎｉｖｅｒｓｉｔｙｏｆＴｅｃｈｎｏｌｏｇｙꎬＳｈａｏｘｉｎｇＺｈｅｊｉａｎｇ３１２０３０ꎬＣｈｉｎａꎻ

２.ＨａｎｇｚｈｏｕＮａｖｉｇａｔｉｏｎＩｎｓｔｒｕｍｅｎｔＣｏ.ꎬＬｔｄꎬＨａｎｇｚｈｏｕ３１００２４ꎬＣｈｉｎａ)

Ａｂｓｔｒａｃｔ:ＩｎｏｒｄｅｒｔｏｉｍｐｒｏｖｅｔｈｅｒｅｌｉａｂｉｌｉｔｙｏｆＵＤＰｃｏｍｍｕｎｉｃａｔｉｏｎꎬａｎｅｍｂｅｄｄｅｄｄｕａｌｒｅｄｕｎｄａｎｔｎｅｔｗｏｒｋＵＤＰ

ｃｏｍｍｕｎｉｃａｔｉｏｎｍｏｄｕｌｅｂａｓｅｄｏｎＳＴＭ３２Ｆ４２９ａｎｄＷ５５００ｗａｓｄｅｓｉｇｎｅｄａｎｄｉｍｐｌｅｍｅｎｔｅｄ.Ｔｈｅｍｕｔｕａｌｈｏｔｂａｃｋｕｐｄｕａｌｒｅｄｕｎｄａｎｔｃｉｒｃｕｉｔｗａｓｄｅｓｉｇｎｅｄｂｙｈａｒｄｗａｒｅꎬａｎｄｔｉｍｅｓｌｉｃｅｐｏｌｌｉｎｇｍｅｔｈｏｄｗａｓａｐｐｌｉｅｄｉｎｓｏｆｔｗａｒｅ.ＭＣＵｆｏｕｎｄｔｈｅｎｅｔｗｏｒｋｆａｕｌｔｂｙｒｅａｄｉｎｇｔｈｅｒｅｇｉｓｔｅｒｓｏｆＷ５５００.Ａｆａｓｔａｎｄｒｅｌｉａｂｌｅｈａｎｄｏｖｅｒｓｔｒａｔｅｇｙｗａｓｄｅｓｉｇｎｅｄｔｏａｃｈｉｅｖｅｔｈｅｈａｎｄｏｖｅｒｂｅｔｗｅｅｎｔｗｏｎｅｔｗｏｒｋｓꎬａｎｄｔｈｅｈａｎｄｏｆｆｔｉｍｅｗａｓｌｅｓｓｔｈａｎ１０ｍｓ.Ｉｔｗａｓｓｔａｂｌｅａｎｄｒｅｌｉａｂｌｅｗｈｅｎ

ｗｏｒｋｉｎｇｉｎｒｅａｌｅｎｖｉｒｏｎｍｅｎｔ.

Ｋｅｙｗｏｒｄｓ:ｅｍｂｅｄｄｅｄꎻｄｕａｌｒｅｄｕｎｄａｎｔｎｅｔｗｏｒｋꎻＵＤＰꎻｔｉｍｅｓｌｉｃｅｐｏｌｌｉｎｇＥＥＡＣＣ:６２１０Ｃ㊀㊀㊀㊀ｄｏｉ:１０.３９６９/ｊ.ｉｓｓｎ.１００５－９４９０.２０１８.０５.０４２

嵌入式双网冗余通信设计与实现

周云水１∗ꎬ江㊀波２ꎬ李㊀健２

(１.浙江工业大学之江学院ꎬ浙江绍兴３１２０３０ꎻ２.杭州航海仪器有限公司ꎬ杭州３１００２４)

摘㊀要:为提高ＵＤＰ网络通信的可靠性ꎬ设计了一个基于ＳＴＭ３２Ｆ４２９和Ｗ５５００的嵌入式双网冗余ＵＤＰ通信模块ꎬ硬件上设

计了相互热备份双网冗余电路ꎬ软件上采用了时间片轮询方法ꎬ通过读取Ｗ５５００状态数据发现网络故障ꎬ并设计了快速可靠的切换策略ꎬ实现了两路网络的切换ꎬ切换时间小于１０ｍｓꎮ该设备在实际应用过程中ꎬ工作稳定可靠ꎮ

关键词:嵌入式ꎻ双网冗余ꎻＵＤＰꎻ时间片轮询

中图分类号:ＴＰ３３６㊀㊀㊀㊀文献标识码:Ａ㊀㊀㊀㊀文章编号:１００５－９４９０(２０１８)０５－１２９６－０４㊀㊀在一些工业现场ꎬ广泛采用嵌入式ＵＤＰ网络进行数据传输ꎬ但大部分是传统的单链路网络ꎬ由于工业现场环境复杂ꎬ无法避免的网络故障(网线松动㊁交换机等故障)可能会导致传输中断ꎮ另外ꎬＵＤＰ通信没有反馈机制和数据丢失重传机制ꎬ也无法保证数据的可靠传输[１－２]ꎮ

为提高ＵＤＰ通信的可靠性ꎬ常在工业网络中采用相互热备份双网冗余切换的保障策略ꎬ其网络拓扑结构如图１所示ꎬ该拓扑结构采用双网级联的形式ꎬ对于单个设备来说ꎬ某个时刻ꎬ只有一个网络在工作ꎮ若网络Ａ在工作中一旦发生故障ꎬ立即切换到网络Ｂꎬ反之ꎬ也一样ꎮ网络Ａ和Ｂ配置成相同的ＩＰ地址和端口

ꎮ

图１㊀双冗余网络拓扑结构

针对拓扑结构中的设备ꎬ本文设计并实现了在

ＡＲＭ￣ｃｏｒｔｅｘ￣Ｍ４系列器件ＳＴＭ３２Ｆ４２９ＶＥ上完成双

第５期周云水ꎬ江㊀波等:嵌入式双网冗余通信设计与实现

㊀㊀网冗余切换热备份ＵＤＰ通信ꎮ硬件采用了ＳＴＭ３２Ｆ４２９ＶＥ自带的两路ＳＰＩ接口分别与两路网络控制芯片Ｗ５５００连接ꎬ软件采用了时间片轮询方法ꎬ通过读取Ｗ５５００状态数据发现网络故障ꎬ并设计了快速可靠的切换策略ꎬ实现了两路网络的切换ꎬ切换时间小于１０ｍｓꎬ提高了ＵＤＰ网络数据传输的可靠性[３－５]ꎮ

１㊀硬件设计

１.１㊀主要器件

１.１.１㊀ＳＴＭ３２Ｆ４２９微控制器

本设计采用意法半导体(ＳＴ)公司的

ＳＴＭ３２Ｆ４２９ＶＥꎬ该芯片是以３２位Ｃｏｒｔｅｘ￣Ｍ４为内核ꎬ具有１８０ＭＨｚ的工作频率ꎬ内置高速存储器(５１２ｋｂｙｔｅＦＬＡＳＨꎬ２５６ｋｂｙｔｅＲＡＭ)和６路ＳＰＩ及其他丰富的外设接口

ꎮ

图３㊀其中一路网络电路图

１.１.２㊀Ｗ５５００以太网接口芯片本设计采用ＷＩＺｎｅｔ公司的高性能以太网接口

芯片Ｗ５５００ꎬ其内部集成了全硬件ＴＣＰ/ＩＰ协议栈㊁以太网数据链路层(ＭＡＣ)和１０ＢａｓｅＴ/１００ＢａｓｅＴＸ以太网物理层(ＰＨＹ)ꎮＷ５５００支持ＴＣＰ㊁ＵＤＰ㊁ＩＣＭＰ㊁ＩＰｖ４㊁ＡＲＰ㊁ＩＧＭＰ㊁ＰＰＰｏＥ８０ＭＨｚ时钟的ＳＰＩ接口ꎮ与传统软件协议栈不同ꎬＷ５５００内嵌的８个独立硬件Ｓｏｃｋｅｔ可以进行８路独立通信ꎬ该８路Ｓｏｃｋｅｔ的通信效率互不影响ꎬ可以通过Ｗ５５００片上３２ｋｂｙｔｅ的收/发缓存灵活定义各个Ｓｏｃｋｅｔ的大小[７－８]ꎮ

１.２㊀硬件电路设计ＳＴＭ３２Ｆ４２９通过两路自带的高速ＳＰＩ接口与两

个Ｗ５５００相连ꎬ其原理框图如图２所示

ꎮ

图２㊀双网冗余硬件原理框图

图２中ꎬ一路网络的实际电路图如图３所示ꎬ该路Ｗ５５００通过ＳＰＩ接口与控制器ＳＴＭ３２Ｆ４２９的ＳＰＩ１相连ꎬ其ＲＸ差分对㊁ＴＸ差分对与带ＲＪ４５的网络变压器ＨＲ９１１１０５Ａ相连[９]ꎮ

７

９２１