数字电子技术第九章
合集下载
数字电子技术第九章ch3
RAM 的 位 扩 展 接 法
二、RAM的字扩展
如一片RAM的位 数已够用，而字数不 够用，则采用字扩展 的方法来扩展存储器 的字数。字扩展通常 需用外加译码器来控 制芯片的片选输入信 号 CS 实现。
如字数和位数都 不够用，则可将字数 和位数同时进行扩展， 便组成了大容量的存 储器。
RAM的字扩展接法
9.3.3 RAM的扩展
一、RAM的位扩展
如一片 RAM 的字数已够用，而每个字的位数不够用，则 采用位扩展的方法来扩展每个字的位数。其方法是将各片 RAM 的地址输入端、读/写控制端 R/W 和片选端 CS 对应地 并接在一起。下图为用两片1k×4位的RAM进行位扩展，扩 展后的容量为1k×8位。
静态随机存取存储器(SRAM)的优点是：在不断电情 况下，可长期保存二进制信息，读/写控制电路简单， 存取速度快。缺点是：存储容量小，静态功耗大，适用 于小容量存储器。
9.3.2 RAM的存储单元
二、动态存储单元 动态存储单元是利用MOS管栅极电容的存储效应组 成的，由于栅极电容的容量很小，且存在漏电，因此栅 极电容上存储的信息不可能长期保存。为防止信息丢失， 必须定时给栅极电容补充电荷，这种补充电荷的过程称 为刷新。
RAM 的电路结构
一、RAM的基本结构
RAM 的电路结构
2. 地址译码器： 为了能方便地选 择到存储器中的 任一个存储单元， 将地址译码器分 为行、列地址译 码器，然后根据 行、列地址去选 通相应的存储单 元进行读出或写 入数据。
一、RAM的基本结构
RAM 的电路结构
3. I/O 和读/写控 制电路：为了满 足存储容量扩展 要求，每片RAM 都设有片选CS 端 和读/写(R/W )控 制端，用于对选 通的存储单元写 入或读出数据。
二、RAM的字扩展
如一片RAM的位 数已够用，而字数不 够用，则采用字扩展 的方法来扩展存储器 的字数。字扩展通常 需用外加译码器来控 制芯片的片选输入信 号 CS 实现。
如字数和位数都 不够用，则可将字数 和位数同时进行扩展， 便组成了大容量的存 储器。
RAM的字扩展接法
9.3.3 RAM的扩展
一、RAM的位扩展
如一片 RAM 的字数已够用，而每个字的位数不够用，则 采用位扩展的方法来扩展每个字的位数。其方法是将各片 RAM 的地址输入端、读/写控制端 R/W 和片选端 CS 对应地 并接在一起。下图为用两片1k×4位的RAM进行位扩展，扩 展后的容量为1k×8位。
静态随机存取存储器(SRAM)的优点是：在不断电情 况下，可长期保存二进制信息，读/写控制电路简单， 存取速度快。缺点是：存储容量小，静态功耗大，适用 于小容量存储器。
9.3.2 RAM的存储单元
二、动态存储单元 动态存储单元是利用MOS管栅极电容的存储效应组 成的，由于栅极电容的容量很小，且存在漏电，因此栅 极电容上存储的信息不可能长期保存。为防止信息丢失， 必须定时给栅极电容补充电荷，这种补充电荷的过程称 为刷新。
RAM 的电路结构
一、RAM的基本结构
RAM 的电路结构
2. 地址译码器： 为了能方便地选 择到存储器中的 任一个存储单元， 将地址译码器分 为行、列地址译 码器，然后根据 行、列地址去选 通相应的存储单 元进行读出或写 入数据。
一、RAM的基本结构
RAM 的电路结构
3. I/O 和读/写控 制电路：为了满 足存储容量扩展 要求，每片RAM 都设有片选CS 端 和读/写(R/W )控 制端，用于对选 通的存储单元写 入或读出数据。
数字电子技术基础第五版第九章-阎石、王红、清华大学
10.3.2 集成单稳态触发器 电路结构与工作原理 (74 121)
《数字电子技术基础》第五版 微分型单稳
控制附加电路
《数字电子技术基础》第五版
使用外接电阻
使用内接电阻
《数字电子技术基础》第五版
《数字电子技术基础》第五版
10.4 多谐振荡器（自激振荡, 不需要外加触发信号） 10.4.1 对称式多谐振荡器 一、工作原理（TTL） (1)静态（未振荡） 时应是不稳定的
通过调整R、C改f（R不能太大） RC常数远大于Tpd ,因此周期主要计算RC环节
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC
ln VDD VDD
-VT -VT +
+
RC ln VDD VDD
-VT + -VT -
T
T1
+ T2
R2C
ln
VDD VDD
充电至VI 2 VTH时,VI 2 又引起正反馈 VI 2 VO VO1
电路迅速返回稳态VO 0,VO1 VDD, C放电至没有电压，恢复稳态。
2.性能参数计算 输出脉冲宽度 输出脉冲幅度 恢复时间 分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
tw
RC lnV() -V(0) V() -V(t)
TD
0 X X 0 导通
1
2 3 VCC
1 3VCC
0
导通
1
2 3
VCC
1 3 VCC
不变
不变
1
2 3
VCC
1 3
VCC
1
数字电子技术基础第九章DA和AD转换电路
D2
VREF 22 R
D1
VREF 23 R
D0
VREF 23 R
(D3 23
D2 22
D1 21
D0 20 )
VREF
23 R
3 i0
Di 2i
i (0,1,2,3)
11
对于n位权电阻网络D/A转换器总电流为：
i
VREF 2n1 R
n1 i0
Di 2i
求和放大器输出电压为：vo iR f
数字量D成正比关系。V=KD，K为常数。
6
一、基本原理
输入是 n位二
D0 D1
进制数
Dn-1
n1
vO (iO ) k Di 2i 位权值
D/A
i (0,1,2,3i0 n 1)
k:转换比例系数
输出模拟电压（或模拟电流）与输入数字量
成正比关系。
假设：转换比例系数K=1,输入数字量n=3
输出模拟电压（或模拟电流）为：
进制数码为0000~1111,基准电压
00000
VREF=-8V,Rf = R/2,求输出电压VO。 并画出输出VO波形。
0 0 0 1 0.5 00101 0 0 1 1 1.5
VREF R f 2n1 R
n1
Di 2i
i0
输出模拟电压VO的大小与输 入的二进制数码的数值大小
成正比。
－ 2Rf
R
VREF 2n
n1
Di 2i
i0
同时还与量化级有关。
量化级
★ 输入二进制数码位数越多，量化级越小，D/A输 出电压越接近模拟电压。
12
例1：设4位权电阻D/A转换器输入二进制数 码D3D2D1D0=1101,基准电压VREF=-8V,Rf = R/2,求输出电压VO。
数字电子技术基础第五版第九章 阎石 王红 清华大学
《数字电子技术基础》第五版
迅速转为T1截止，T2导通 VO VOL
VT+ VE 2 + 0.7V VT+ VE1 + 0.7V
VE1
VE2
(Vcc
-VCES 2 )
R4 R3 + R4
VE1
(Vcc
-VCES1 )
R4 R2 + R4
2. 器件实例 74 13
《数字电子技术基础》第五版
2、性能参数计算 输出脉冲宽度 输出脉冲幅度 恢复时间 分辨时间
《数字电子技术基础》第五版
《数字电子技术基础》第五版
《数字电子技术基础》第五版
《数字电子技术基础》第五版
二、积分型 G1和G2为TTL门
《数字电子技术基础》第五版
* 稳态下：VI 0,VO 1, (VO1 VOH ),VA VOH； *VI 后，VO 0,进入暂稳态，VO1 0,C开始放电；
《数字电子技术基础》第五版
10.4.4 用施密特触发器构成的多谐振荡器
T
T1
+ T2
RC ln VDD VDD
-VT -VT +
+
RC
ln VDD VDD
-VT + -VT -
T
T1 + T2
R2C
ln
VDD VDD
-VT -VT +
+
R1C
ln
VDD VDD
-VT + -VT -
10.4.5 石英晶体多谐振荡器
-（VDD
-VT-)
R1
R1 + R2
VT -
(1 -
R1 R2
)VTH
精品课件-数字电子技术-第9章
第9
2.按编程工艺分类 (1)低熔丝和反熔丝编程器件：体积小，集成度高， 速 度高， 易加密， 抗干扰， 耐高温； 只能一次编程， 在设 计初期阶段不灵活， 如Actel的FPGA器件。 (2) EEPROM编程器件： 可反复编程， 不用每次上电重 新下载， 但相对速度慢， 功耗较大， 如大多数CPLD器件。 (3) SRAM编程器件： 可反复编程， 实现系统功能的动 态重构； 每次上电需重新下载， 实际应用时需外挂EEPROM 以保存程序， 如大多数公司的FPGA器件。 (4) 在系统可编程器件。
20世纪80年代中期，Altera公司推出了一种新型的可擦 除、可编程逻辑器件 (ErasableProgrammableLogicDevice,EPLD)，它采用CMOS和 UVEPROM工艺制作，集成度比PAL和GAL高得多，设计也更加灵 活，但内部互连能力比较弱。1985年,Xilinx公司首家推出了 现场可编程门阵列(FieldProgrammableGateArray,FPGA)器件， 它是一种新型的高密度PLD，采用CMOS－SRAM工艺制作，其结 构和阵列与PLD不同，内部由许多独立的可编程逻辑模块组成， 逻辑块之间可以灵活地相互连接，具有密度高、编程速度快、 设计灵活和可再配置设计能力等许多优点。FPGA出现后立即 受到世界范围内电子设计工程师的普遍欢迎，并得到迅速发展。
第9
第9
9.1 概述 9.2 可编程逻辑阵列(PLA) 9.3 可编程阵列逻辑(PAL) 9.4 通用阵列逻辑(GAL) 9.5 CPLD、 FPGA可编程逻辑器件 9.6 可编程逻辑器件的开发技术
第9 9.1 概述
随着新的EDA工具的不断出现，设计者可以直接设计出系 统所需要的专用集成电路，从而给电子系统设计带来了革命性 的变化。专用集成电路 (ApplicationSpecificIntegratedCircuit，ASIC)是指专门 为某一应用领域或为专门用户需要而设计、制造的LSI或VLSI 电路，它可以将某些专用电路或电子系统设计在一个芯片上， 构成单片集成系统。
数字电子技术基础 第9章
图9.5 专用输出基本门阵列结构
2. 可编程I/O输出结构 可编程I/O输出结构如图9.6所示。
图9.6 可编程I/O输出结构
3. 寄存器型输出结构 寄存器型输出结构也可以称为时序结构，如图9.7所示。
图9.7 寄存器型输出结构
4. 带异或门的寄存器型输出结构 带异或门的寄存器型输出结构见图9.8。
图9.3 PLA的阵列结构
例9-1 用PLA实现下列一组逻辑函数。
解 (1) 将函数化为最简与或式。
(2) 画阵列图。根据上式，只需6×4的PLA(含6个与门 和4个或门)便可实现这一组逻辑函数。画阵列图时，先在与 阵列中按所需的与项编程，再在或阵列中按各个函数的最简 与或表达式编程，如图9.4所示。
图9.9 GAL和PAL基本结构的比较框图
9.3.1 GAL的基本结构 GAL的基本结构如图9.9所示，普通型GAL器件与PAL器
件有相同的阵列结构，均采用与阵列可编程、或阵列固定的 结构。
这里以GAL16V8器件为例介绍GAL芯片的结构和特点。 GAL16V8中的16表示阵列的输入端数量，8表示输出端数量， V则表示输出形式是可以改变的普通型。
3． 输出三态控制多路选择器(TSMUX) 输出三态控制多路选择器(TSMUX)是一个四选一多路选 择器，其受信号AC0、AC1(n)控制，若AC0AC1(n )为00，则 取电源UCC为三态控制信号，输出缓冲器被选通；若为01， 则地电平为三态控制信号，输出缓冲器呈高阻态；若为10， 则输入OE为三态控制信号；若为11，则取第一乘积项为三态 控制信号，使输出三态门受第一乘积项控制。
9.2 PLA与PAL
用PLA实现逻辑函数时，运用的是简化后的最简与或式， 并由与阵列构成乘积项，由或阵列实现相应乘积项的或运算。 在PLA中，多输入、多输出的逻辑函数可以利用公共的与项， 因而提高了阵列的利用率。
《数字电子技术及应用》课件第9章
3）记录波形时，应注意输入、输出波形的时间相位关系， 并在坐标中上下对齐。
（4）实验中实际使用的仪器型号和编号以及元器件使用情 况。
3．实验报告 实验报告是培养学生对科学实验的总结能力和分析思维 能力的有效手段，也是一项重要的基本功训练。它能很好地 巩固实验成果，加深对基本理论的认识和理解，从而进一步 扩大知识面。 实验报告是一份技术总结，要求文字简洁，内容清楚， 图表工整。报告内容应包括实验目的、实验内容和结果、实 验使用仪器和元器件以及分析讨论等。其中，实验内容和结 果是报告的主要部分，它应包括实际完成的全部实验内容， 并且要按实验任务逐个书写。每个实验任务应有如下内容：
（4）仔细观察实验现象，完整准确地记录实验数据并与理论值进 行比较分析。
（5）实验完毕，经指导教师同意后，可关断电源，拆除连线，整 理放好，并将实验台清理干净、摆放整齐。
2．正确布线 布线原则：应便于检查、排除故障和更换器件。 在数字电路实验中，由于连线数量大，因此由错误布线 引起的故障常占很大比例。布线错误不仅会引起电路故障， 严重时甚至会损坏器件，因此，注意布线的合理性和科学性 是十分必要的。正确的布线原则大致有以下几点： （1）不允许将集成电路芯片方向插反。一般IC的方向 是缺口（或标记）朝左，引脚序号从左下方的第一个引脚开 始，按逆时针方向依次递增至左上方的第一个引脚。（即面
（2）输出电阻低，增强了带容性负载的能力； （3）有较大的噪声容限； （4）采用+5V的电源供电。
为了正常发挥器件的功能，应使器件在推荐的条件下工 作，对CT0000系列（74LS系列）器件，主要有：
(1）电源电压应在4.75～5.25V的范围内。 (2）环境温度在0～70℃之间。 (3）高电平输入电压UIH>2V，低电平输入电压 USL<0.8V。 (4）输出电流应小于最大推荐值（查手册）。 (5）工作频率不能高，一般的门和触发器的最高工作频 率约为30MHz。
（4）实验中实际使用的仪器型号和编号以及元器件使用情 况。
3．实验报告 实验报告是培养学生对科学实验的总结能力和分析思维 能力的有效手段，也是一项重要的基本功训练。它能很好地 巩固实验成果，加深对基本理论的认识和理解，从而进一步 扩大知识面。 实验报告是一份技术总结，要求文字简洁，内容清楚， 图表工整。报告内容应包括实验目的、实验内容和结果、实 验使用仪器和元器件以及分析讨论等。其中，实验内容和结 果是报告的主要部分，它应包括实际完成的全部实验内容， 并且要按实验任务逐个书写。每个实验任务应有如下内容：
（4）仔细观察实验现象，完整准确地记录实验数据并与理论值进 行比较分析。
（5）实验完毕，经指导教师同意后，可关断电源，拆除连线，整 理放好，并将实验台清理干净、摆放整齐。
2．正确布线 布线原则：应便于检查、排除故障和更换器件。 在数字电路实验中，由于连线数量大，因此由错误布线 引起的故障常占很大比例。布线错误不仅会引起电路故障， 严重时甚至会损坏器件，因此，注意布线的合理性和科学性 是十分必要的。正确的布线原则大致有以下几点： （1）不允许将集成电路芯片方向插反。一般IC的方向 是缺口（或标记）朝左，引脚序号从左下方的第一个引脚开 始，按逆时针方向依次递增至左上方的第一个引脚。（即面
（2）输出电阻低，增强了带容性负载的能力； （3）有较大的噪声容限； （4）采用+5V的电源供电。
为了正常发挥器件的功能，应使器件在推荐的条件下工 作，对CT0000系列（74LS系列）器件，主要有：
(1）电源电压应在4.75～5.25V的范围内。 (2）环境温度在0～70℃之间。 (3）高电平输入电压UIH>2V，低电平输入电压 USL<0.8V。 (4）输出电流应小于最大推荐值（查手册）。 (5）工作频率不能高，一般的门和触发器的最高工作频 率约为30MHz。
数字电子技术基础(第三版)第9章ADC、DAC
此外根据D/A转换器输入数字信号的方式， 有并行输入和串行输入两种类型。
D/A转换器的输入与输出的关系可以表示为
y G VREF x 2n 1
式中，x表示数字输入（n位二进制表示的十进制值）， n 为D/A转换器的位数，y表示模拟输出信号，VREF为基准电压， G为增益。
六、D/A转换器的主要技术指标
A/D转换器的技术指标有：分辨率、量化误差、 采样速率、信噪比（SNR）、失真系数、温度系 数、转换时间、参考电压、输入动态范围、功耗 等。
1．分辨率
分辨率指A/D转换器在转换过程中能分辨输入模 拟信号的最小量，它与A/D转换器的位数有关。
一个输出为n位二进制数的A/D转换器，能区分 输入模拟信号2n个不同量级。 如果输入信号是电压，能区分输入模拟电压的 最小分辨率为
一、A/D和D/A转换器的方法
. V (t) .
4
C
3
B
2A
1
0000 0100 0000 0011 0000 0010
模拟信号 VB=3V
模数转换器A/D
t
00000011
数模转换器D/A
3Байду номын сангаасV
A/D和D/A转换器在现代电子技术各个领域 的应用非常广泛。在此，我们用一个简单的测 量和控制一个容器中水的温度系统为例，来简 单说明A/D和D/A转换器的应用。
分辨率= 1 5 5 =19.53（mV）
28
256
2．转换时间
转换时间是表征一个A/D转换器的转换速率。转 换时间是指从接到转换启动信号开始，到输出端获 得稳定的数字信号完成一次转换的时间。
START EOC
启动 转换时间
OE
输出允许
D/A转换器的输入与输出的关系可以表示为
y G VREF x 2n 1
式中，x表示数字输入（n位二进制表示的十进制值）， n 为D/A转换器的位数，y表示模拟输出信号，VREF为基准电压， G为增益。
六、D/A转换器的主要技术指标
A/D转换器的技术指标有：分辨率、量化误差、 采样速率、信噪比（SNR）、失真系数、温度系 数、转换时间、参考电压、输入动态范围、功耗 等。
1．分辨率
分辨率指A/D转换器在转换过程中能分辨输入模 拟信号的最小量，它与A/D转换器的位数有关。
一个输出为n位二进制数的A/D转换器，能区分 输入模拟信号2n个不同量级。 如果输入信号是电压，能区分输入模拟电压的 最小分辨率为
一、A/D和D/A转换器的方法
. V (t) .
4
C
3
B
2A
1
0000 0100 0000 0011 0000 0010
模拟信号 VB=3V
模数转换器A/D
t
00000011
数模转换器D/A
3Байду номын сангаасV
A/D和D/A转换器在现代电子技术各个领域 的应用非常广泛。在此，我们用一个简单的测 量和控制一个容器中水的温度系统为例，来简 单说明A/D和D/A转换器的应用。
分辨率= 1 5 5 =19.53（mV）
28
256
2．转换时间
转换时间是表征一个A/D转换器的转换速率。转 换时间是指从接到转换启动信号开始，到输出端获 得稳定的数字信号完成一次转换的时间。
START EOC
启动 转换时间
OE
输出允许
《数字电子技术 》课件第9章
2. 实训设备： 万用表， 示波器， 信号源， 直流电源。 实训器件： 面包板一块， DAC0832一片， 运算放大 器741一片， 计数器74LS161两片，导线若干。
3. 实训电路图如图9.1所示。
图 9.1 实训9电路图
4. 1） 查集成电路手册， 了解74LS161、 DAC0832和741的 功能， 确定74LS161、 DAC0832的管脚排列， 了解各管脚 的功能。 2） 按图9.1在实验板上安装好实验电路， 检查电路连接， 确认无误后再接电源。 注意不要将引脚接错。
然后SAR继续令B2为1， 连同第一次比较结果， 经 DAC转换再同模拟输入比较， 并根据比较结果， 决定B2在 寄存器中的取舍。
图9.8 为上述转换过程的时序波形。
图 9.8 四位逐次比较型ADC转换时序波形
2. 间接ADC 1） 图9.9为双积分型ADC的电路图， 该电路由运算放大器 C构成的积分器、 检零比较器C1、时钟输入控制门G、 定 时器和计数器等组成。 下面分别介绍它们的功能。
图 9.5 采样保持电路及波形
2. 采样保持电路的输出， 即量化编码的输入仍然是模拟 量， 它可取模拟输入范围里的任何值。 如果输出的数字量 是3位二进制数， 则仅可取000~111 8种可能值， 因此用数 字量表示模拟量时， 需先将采样电平归一化为与之接近的 离散数字电平， 这个过程称作量化。
9.1.2 A/D转换器的类型
1. 直接ADC 1） 并行ADC 图9.6是输出为三位的并行A/D转换的原理电路。 8个电 阻将参考电压分成8个等级， 其中7个等级的电压分别作为7 个比较器的比较电平。
图 9.6 三位并行A/D转换原理电路
比较器的输出状态由D触发器存储， 并送给编码器， 经过编码器编码得到数字输出量。 表9.1为该电路的转换真 值表。
3. 实训电路图如图9.1所示。
图 9.1 实训9电路图
4. 1） 查集成电路手册， 了解74LS161、 DAC0832和741的 功能， 确定74LS161、 DAC0832的管脚排列， 了解各管脚 的功能。 2） 按图9.1在实验板上安装好实验电路， 检查电路连接， 确认无误后再接电源。 注意不要将引脚接错。
然后SAR继续令B2为1， 连同第一次比较结果， 经 DAC转换再同模拟输入比较， 并根据比较结果， 决定B2在 寄存器中的取舍。
图9.8 为上述转换过程的时序波形。
图 9.8 四位逐次比较型ADC转换时序波形
2. 间接ADC 1） 图9.9为双积分型ADC的电路图， 该电路由运算放大器 C构成的积分器、 检零比较器C1、时钟输入控制门G、 定 时器和计数器等组成。 下面分别介绍它们的功能。
图 9.5 采样保持电路及波形
2. 采样保持电路的输出， 即量化编码的输入仍然是模拟 量， 它可取模拟输入范围里的任何值。 如果输出的数字量 是3位二进制数， 则仅可取000~111 8种可能值， 因此用数 字量表示模拟量时， 需先将采样电平归一化为与之接近的 离散数字电平， 这个过程称作量化。
9.1.2 A/D转换器的类型
1. 直接ADC 1） 并行ADC 图9.6是输出为三位的并行A/D转换的原理电路。 8个电 阻将参考电压分成8个等级， 其中7个等级的电压分别作为7 个比较器的比较电平。
图 9.6 三位并行A/D转换原理电路
比较器的输出状态由D触发器存储， 并送给编码器， 经过编码器编码得到数字输出量。 表9.1为该电路的转换真 值表。
《数字电子技术》课件第九章
图中W0~W3四条字线分别选择存储矩阵中的四个字， 每个字存放四位信息。 制作时， 若在某个字的某一位存入 “1”， 则在该字的字线Wi与位线Dj之间接入二极管； 反之， 就不接二极管。
图 9-2 二极管ROM结构图
读出数据时， 首先输入地址码， 同时输出缓冲级三态 控制端， 使输出缓冲级工作， 则在数据输出端D3~D0可以 获得该地址对应字中所存储的数据。 例如， 当A1A0=00时， W0=1, W１=W2=W3=0， 所以W0被选中， 读出W0对应字中 的数据D3D2D1D0=1100。 当A1A0为01、 10、 11时， 依次读 出的数据是1001、 1010、 1101。 该ROM存储的数据如表 9-1 所示。
如果浮栅Gf上积累了电子， 则使该MOS管的开启电压 变得很高。 此时给控制栅(接在地址选择线上)加+5 V电压时， 该MOS管仍不能导通， 相当于存储了“0”； 反之， 若浮栅 Gf上没有积累电子， MOS管的开启电压较低， 因而当该管 的控制栅被地址选中后， 该管导通， 相当于存储了 “1”。 可见， SIMOS管是利用浮栅是否积累负电荷来表示 信息的。 这种EPROM出厂时为全“1”， 即浮栅上无电子积 累， 用户可根据需要写“0”。
9.1.2 ROM
例如，在表9 -1 中，将输入地址A1A0视为输入变量， 而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、 D1、 D0就是A1、A0的一组逻辑函数。
D3 A1 A0 A1A0 A1 A1 A1A0 m0 m1 m2 m3 D2 A1 A0 A1A0 m0 m3 D1 A1A0 m2 D0 A1A0 A1A0 m1 m3
动态MOS存储单元有四管电路、 三管电路和单管电
路等。 四管和三管电路比单管电路复杂， 但外围电路简单，
图 9-2 二极管ROM结构图
读出数据时， 首先输入地址码， 同时输出缓冲级三态 控制端， 使输出缓冲级工作， 则在数据输出端D3~D0可以 获得该地址对应字中所存储的数据。 例如， 当A1A0=00时， W0=1, W１=W2=W3=0， 所以W0被选中， 读出W0对应字中 的数据D3D2D1D0=1100。 当A1A0为01、 10、 11时， 依次读 出的数据是1001、 1010、 1101。 该ROM存储的数据如表 9-1 所示。
如果浮栅Gf上积累了电子， 则使该MOS管的开启电压 变得很高。 此时给控制栅(接在地址选择线上)加+5 V电压时， 该MOS管仍不能导通， 相当于存储了“0”； 反之， 若浮栅 Gf上没有积累电子， MOS管的开启电压较低， 因而当该管 的控制栅被地址选中后， 该管导通， 相当于存储了 “1”。 可见， SIMOS管是利用浮栅是否积累负电荷来表示 信息的。 这种EPROM出厂时为全“1”， 即浮栅上无电子积 累， 用户可根据需要写“0”。
9.1.2 ROM
例如，在表9 -1 中，将输入地址A1A0视为输入变量， 而将D3、D2、D1、D0视为一组输出逻辑变量，则D3、D2、 D1、 D0就是A1、A0的一组逻辑函数。
D3 A1 A0 A1A0 A1 A1 A1A0 m0 m1 m2 m3 D2 A1 A0 A1A0 m0 m3 D1 A1A0 m2 D0 A1A0 A1A0 m1 m3
动态MOS存储单元有四管电路、 三管电路和单管电
路等。 四管和三管电路比单管电路复杂， 但外围电路简单，
数字电子技术第9章习题解答
9.1 概述自测练习1．将数字量转换成模拟量的电路称为（ 数模转换器 ），简称（ DAC ）。
2．将模拟量转换成数字量的电路称为（ 模数转换器 ），简称（ ADC ）。
3．传感器传送过来的信号要经过（模数转换器 ）转换为数字信号才能被数字系统所识别，数字系统发出的信号要经过（数模转换器 ）转换为模拟信号才能被执行机构所识别。
9.2 D/A 转换器自测练习1．D/A 转换器的转换特性，是指其输出（模拟量 ）（模拟量，数字量）和输入（数字量 ）（模拟量，数字量）之间的转换关系。
2．如果D/A 转换器输入为n 位二进制数D n -1D n -2…D 1D 0，K v 为其电压转换比例系数，则输出模拟电压为（)2222(00112211o ⋅+⋅++⋅+⋅=----d d d d K v n n n n v ）。
3．常见的D/A 转换器有二进制权电阻网络D/A 转换器、倒T 型电阻网络D/A 转换器、权电流型D/A 转换器、权电容网络D/A 转换器、以及开关树型D/A 转换器等几种类型。
4．如分辨率用D/A 转换器的最小输出电压V LSB 与最大输出电压V FSR 的比值来表示。
则8位D/A 转换器的分辨率为（ 1218- ）。
5．已知Ｄ／Ａ转换电路中，当输入数字量为10000000时，输出电压为6.4V ，则当输入为01010000时，其输出电压为（ 4V ）。
9.3 A/D 转换器自测练习1．A/D 转换器的转换过程通过采样、保持、量化和编码四个步骤完成。
2．A/D 转换器采样过程中要满足采样定理，即采样频率（的一半大于 ）输入信号的最大频率。
3．A/D 转换器量化误差的大小与(量化的方法 )和(编码位数 )有关。
4．A/D 转换器按照工作原理的不同可分为（直接 ）A/D 转换器和（ 间接 ）A/D 转换器。
5．如果将一个最大幅值为5.1V 的模拟信号转换为数字信号，要求模拟信号每变化20mV 能使数字信号最低位LSB 发生变化，那么应选用（ 8 ）位的A/D 转换器。
《数字电子技术(第二版)》 第9章 模拟量与数字量的转换
9.1.1 D/A转换器的基本原理
基 本 原 理
将输入的每一位二进制代码按其权的大小转 换成相应的模拟量，然后将代表各位的模拟 量相加，所得的总模拟量就与数字量成正比， 这样便实现了从数字量到模拟量的转换。
d0 输入 d1
…
dn －1
D/A
uo 或 io 输出
转 换 特 性
D/A转换器的转换特性，是指其输出模拟量和输入数字量之 间的转换关系。图示是输入为3位二进制数时的D/A转换器的 转换特性。理想的 D/A转换器的转换特性，应是输出模拟量 与输入数字量成正比。即：输出模拟电压 uo=Ku×D或输出模 拟电流io=Ki×D。其中Ku或Ki为电压或电流转换比例系数，D 为输入二进制数所代表的十进制数。如果输入为 n 位二进制 数dn-1dn-2…d1d0，则输出模拟电压为：
9.1.2 T型电阻网络数模转换器
数码di=1（i=0、1、2、3），即为高电平时，则由其控制的 模拟电子开关Si自动接通左边触点，即接到基准电压UR上； 而当di=0，即为低电平时，则由其控制的模拟电子开关Si自 动接通右边触点，即接到地。
d3d2d1d0=0001时的电路：
用戴维南定理从 左至右逐级对各 虚线处进行等效。
由图可得输出电Байду номын сангаас为：
由于d0=1、 d3=d2=d1=0，所以上式又可写为：
同理，当d3d2d1d0=0010时的输出电压为： 当d3d2d1d0=0100时的输出电压为： 当d3d2d1d0=1000时的输出电压为：
应用叠加原理将上面4个电压分量叠加，即得T形电阻网络数 模转换器的输出电压为：
4位逐次逼近型A/D转换器
工作原理 为了分析方便，设D/A转换器的参考电压为UR=8V，输入的模拟 电压为ui=4.52V。 转换开始前，先将逐次逼近寄存器的4个触发器FA～FD清0，并 把环形计数器的状态置为Q1Q2Q3Q4Q5=00001。 第1个时钟脉冲C的上升沿到来时，环形计数器右移一位，其 状态变为10000。由于Q1=1，Q2、Q3、Q4、Q5均为0，于是触 发器FA被置1，FB、FC和FD被置0。所以，这时加到D/A转换器 输入端的代码为d3d2d1d0=1000 ，D/A转换器的输出电压为：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
①加偏置电流-VB/RB=-IB，抵消最高位为1其他各位 为0时的电流，使此时VO=0； ②符号位（最高位）求反； ③例见P469，|VB|/RB=I/2=|VREF|/2R
五 DAC的转换精度和转换速度
1．转换精度： （1） 分辨率： ①用输入二进制码的位数表示； ②用能分辨出的最小模拟电压(LSB)与最大输出电压FSR) 之比来表示为1/（ -1）。 （2） 转换误差：P470图 ①比例误差：VREF的变化引起，例见P472； ②漂移误差：运放的零漂引起； ③非线形误差：模拟开关的压降不等和电阻阻值的偏差。 总的误差为三项之和,加采样-保持电路可消除动态误差。 2．转换速度：外加运放的DAC转换速度等于建立时间 （数字部分的延迟时间）+运放的上升时间
n
2
例：P495 9.2
10 29 5V 210 10 8 d8 1, uo 10 2 2.5V 2 d 7 1, uo 1.25V d9 1, uo d 6 1, uo 0.625V
74161为16进制计数器 CP Q3Q2Q1Q0 VO（V）
0 1 2 3 4 5 ……
14 15 16
0000 0 0001 0.625 0010 1.25 0011 1.875 0100 2.5 0101 3.125 …… 1110 8.75 1111 9.375 0000 0
9-3 A/D转换器（ADC）
一 A/D转换的基本原理： 步骤：取样-保持-量化-编码， 1.取样定理：fs≥2fi(max)，fs为取样频率，fi(max) 为输入模拟信号VI的最高频率分量。满足此式 可以用①低通滤波器将VO 还原为VI ，②为提高 转换速度，取fs=（3-5）fi(max) 即可（但要保证 转换完成）。
输入为3位二进制补码时 要求D/A转换器的输出
补码输入 对应的 要求的 d2 d1 d0 十进制数 输出电压 0 1 1 +3 +3V 0 1 0 +2 +2V 0 0 1 +1 +1V 0 0 0 0 0 1 1 1 -1 -1V 1 1 0 -2 -2V 1 0 1 -3 -3V 1 0 0 -4 -4V
1．计数型ADC
（反馈比较型一）
① 工作原理：见下图 ② 转换时间：最长可达（ -1）TCP， ③ 缺点：转换速度慢，几十毫秒； 优点：位数高、所用元件呈算术级数增加。
n
2
2.逐次-渐近型ADC
（反馈比较型二）
工作原理：见下表，框图、原理图（5个CP完 成一次转换）×表示可能为1可能为0 CP Q1Q2Q3Q4Q5 QAQBQC 功能 0 10000 000 准备 1 01000 100 比较 2 00100 ×10 比较 3 00010 ××1 比较 4 00001 ××× 输出 5 10000 000 恢复
二 倒T型电阻网络DAC：
1． 只用R和2R两种电阻； 4. 2． 无论开关接0或1各支路电流恒定； 3． 各节点看进去的等效电阻均为R。
三 权电流型DAC ① VREF=RF×I； ②MSI见P463用按比例放大发射结面积控制电 流。
四 具有双极性输出的DAC
1．把以补码形式输入的正、负数分别转换成 正、负极性的模拟电压， 最高位为符号位：0为正，1为负。 2.比较P468两表可知方法为 ①加偏置电流,抵消最高位为1其他各位为0时的 电流，使此时VO=0； ②符号位（最高位）求反 注意：下列公式只适用单极性电路，可用于计 算输出幅度。
n
2
几种常用的ADC性能比较
类型 结构 并联 计数型 逐次比较型 渐进型 位数多 有DAC 有DAC 元件多 适中 适中 几十纳秒 几十毫秒 几十微秒 快 较慢 适中 与D位数 受DAC 受DAC 有关 等影响 等影响 双积分型 简单
转换 速度 转换 精度
几十毫秒 最慢 最高
*综合型例题：9.16
由图可知VO=I∑×4R， I∑=VOH(Q2/R+Q1/2R+Q0/4R)+VIi/8R, VO=VOH (4Q2+2Q1+Q0)+VIi/2，振荡器的频率 为1MHZ，即VIi 的T=8微秒，在i=0 7 期间，每 80微秒中有10个1微秒的时间有VIi/2的电压迭加 在VOH(4Q2+2Q1+Q0)的电压上。(i=0 7) 如Q3Q2Q1=000，则VO在0-80，640-720微 秒，……间各有10个1微秒，间隔为7微秒，幅度 为VI0/2电压输出。
三 直接ADC
（前面已加取样-保持电路）量化-编码电路 1．并联比较型ADC：如下页图 ① 工作原理：电压比较、寄存、代码转换； ② 优点：转换速度快，几十纳秒； 缺点：位数高、所用元件呈几何级数增加。 ③ 例P481图中，VREF=15V、VI=7.3V求Δ =？Qi=？ di=? 解：Δ =2V、Qi=000111、di=100（100精确值为 4Δ =8V误差为0.7V）
9-1概述
1. 应用框图如下图 2. 性能指标：转换精度、转换速度 3.分类： DAC：权电阻、倒T型、权电流… ADC：直接：并联型、计数型、逐次-渐近型； 间接：双积分型……
9-2 D/A转换器（DAC）
一 权电阻网络DAC 1.工作原理；如图，VO=-RF（I3+I2+I1+I0）， 当d3, d2, d1, d0分别等于1时 I3=VREF/R I2=VREF/2R I1=VREF/4R I0=VREF/8R 当d3, d2, d1, d0 分别等于0时， 对应的电流为0
2.量化和编码： ①量化：任何一个数字量的大小只能是某个规定 的最小数量单位Δ 的整数倍，仅LSB=1时等效模 拟电压即Δ ，称为量化单位。模拟电压是连续 的，一般不能被Δ 整除，将引入量化误差； ②由下表可知，等分时最大误差为Δ =1/8V， 不等分时Δ =2/15V最大误差为±1/2Δ =±1/15V。 ③输入模拟电压在正、负范围变化时，输出补码， 如P478图所示，纵坐标为输入模拟电压、右边 为输出补码有量化误差。
Q3Q2Q1=001 则 VO 在 80-160 ， 720-800 ， … 微 秒间各有10个1微秒，间隔为7微秒，幅度为 VOH+VI1/2的电压输出。 …… Q3Q2Q1=111则VO在560-640，1200-1280，…微秒 间有10个1微秒，间隔为7微秒，幅度为 7VOH+VI7/2的电压输出。 以次类推，VO的波形如图9-2)优点：转换精度高、抗干扰能力强、结构简 单。 (3)缺点：转换时间长，最长转换时间近似为 2 n1 TCP，需几十到上百毫秒。
2．V-F变换型ADC：见P490图。
五 ADC的转换精度和转换速度
1． 转换精度：（1）分辨率： ①输出数字量的位数；②1/ FSR，单位V。 （2）转换误差：要求≤1/2 LSB， P492 三位半即13位BCD码输出。 2． 转换速度：不同类型的ADC有很大区别， 并联比较型ADC：几十纳秒， 逐次-渐近型ADC：几十微秒， 计数型、双积分型ADC：几十毫秒。
具有偏移的D/A转换器 的输出
原码输入 无偏移时 偏移-4V后 d2 d1 d0 的输出 的输出 1 1 1 +7V +3V 1 1 0 +6V +2V 1 0 1 +5V +1V 1 0 0 +4V 0 0 1 1 +3V -1V 0 1 0 +2V -2V 0 0 1 +1V -3V 0 0 0 0 -4V
第九章学习要求
1.DAC的组成，权电阻、倒T型、权电流DAC的工 作原理，特点，误差分析，VO的计算。 2.并联比较型、计数型、逐次-渐进型、双积分 型ADC的结构，性能比较。 3. DAC和ADC的分辨率的计算。
第九章作业
9.1、9.2、9.3、9.5、9.6、 9.12、9.13、9.14、9.15、9.16
二 取样-保持电路
1．基本形式：如下图 ①工作原理：T导通时-取样，T截止时-保持； ②取样速度慢，因R1不可太小。
2.实用电路采用LF198见下图： ①工作原理：A1 、A2 构成电压跟随器，电容外 接，VL=1时-取样，VL=0时-保持；②D1和D2保护 作用：当S断开时，A1 的V-=VO 、V+=VI ，若VI 变 化大VO’变化大，可能使A1 饱和并使S承受过压。 加D1、D2使VO’≤VI±VD。
第九章 数-模和模-数转换
本章讲授D/A转换（把数字量转换成相应的模 拟量）和A/D（把模拟量转换成相应的数字量） 的基本原理和常见的典型电路。 首先介绍各种不同类型的DA转换器（DAC）， 然后说明了AD转换的步骤及AD转换器（ADC） 的主要类型。 本章还着重讨论了DAC和ADC的主要性能指标： 转换精度和转换速度的问题。
VREF 得VO= 4 D4 2
D4 23 d3 22 d2 21 d1 20 d0
可扩展为： 2．优点：结构简单；缺点：电阻值相差大，不 易集成；
3.改进电路：①分段如下图；图9-1为仅DO=1其 它各位为0时，计算iS0的等效电路，可得 VS0≈VREF/24 ，iS0≈VREF/ 27 R；以此类推可得 iS1≈VREF/26 R，iS2≈VREF/25 R……得： VREF ②采用倒T型电阻网络。 VO= 8 D8 2
① 转 换 时间 ： (n+2)TCP， n为计数器的 位数； ②转换速度 几十微秒 （适中）， 位数高时所 用元件呈算 术级数增加。 使用的较多
四 间接ADC 1. 双积分型：电压-时间-数字量
工作原理：如右图， ①第一次定时积分，计数器 满量程T1= TCP， VO1=-1/RC VI dt =(T1/RC)VI ②第二次积分，-VREF定压积 分，VO2=1/RC VREF dt =(T2/RC)VREF ③VO1+VO2=0得T2=T1 VI /VREF ， 即T2与VI成正比， ④在T2时刻后计数器的数据 输出为D=T2/TCP =(T1 VI /VREF)/TCP = VI/VREF。