usrp的基本结构和功能

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

USRP即Universal Software Radio Periphehal 的缩写,软件无线电外设。其设计宗旨是使普通计算机能像高带宽的软件无线电外设一样工作。从本质上讲,它充当一个无线通信系统的数字基带和中频部分。USRP背后的设计理念是在主机CPU上完成所有波形相关方面的处理,比如调制和解调。所有诸如数字上下变频、抽样和内插等高速通用操作都在USRP上的FPGA上完成。

USRP 由母版,覆盖不同带宽的子板以及相应的天线组成。USRP有四路12位高速模数转换(ADCs)采样速率可达64MSsamples/sec,4路14位数模转换器(DACs),采样速率可达128 MSsamples/sec,转换器(DACs),采样速度可达128MSamples/sec。这些4入4出通道同Altera 公司的Cyclone EP1 C12 FPGA相连。FPGA相应地同Cypress公司的USB2接口芯片FX2相连,然后连接至计算机。USRP同计算机通过高速的USB2接口相连,不能用于USB1.1接口。

因此,理论上,当采样信号时,系统具有4路输入4路输出。但是,现实中csiji复合的(IQ)信号时,它只提供更多的灵活性(和带宽)。因此把它们成对,便可形成两对复合输入两对复合输出。

基于USRP的成功经验,USRP2以更高速度和更高的精度(100MHz) 14位ADCs和400MHz 16位DACs ),允许使用更宽波段的信号,增加了信号的动态范围。针对DSP应用优化了的大型现场可编程门阵列(FPGA)可以在高采样率下处理复杂波形。千兆以太网络接口,使应用程序可以使用USRP2同时发送或接受50MHz的射频带宽。在USRP2中,FPGA出现了诸如数字上变频器和下变频器等高速采样处理器。较低采样率的操作可在主机电脑上,甚至可以在具有32位RISC微处理器和有很大用户设计自由空间的FPGA上。

USRP2的配置和固件被存储在一个SD闪存卡里,无需特别的硬件就可以轻

松编程。

基于USRP, USRP2增加以下特点:

.千兆级以太网接口;

.25 MHz的瞬时射频(RF)带宽;

.Xilinx Spartan 3-2000 FPGA;

.两路100 MHz 14位ADCs;

.两路400 MHz 16位DACs;

.1 MByte的高速SRAM;

.锁定到1 OMHz的外部参考时钟;

.1 PPS(每秒一个脉冲)的输入;

.配置存储在标准的SD卡;

.能够把多个系统锁定在一起用于MIMO;

.同USRP的子板兼容。

子板是用来承载射频(RF)接收机、调制解调器和射频(RF)发射机。发送和接收子板包括Basic RX, Basic TX, LFRX, LFTX, TVRX, DBSRX等,收发子板包括WBX, RFX400, RFX900, RFX1200, RFX1800, RFX2200, RFX2400,XCVR2450等。FR转换模块包括变频、滤波、功率放大。

假设两个节点A与B之间进行通信,每个节点都是连接在PC 上的usrp N210,每个节点在通信过程中地位都是等价的,即既可以作为发送端,又可以作为接收端。每个节点有三种

状态,分别是空闲、发送和接收,三种状态之间可以相互转换。初始每个节点处于空闲状态,当节点收到数据报之后,由空闲状态转入发送状态,进行数据发送,当发送完毕后,马上转入接收状态,等待B节点的ack报文,如果超出一定的时限,还未收到B节点的ack,则重新发送。而B节点检测到有数据信息后,进行报文识别,看是否是发给自己的,如果是,则转入接收状态,当接收完毕后,转入发送状态,给发送方(即节点A)发送ack。

相关文档
最新文档