数字逻辑 2(考试题)
四川大学数字逻辑期末考题精选答案
数字逻辑考试题答案及评分标准数字逻辑考试题答案及评分标准(一)一、填空（共20分，每空1分）1. 11.75 B.C2. 000101103. 高电平 低电平 高阻状态 6. AB+AC 7. 2n 10. 0100 11. JK12. S=2N13. 原函数 反函数二、选择题（共10分，每题1分） 1. B 3. C 4. A 5. A 6. B 9. D 10. C三、简答题（共15分）1. n 位无符号二进制数的取值最小可以是全为0，最大是全为1，对应的十进制数的范围是0~2n-1。
最大的2位十进制数为99，由于27>99>26，所以表示一个最大2位十进制数至少需要7位二进制数。
3.（1）0110010100100001 （2）010*********.00000011 四、计算（共20分）1. （1）AB AB ABC A BC AB =+=+)( （3分） （2）B A B A B A =+))(( （3分）2.（3分）∑=++++++++=++++=+++++)14,12,11,9,6,5,4,1()()()(5414614129111__________m m m m m m m m m m C B A D BC D AB D C B CD B A C B A D B C A D C B D CD B A （1分）D B A D C A D B Y ++= （1分）3. （5分）CA D C D ABC B B C A B AD C D A C B B A B A C B D B C A ABBC BD AC AB BC BD AC +++=+++++++=+++++=⋅+⋅=⋅⋅⋅))(())((__________________________________________________________________________________________4. 模为6（4分） 五、1.当没有车辆行驶时，道路的状态设为0，有车辆行驶时，道路的状态为1；通道允许行驶时的状态设为1，不允许行驶时的状态设为0。
数字逻辑
数字逻辑在线考试复习资料单选题2.八路数据选择器应有( B )个选择控制端A2B3C6D83.指出下列电路中能够把串行数据变成并行数据的电路应该是（C ）A JK触发器B 3/8线译码器C移位寄存器D十进制计数器下列四个数中与十进制（163）10不相等的是( A)A(43)16B(10100011)2C(000101100011)8421BCDD(1001000011)81.一个T触发器，在T=1时，来一个时钟脉冲后，则触发器( D )A 保持原态B 置0C置1D 翻转9.n级触发器构成的环形计数器，其有效循环的状态数为（A ）An个B2n方个C2n-1个D 2n个2.若逻辑表达式为P=（A+B）•（A+C）•（A+D）,则可以用来实现该逻辑表达式功能门的是(D )A 与门B 或门C 非门D 或与门1.为了使时钟控制的RS触发器的次态为1，RS的取值应为（B）A RS=00B RS=01C RS=10D RS=112.TTL电路中，高电平VH的标称值是（C）B 2.4VC 3.6VD 5V10.个数据选择器的地址输入端有3个时，最多可以有（C ）个数据信号输出A 4B 6C 8D 163.使用256x4位EPROM芯片构成2048x32位存储器，共需EPROM芯片____片 (A)A 64B 32C 48D 165.十进制数25转换为二进制数为（ D ）A 110001B 10111C 10011D 110014.下列说法正确的是（A）A 已知逻辑函数A+B=AB，则A=BB 已知逻辑函数A+B=A+C，则B=CC 已知逻辑函数AB=AC，则B=CD 已知逻辑函数A+B=A，则B=15.A+BC=(C)A A+BB A+CC (A+B)(A+C)D B+C6.既考虑低位进位，又考虑向高位进位，应选用(C )A 编码器B 半加器C 全加器D 计数器7.十进制数78所对应的二进制数和十六进制数分别为( B)B 1001110B，4EHC 1100001B，C2HD 1001110B，9CH8.16K×8RAM，其地址线和数据线的数目分别为( D)A 8条地址线，8条数据线B 10条地址线，4条数据线C 16条地址线，8条数据线D 14条地址线，8条数据线15.若用1表示高电平，0表示低电平，则是(A )A 正逻辑B负逻辑C 正、负逻辑D 任意逻辑9.用0、1两个符号对100个信息进行编码，则至少需要( B）A 8位B 7位C 9位D 6位10.TTL与非门多余的输入端不应连接的为（D）A 低电平B 高电平C 与有用端并联D +Vcc1.欲使一路数据分配到多路装置应选（D ）A编码器B分配器C选择器D译码器2.计算机键盘上有101个键，若用二进制代码进行编码，至少应为(B )位。
数字逻辑与数字系统_2_试题卷
山东工商学院2020学年第一学期数字逻辑与数字系统课程试题 A卷（考试时间：120分钟，满分100分）特别提醒：1、所有答案均须填写在960数字加起来827参考答案207上，写在试题纸上无效。
2、每份答卷上均须准确填写函授站、专业、年级、学号、姓名、课程名称。
一单选题 (共10题，总分值20分 )1. 一个8选一数据选择器的数据输入端有个。
（2 分）A. 1B. 2C. 3D. 4E. 82. 8位移位寄存器，串行输入时经__________个脉冲后，8位数码全部移入寄存器中。
（2 分）A. 1B. 2C. 4D. 83. 将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为_________。
（2 分）A. 采样B. 量化C. 保持D. 编码4. 若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有________________条。
（2 分）A. 8B. 16C. 32D. 2565. 将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为_________。
（2 分）A. 采样B. 量化C. 保持D. 编码6. 在下列逻辑电路中，不是组合逻辑电路的有。
（2 分）A. 译码器B. 编码器C. 全加器D. 寄存器7. 同步计数器和异步计数器比较，同步计数器的显著优点是__________ 。
（2 分）A. 工作速度高B. 触发器利用率高C. 电路简单D. 不受时钟CP控制。
8. 某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要__________ 时间。
（2 分）A. 10μSB. 80μSC. 100μSD. 800ms9. 一个16选1的数据选择器，其地址输入（选择控制输入）端有个。
（2 分）A. 1B. 2C. 4D. 1610. 一个无符号8位数字量输入的DAC，其分辨率为_________位。
院校资料-北京邮电大学 数字逻辑期末模拟试题1 -2
北京邮电大学数字逻辑期末模拟试题1 -2本科试题（一）一、选择题（每小题2分，共20分。
）1．，A 、B 、C 取何值时，F ＝1（）。
A.011B.100C.101D.000 2．下列三个数对应的十进制数最大的是（）。
A. (30)8B. (10110)2C. (00101000)8421D.27 3．图1所示电路中描述错误的是（）。
A ．状态变化发生在CP 脉冲下降沿B ．C ．D.CP 脉冲下降沿输出状态翻转4．二进制加法器自身（）。
A ．只能做二进制数加运算B ．只能做8421BCD 码加运算C ．A 和B 均可D. 只能做补码加法运算5．用方程式表示时序电路的逻辑功能，需（）。
A ．一个方程B ．二个方程C ．三个方程D. 四个方程6．五个D 触发器构成的扭环计数器，计数器的模是（）。
A ．10B ．25C ．5D .25 7．八路数据选择器如图2所示，该电路所实现的逻辑函数是（）。
A. B.C. D. 8．判断以下三组VHDL 语言描述中（）意义相同。
A. z ＜= not X and not Y ；和z ＜= not (X or Y)；B. z ＜= not (X or Y)；和z ＜= not X or not Y ；C. z ＜= not X and Y ；和z ＜= not (X and Y)；D. z ＜= not X and not Y ；和z ＜= not (X and Y)；9. 多路选择器构成的数据总线是（）。
A. 双向的B. 单向的C. A 和B 都对D.多路的10．断电之后，能够将存储内容保存下来的存储器是（）。
A ．只读存储器ROM ；B ．随机存取存储器RAM ；C ．动态存取存储器DRAM D. SDRAM二、简答题（每小题5分，共15分）1、化简（5分）2、分析如图3所示的逻辑电路图，写出输出逻辑函数表达式。
（5分）。
3、画出01011序列检测器的状态转移图，X 为序列输入，Z 为检测输出。
数字逻辑试卷及答案
计算机学院 第二学期《数字逻辑》 期未考试试卷 A 卷学号 班级 姓名 成绩一、填空（每空1分，共14分）1、（21.5）10=（ ）2=（ ）8=（ ）162、若0.1101x =-，则[]x 补=（ ）3、十进制数809对应的8421BCD 码是（ ）4、若采用奇校验，当信息位为10011时，校验位应是（ ）5、数字逻辑电路分为（ ）和（ ）两大类6、电平异步时序逻辑电路的描述工具有（ ）、（ ）、（ ）7、函数()()F A B C D =+⋅+的反函数是（ ）8、与非门扇出系数N O 的含义是（ ）9、若要消除函数(,,)F A B C AB AC =+对应的逻辑电路可能存在的险象，则应增加的冗余项是（ ）二、选择题（每空2分，共16分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（ ）可以将减法运算转化为加法运算A ．原码B ．余3码C ．Gray 码D ．补码2、欲使J-K 触发器在CP 脉冲作用下的次态与现态相反，JK 的取值应为（ ） A ．00 B ．01 C ．10 D ．113、对完全确定原始状态表中的6个状态，A 、B 、C 、D 、E 、F 进行比简，若有（A ，B ），（D 、E ）等效，则最简状态表中只有（ ）个状态A ．2B ．4C ．5D ．6 4、下列集成电路芯片中，（ ）属于组合逻辑电路 A ．计数器74290 B ．寄存器74194 C ．三一八译码器74138 D ．集成定时器5G555 5、设计一个20进制同步计数器，至少需要（ ）个触发器 A ．4 B ．5 C ．6 D ．20 6、用5G555构成的多谐振荡器有（ ）A ．两个稳态B ．两个暂稳态C ．一个稳态，一个暂稳态D ．既没有稳态，也没有暂稳态 7、可编程逻辑阵列PLA 的与、或陈列是（ ）A ．与阵列可编程、或阵列可编程B ．与阵列不可编程、或阵列可编程C ．与阵列可编程、或阵列不可编程D ．与阵列不可编程、或阵列不可编程 8、最大项和最小项的关系是（ ）A ．i i m M =B ．i i m M =C ．1i i m M ⋅=D ．无关系 三、逻辑函数化简（6分）把(,,,)(0,1,5,14,15)(4,7,10,11,12)F A B C D m d =∑+∑化成最简与—或式 四、分析题（每小题12分，共24分）1、分析图1所示组合逻辑电路① 写出输出函数表达式 ② 列出真值表 ③ 说明电路功能2、分析图2所示脉冲异步时序逻辑电路① 写出输出函数和激励函数表达式 ② 列出次态真值表，作出状态表和状态图 ③ 说明电路功能④ 设初态2100y y =，作出x 输入4个异步脉冲后的状态y 2y 1和输出z 的波形图。
数字逻辑电路期末考试试卷及答案
请浏览后下载，资料供参考，期待您的好评与关注！期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装请浏览后下载，资料供参考，期待您的好评与关注！请浏览后下载，资料供参考，期待您的好评与关注！10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
《数字逻辑》考试答案
中国石油大学（北京）远程教育学院《数字逻辑》期末复习题一、单项选择题1. TTL 门电路输入端悬空时，应视为( A )A. 高电平B. 低电平C. 不定D. 高阻2. 最小项D C B A 的逻辑相邻项是（ D ）A ．ABCDB ．D BC A C ．CD AB D ．BCD A3. 全加器中向高位的进位1+i C 为( D )A. i i i C B A ⊕⊕B.i i i i i C B A B A )(⊕+C.i i i C B A ++D.i i i B C A )(⊕4. 一片十六选一数据选择器，它应有（ A ）位地址输入变量A. 4B. 5C. 10D. 165. 欲对78个信息以二进制代码表示，则最少需要（ B ）位二进制码A. 4B. 7C. 78D. 106. 十进制数25用8421BCD 码表示为（B ）101 01017. 常用的BCD码有（C ）A:奇偶校验码B:格雷码C:8421码 D:ASCII码8. 已知Y A AB AB=++,下列结果中正确的是（C）A:Y=A B:Y=B C:Y=A+B D: Y A B=+9. 下列说法不正确的是（ D）A:同一个逻辑函数的不同描述方法之间可相互转换B:任何一个逻辑函数都可以化成最小项之和的标准形式C:具有逻辑相邻性的两个最小项都可以合并为一项D:任一逻辑函数的最简与或式形式是唯一的10. 逻辑函数的真值表如下表所示，其最简与或式是（C ）A: ABC ABC ABC++B: ABC ABC ABC ++C: BC AB + D: BC AC + 11．以下不是逻辑代数重要规则的是( D ) 。
A. 代入规则B. 反演规则C. 对偶规则D. 加法规则12．已知函数E)D (C B A F +⋅+=的反函数应该是( A ) 。
A. [])E (D C B A F +⋅+⋅= B. [])E D (C B A F +⋅+⋅= C. [])E (D C B A F +⋅+⋅= D. [])E D (C B A F +⋅+⋅=13．组合逻辑电路一般由（ A ）组合而成。
数字逻辑期末考试题及答案
数字逻辑期末考试题及答案一、选择题（每题2分，共20分）1. 以下哪个是数字逻辑中的基本逻辑门？A. 与门B. 或门C. 非门D. 所有选项都是答案：D2. 一个三输入的与门，当输入全为1时，输出为：A. 0B. 1C. 随机D. 无法确定答案：B3. 一个异或门的真值表中，当输入相同时，输出为：A. 1B. 0C. 随机D. 无法确定答案：B4. 下列哪个不是触发器的类型？A. SR触发器B. JK触发器C. D触发器D. AND触发器答案：D5. 在数字电路中，同步计数器和异步计数器的主要区别在于：A. 计数范围B. 计数速度C. 计数精度D. 计数方式答案：B6. 一个4位二进制计数器，其最大计数值为：A. 15B. 16C. 32D. 64答案：A7. 以下哪个不是数字逻辑设计中常用的简化方法？A. 布尔代数简化B. 卡诺图简化C. 逻辑门替换D. 逻辑表简化答案：C8. 在数字电路中，一个信号的上升沿指的是：A. 信号从0变为1的瞬间B. 信号从1变为0的瞬间C. 信号保持不变D. 信号在变化答案：A9. 一个D触发器的Q输出端在时钟信号上升沿时：A. 保持不变B. 翻转状态C. 跟随D输入端D. 随机变化答案：C10. 以下哪个不是数字逻辑中的状态机？A. Moore机B. Mealy机C. 有限状态机D. 无限状态机答案：D二、填空题（每空2分，共20分）11. 在布尔代数中，逻辑与操作用符号______表示。
答案：∧12. 一个布尔函数F(A,B,C)=A∨B∧C的最小项为______。
答案：(1,1,1)13. 在数字电路设计中，卡诺图是一种用于______的工具。
答案：布尔函数简化14. 一个4位二进制加法器的输出端最多有______位。
答案：515. 一个同步计数器在计数时，所有的触发器都______时钟信号。
答案：接收16. 一个JK触发器在J=K=1时，其状态会发生______。
数字逻辑电路考试复习
作业题 P70 题1.11(b)、(d)、(f) 题1.12 ⑴、⑶ P71 题1.13 ⑵ 题1.14 ⑵、⑷ 题1.15 ⑶、⑹
（1-5）
作业题 P71 题1.16(a) P72 题1.17 画出[题1.4] ⑴中函数的逻 辑图
（1-6）
作业题 P135 题2.2 P136 题2.3(a)
Y1 A B 0 A B
Y2 A B
Y3 AB 0 （AB 2-10）
作业题 P139 题2.13 P140 题2.15 P141 题2.16
（2-11）
一、填空题 1、使用(三态门 )可以实现总线结构；使用(OC )门可 实现“线与”逻辑。 2、TTL门输入端口为 “与” 逻辑关系时，多余的 输入端可(悬空 )处理；TTL门输入端口为 “或” 逻 辑关系时，多余的输入端应接(低)电平；CMOS门输 入端口为“与”逻辑关系时，多余的输入端应接(高 ) 电平，具有“或”逻辑端口的CMOS门多余的输入端 应接( 低)电平；即CMOS门的输入端不允许( 悬空)。 3、TTL与非门的电路结构由(输入级)、(中间放大级) 和(输出级 )三部分组成。
5、8个输入的编码器，按二进制编码，其输出的编码 有( 3 ) 位。 6、3个输入的译码器，最多可译码出( 8 ) 路输出。
（3-19）
二、单项选择题 1、在二进制译码器中，若输入有4位代码，则输出有 ( D )信号。 A、 2 个 B、 4个 C、 8个 D、16个 2、若在编码器中有50个编码对象，则要求输出二进 制代码位数为( B )位。 A、5 B 、6 C、10 D、50 3、在在大多数情况下,对于译码器而言( A )。 A、其输入端数目少于输出端数目 B、其输入端数目多于输出端数目 C、其输入端数目与输出端数目几乎相同
数字逻辑期末测验考试题
数字逻辑考试题答案及评分标准数字逻辑考试题数字逻辑考试题(一)一、填空（共17分，每空1分）1. （1011.11）B =（ ） D =（ ）H2. （16）D =（ ）8421BCD 码。
3. 三态门的输出有 、 、 三种状态。
6. ABC C B A C AB C B A Y ++=),,( 的最简式为Y= 。
7. 由n 位寄存器组成的扭环型移位寄存器可以构成 进制计数器。
10. 四位环型计数器初始状态是1000，经过5个时钟后状态为 。
11. 在RS 、JK 、T 和D 触发器中， 触发器的逻辑功能最多。
12. 设一个包围圈所包围的方格数目为S ，消去的变量数目为N ，那么S 与N 的关系式应是 。
13. 在卡诺图化简逻辑函数时，圈1求得 的最简与或式，圈0求得 的最简与或式。
二、选择（共10分，每题1分）1. DE BC A Y +=的反函数为Y =（ ）。
A. E D C B A Y +++⋅=B. E D C B A Y +++⋅=C. )(E D C B A Y +++⋅=D. )(E D C B A Y +++⋅=3. 十进制数25用8421BCD 码表示为（ ）。
A. 10101B. 0010 0101C. 100101D. 101014. 若用1表示高电平，0表示低电平，则是（ ）。
A. 正逻辑B. 负逻辑C. 正、负逻辑D. 任意逻辑5. 下逻辑图的逻辑表达式为（ ）。
A. AC BC AB Y =B. BC AC AB Y ++=C. BC AC AB Y ++=D. BC AC AB Y =6. 三态门的逻辑值正确是指它有（ ）。
A. 1个B. 2个C. 3个D. 4个9. 组合逻辑电路在电路结构上的特点下列不正确的是（ ）。
A. 在结构上只能由各种门电路组成B. 电路中不包含记忆（存储）元件C. 有输入到输出的通路D. 有输出到输入的反馈回路10. 已知74LS138译码器的输入三个使能端（E 1=1，022==B A E E ）时，地址码A 2A 1A 0=011，则输出07~Y Y 为（ ）。
数字逻辑学习通课后章节答案期末考试题库2023年
数字逻辑学习通课后章节答案期末考试题库2023年1.组合逻辑电路在任意时刻的稳定输出信号取决于____。
参考答案:此时的输入2.一块数据选择器有三个地址输入端,则它的数据输入端应有( )。
参考答案:83.最基本的逻辑关系有与非、或非、与或非三种。
参考答案:错4.用数据选择器可实现时序逻辑电路。
参考答案:错5.数据选择器和数据分配器的功能正好相反,互为逆过程。
参考答案:对6.八路数据选择器应有( )个选择控制器参考答案:37.以下哪一条不是消除竟争冒险的措施( )参考答案:利用触发器8.一片四位二进制译码器,它的输出函数有( )参考答案:16个9.逻辑变量的取值,1比0大。
参考答案:错10.组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。
参考答案:错11.逻辑函数的常用表示方法有逻辑表达式、真值表、状态转换图。
参考答案:错12.摩根定律又称为反演定律。
参考答案:对13.组合逻辑电路是一种有记忆功能的电路。
参考答案:错14.编码与译码是互逆的过程。
参考答案:对15.CMOS或非门与TTL或非门的逻辑功能完全相同。
参考答案:对16.组合逻辑电路的设计步骤是: 1、根据设计要求，列出真值表。
2、写出逻辑函数表达式3、化简4、根据最简逻辑函数式画出逻辑图。
参考答案:对17.在组合逻辑电路中任一时刻的输出只与当时的输入有关。
参考答案:对18.计数器和数据选择器都是组合逻辑器件。
参考答案:错19.组合逻辑电路的基本单元是逻辑门。
参考答案:对20.若两个函数具有不同的真值表,则两个逻辑函数必然不相等。
参考答案:对21.优先编码器的编码信号是相互排斥的,不允许多个编码信号同时有效。
参考答案:错22.逻辑代数又称为布尔代数。
参考答案:对23.在逻辑电路中,由于电路的延迟,使输出端产生瞬间逻辑错误的尖峰脉冲称为竞争、冒险现象。
参考答案:对24.欲对全班53个同学以二进制代码编码表示,最少需要二进制的位数是( )参考答案:625.组合逻辑电路的设计方法和分析方法是一样的。
数字逻辑期末考试试题题库及参考答案数电试数字逻辑期末考试试题题库及参考答案 (3)
9、下列触发器，没有约束条件的是（ D ）
A、基本 RS 触发器
B、同步 RS 触发器
C、主从型 RS 触发器 D、边沿 JK 触发器
10、和其它 ADC 相比，双积分型 ADC 的转换速度（ A ）
A、较慢
B、较快
C、极慢
D、无法判断
四、简答题（每小题 4 分，共 12 分）
1、说说二进制计数器和二-十进制计数器有什么不同？
答：二进制计数器的输出对应自然态序的二进制数，用 4 位触发器就可表示
16 个二进制数；而二-十进制计数器的输出对应的是用 4 位二进制数表示的 1 位
十进制数，用 4 位触发器只能表示 1 位十进制数，即 0000～1001。
2、何谓计数器的“自启动能力”？
答：计数器在开机时，即使处于无效状态，也可以很快自行进入有效循环体，
A、2 个
B、3 个
C、4 个
D、5 个
5、按触发方式的不同，双稳态触发器可分为（ B ）
A、高电平触发和低电平触发
B、电平触发或边沿触发
C、上升沿触发和下降沿触发
D、输入触发和时钟触发
6、四位移位寄存器构成环形计数器时，可构成（ A ）计数器。
2
××××学院试卷纸
A、模 4 B、模 6
C、模 8
②电路的时钟方程：CP0＝CP CP1＝Q0
驱动方程：D0＝Q0 次态方程： Q0 n1 Q0n
D1＝Q1
Q n1 1
Q1n
③电路的功能转换真值表如下：
CP1 CP0 ↑↑
Qn1 Qn0 00
↑
11
↑↑
10
↑
01
④电路的时序波形图如下：
均为上升沿触发方式
数字逻辑复习题
数字逻辑复习题《数字逻辑》复习资料⼀．选择题：1.下列数码均代表⼗进制数6，其中按余3码编码的是（）。
A）0110 B）1100 C）1001 D）01012.已知逻辑函数Y=AB+A?B+?A?B，则Y的最简与或表达式为（）。
A）A B）A+?A?B C）A+?B D）A+B3.对于J-K触发器，若J=K，则可完成（）触发器的逻辑功能。
A）R-S B）D C）T；D）J-K4.下列四个数中，最⼤的数是（）。
A）(AF)16 B）(001010000010)8421BCDC）(10100000)2 D）(198)105.逻辑变量的取值１和０可以表⽰（）。
A）开关的闭合、断开B）电位的⾼、低C）真与假D）电流的有、⽆6.在何种输⼊情况下，“或⾮”运算的结果是逻辑0。
（）A）全部输⼊是0 B）全部输⼊是1C）任⼀输⼊为0，其他输⼊为1 D）任⼀输⼊为17.对于T触发器，若原态Q n=0，欲使新态Q n+1=1，应使输⼊T=（）。
A）0 B）1 C）Q D）不确定8.下列触发器中，克服了空翻现象的有（）。
A）边沿D触发器B）]主从RS触发器；C）同步RS触发器D）主从JK触发器；9.卡诺图上变量的取值顺序是采⽤（）的形式，以便能够⽤⼏何上的相邻关系表⽰逻辑上的相邻。
A）⼆进制码B）循环码C）ASCII码D）⼗进制码10.表⽰任意两位⽆符号⼗进制数需要（）⼆进制数。
A）6 B）7 C）8 D）911.余3码10001000对应的2421码为（）。
A）01010101 B）10000101 C）10111011 D）1110101112.补码1.1000的真值是（）。
A）+1.0111 B）-1.0111 C）-0.1001 D）-0. 100013.标准或-与式是由（）构成的逻辑表达式。
A）与项相或B）最⼩项相或C）最⼤项相与D）或项相与14.下列四种类型的逻辑门中，可以⽤（）实现三种基本运算。
A）与门B）或门C）⾮门D）与⾮门15.实现两个四位⼆进制数相乘的组合电路，应有（）个输出函数。
数字逻辑电路期末考试试卷及答案资料
------------------------------------------------------------精品文档--------------------------------------------------------期末考试试题（答案）装考试时间：110 分钟考试科目：数字逻辑电路试卷类别：3卷级班______________系学院XXXX毛学号姓名订一二三题号四总分得分线一、选择题（每小题2分，共20分）评卷人得分内1．八进制（273）中，它的第三位数2 的位权为___B___。
8 A．(128) B．(64) C．(256) D．(8) 1010 1010与它功能相等的函数表达式2. 已知逻辑表达式F?AB?AC?BC，_____B____。
请F?AB?CAB?F．A．BF?AB?AC F?AB?BC．．D C3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
勿A．原码B．ASCII码C．补码D．BCD码4．对于如图所示波形,其反映的逻辑关系是___B_____。
答题A．与关系B．异或关系C．同或关系D．无法判断5．连续异或1985个1的结果是____B_____。
A．0B．1 C．不确定D．逻辑概念错误页8 共页1 第卷答案3 数字逻辑电路与逻辑函数功能相等的表达式为___C_____。
6. DF?A?B?C?DC?F?A?B?D?C?F?A?B．AB．D．C．D?F?AB?CDBCF?A为高阻态的逻辑时，FC=0时，F=；C=17．下列所给三态门中，能实现AB ____A______。
功能的是A A &BFFB?C CEN ENB AA A &&F F B B ??C C EN END C的频率为Q脉冲的频率为100KHZ，则输出8. 如图所示电路，若输入CP 。
_____D_____200KHz ． 500KHz B A．50KHz ． 100KHz D C．Q DCPC Q_____A_____。
数字逻辑期末考试试卷含答案
数字逻辑期末考试试卷含答案一、选择题（共10题，每题2分，共20分）在下列选项中选择正确答案，并在答题卡上填写对应答案的字母。
1. 逻辑门是数字电路中最基本的组成单元，它由多个电子器件组合而成，能够实现逻辑运算。
下列不属于逻辑门的是：A. 与门B. 或门C. 非门D. 电容门2. 在数字电路中，最简单的存储单元是：A. 寄存器B. 计数器C. 缓存器D. 锁存器3. 二进制数是由二个字符0和1组成的数，它在计算机中占有重要地位。
下面哪个是5的十进制表示？A. 101B. 0101C. 110D. 00001014. 半加器是指具有两个输入端和两个输出端的二进制加法器。
下列选项中，不属于半加器的是：A. 异或门B. 与门C. 或门D. 非门5. 在数字电路中，集成电路是指将多个电子器件集成到一个芯片上，以实现特定功能。
下列选项中不属于集成电路的是：A. 与门B. 或门C. 霍尔开关D. 计数器6. 在计算机中，ALU指的是运算器，负责进行各种算术和逻辑运算。
下面哪个选项不属于ALU的功能？A. 加法运算B. 乘法运算C. 与门逻辑运算D. 异或门逻辑运算7. 时钟信号是数字电路中常见的同步信号，用于控制电路的工作时间。
下列选项中，不属于时钟信号的是：A. 脉冲信号B. 方波信号C. 高电平信号D. 低电平信号8. 译码器是指将输入的数字代码转换为特定信号输出，用于对输入数字进行解码。
下面哪个选项不属于译码器？A. 74LS138B. 74LS74C. 74LS47D. 74LS869. 在数字电路中，多路选择器是一种常用的逻辑电路，具有多个输入和一个输出。
下列选项中不属于多路选择器的是：A. 2:1选择器B. 4:1选择器C. 8:1选择器D. 16:1选择器10. D触发器是一种常用的时序元件，能够存储一个比特的数据。
下列选项中，不属于D触发器的是：A. RS触发器B. JK触发器C. T触发器D. D触发器与门二、填空题（共5题，每题4分，共20分）根据题目所给条件，在答题卡上填写正确的答案。
数字逻辑考试试题
数字逻辑考试试题
一、选择题
1. 下列哪个不是二进制数？
A. 101010
B. 110011
C. 201020
D. 111000
2. 用16位二进制表示的最大正整数是多少？
A. 65535
B. 65536
C. 32767
D. 32768
3. 下列哪种逻辑门的输出为真?
A. 与门
B. 或门
C. 非门
D. 与非门
4. 在逻辑电路中，“0”代表什么？
A. 真
B. 假
C. 无效
D. 逻辑错误
5. 一个8位二进制加法器可以处理的最大数是多少？
A. 255
B. 256
C. 127
D. 128
二、填空题
6. 16进制数F转换为二进制数是_________。
7. 在8位二进制码中，一个字节有__________位。
8. 若逻辑电路输出为真，则输入必须为_________。
9. 2的4次幂是_________。
10. 在二进制逻辑中，1与1的与操作结果是_________。
三、简答题
11. 请解释什么是二进制数，并简要说明其在数字逻辑中的应用。
12. 什么是逻辑门？请列举几种常见的逻辑门，并说明其功能。
13. 请解释什么是布尔代数，并说明其在数字逻辑中的重要性。
14. 请用逻辑符号表示以下表达式：
若A为真，则B为真的命题。
15. 请简要说明什么是半加器，并说明其作用和结构。
结束语：以上为数字逻辑考试试题，希望大家认真作答，加深对数字逻辑原理的理解和掌握。
祝大家考试顺利！。
数字逻辑期末测验考试题
数字逻辑期末测验考试题一、选择题（每小题1分，共30分）1. 在二进制加法中，下列哪个标志位表示进位？A. 符号位B. 零标志位C. 进位标志位D. 溢出标志位2. 下列哪个逻辑门可以用作记忆单元元件的输入？A. 与门B. 或门C. 非门D. 异或门3. 对于一个4位的全加器电路，需要使用多少个半加器和多少个全加器？A. 4个半加器，4个全加器B. 3个半加器，3个全加器C. 1个半加器，3个全加器D. 2个半加器，2个全加器4. 下列哪个逻辑门输出与输入相反的逻辑电平？A. 与门B. 或门C. 异或门D. 非门5. 在二进制计数系统中，下列哪个表示最大的数？A. 0B. 1C. 10D. 11二、填空题（每小题2分，共20分）1. 地址线的数量决定了一个内存芯片能够访问的最大地址数量，如果有n条地址线，则能够访问的最大地址数量是_________。
2. 下列哪个元件常用于将模拟信号转换为数字信号？。
3. 在二进制加法中，对于两个加数的每一位而言，全加器的输入端包括两个____________和一个__________。
4. 一个带有n个输入的数据选择器，需要使用_____________个2^n:1的数据选择器来实现。
5. 在数字电路中，__________是一个同步触发器，具有两个稳定状态。
三、简答题（每小题5分，共30分）1. 简述同步触发器和异步触发器的区别及各自的应用场景。
2. 画出4位全加器电路的逻辑方程并简述其工作原理。
3. 解释决定数字系统存储容量的两个参数：字长和字数。
4. 简述半加器和全加器之间的区别，并画出它们的逻辑电路图。
5. 介绍常见的数字逻辑门及其逻辑功能。
四、计算题（每小题10分，共20分）1. 使用带有两组4位选择输入A和B的数据选择器，选择输入为“11”的情况下，输出选择IN0.如果输入选择为“11”时所有输入为高电平，则输出IN0为高电平；否则为低电平。
请画出相应的真值表和逻辑电路图。
(完整版)数字逻辑电路期末考试试卷及答案
t h数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟XXXX 学院 ______________系级班姓名学号 题号一二三四总分得分一、选择题（每小题2分，共20分）1． 八进制（273 2 的位权为___B___。
A ．(128)10 C ．(256)10 D ．(8)102. C B +，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分评卷人装 订 线 内 请 勿答 题数字逻辑电路 3卷答案 第 2 页 共 8 页6. 功能相等的表达式为___C_____。
B ．D C B A F +++=D ．D C B A F ++=7．下列所给三态门中，能实现C=0时，F=；C=1时，F 为高阻态的逻AB 辑功能的是____A______。
8. 如图所示电路，若输入CP 脉冲的频率为100KHZ ，则输出Q 的频率为_____D_____。
A ． 500KHzB ．200KHzC ． 100KHzD ．50KHz 9．下列器件中，属于时序部件的是_____A_____。
A ． 计数器B ． 译码器C ． 加法器D ．多路选择器装a n t数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
(完整版)数字逻辑电路期末考试试卷及答案
数字逻辑电路 3卷答案 第 1 页 共 8 页期末考试试题（答案）考试科目：数字逻辑电路 试卷类别：3卷 考试时间：110 分钟 XXXX 学院 ______________系 级 班姓名 学号 毛题号 一 二 三 四 总分 得分一、选择题（每小题2分，共20分）1． 八进制（273）8中，它的第三位数2 的位权为___B___。
A ．(128)10B ．(64)10C ．(256)10D ．(8)102. 已知逻辑表达式C B C A AB F ++=，与它功能相等的函数表达式_____B____。
A ．AB F = B ．C AB F += C ．C A AB F +=D ． C B AB F +=3. 数字系统中，采用____C____可以将减法运算转化为加法运算。
A ． 原码B ．ASCII 码C ． 补码D ． BCD 码4．对于如图所示波形,其反映的逻辑关系是___B_____。
A ．与关系B ． 异或关系C ．同或关系D ．无法判断 5． 连续异或1985个1的结果是____B_____。
A ．0B ．1C ．不确定D ．逻辑概念错误得分 评卷人装订线内请勿答题6. 与逻辑函数DCBAF+++=功能相等的表达式为___C_____。
DCBAF+++=B．DCBAF+++=D．DCBAF++=7．下列所给三态门中，能实现C=0时，F=AB；C=1时，F为高阻态的逻辑功能的是____A______。
8. 如图所示电路，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_____D_____。
A． 500KHz B．200KHzC． 100KHz D．50KHz9．下列器件中，属于时序部件的是_____A_____。
A．计数器B．译码器C．加法器D．多路选择器装数字逻辑电路3卷答案第2 页共8 页数字逻辑电路 3卷答案 第 3 页 共 8 页10．下图是共阴极七段LED 数码管显示译码器框图，若要显示字符“5”，则译码器输出a ～g 应为____C______。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、单项选择题
1、十进制数-7的补码表示是（ ）。
A.0111
B. 0000
C.1001
D.1111
2、逻辑代数中的三种基本运算是（ ）
A ．与、或、非 B. 与非、或非、与或非
C. 异或、同或、非
D. 加、减、乘
3、下列有关异或的逻辑运算中，运算正确的是（ ）
A. A A =⊕0
B. 1A A ⊕=
C. A A '=⊕'1
D. 0A A '⊕=
4、逻辑表达式()()B C B C '++=（ ）。
A.BC '
B. B
C. 1
D. BC
5、下列关于最小项的说法，表述错误的是( ) 。
A ．任何一个逻辑函数都可以表示成唯一的一组最小项之和的形式。
B. 对于变量的任一组取值，任意两个不同的最小项的乘积必为0。
C ．对于变量的任一组取值，全部最小项的和必为1。
D. 一个逻辑函数的最小项表达式就是最简与或式。
6、在下列逻辑电路中，不是时序逻辑电路的是（ ）。
A. 译码器
B. 触发器
C. 计数器
D.寄存器
7、一个数据选择器的地址变量有3个时，最多可以有（ ）个数据输入端。
A.4
B.8
C.3
D.16
8、下列触发器中，抗干扰能力最强的是（ ）
A. RS 电平触发器
B. 主从RS 触发器
C.主从JK 触发器
D. 边沿JK 触发器
9、用JK 触发器实现D 触发器的方法是（ ）。
A. ,J D K D '==
B.J=K=D
C. J K D '==
D. 不能实现
10、关于组合逻辑电路与时序逻辑电路，下列表述错误的是（ ）
A. 组合逻辑电路有可能含有存储电路
B. 时序逻辑电路含有组合逻辑电路
C. 组合逻辑电路输出状态仅仅由当前输入状态有关系
D. 时序逻辑电路输出的状态与过去的状态也有关系
二、填空题
1、十进制数12的8421BCD 码表示为：_____________。
2、函数F(A,B,C)=AB+BC+AC 的最小项表达式为：_____________。
3、将逻辑函数BC AB L +=转化为“与非—与非”形式：_____________。
4、按照逻辑功能的不同特点，通常将时钟控制的触发器分为SR 触发器、JK 触发器、_____________和D 触发器。
5、用n 个触发器构成计数器，计数状态最多可以达到____________。
三、综合分析题
1、将逻辑函数Y AB A C BC C D '''=+++化简成最简与或式，方法不限，但要给出化简过程。
（10分）
2、已知时序逻辑电路的状态转换图如图所示，试对其进行化简。
其中X为输入逻辑变量，Y为输出逻辑变量。
（10分）
3、逻辑电路图如图所示，列出电路的真值表及最简的逻辑表达式（10分）
Y
4、试用74HC138设计一个三变量的多数表决电路，具体要求：
（1）输入变量A、B、C为高电平时表示赞同；
（2）当有多数赞同时表示通过，此时输出高电平；
请写出解题过程，并完善电路图（74HC138的逻辑功能及管脚图如图所示）（10分）
5、利用十进制计数器74160的置数端LD′或复位端RD′设计一个七进制计数器，标出输入、输出端，可以附加必要的门电路，并画出有效的状态转换图，74160功能表及管脚图如下图所示。
（10分）
6、分析如图所示的时序逻辑电路图：
（1）写出电路的驱动方程、状态方程和输出方程；
（2）画出电路的状态转换图；
（3）该电路具有什么逻辑功能，并指出该电路是否具有自启动能力；
（4）已知所示CLK及输入变量X波形，绘制输出状态以及变量Y的波形(初态
为0)。
（20分）。