微机原理与应用第6章PPT课件
合集下载
微机原理与接口技术第6章PPT课件
习题6
6.1 利用全地址译码将6264芯片接在8088的系统总线上， 其所占地址范围为BE000H～BFFFFH，试画连接图。
6.2 试利用6264芯片，在8088系统总线上实现 00000H～03FFFH的内存区域，试画连接电路图。
6.3 叙述EPROM的编程过程。说明EEPROM的编程过 程。
译码器74LS138的工作条件是G1=1，G2A=0，G2B=0，译码 输入端为C、B、A，故输出有八种状态，因规定CS低电平选中 存储器，故译码器输出也是低电平有效。
A1
B2
C3
G2A
4
G2B
5
G1
6
Y7
7
GND 8
16
VCC
15 Y0
14
Y1
13
Y2
12
Y3
11 10
Y4 Y5
9
Y6
G1 G2A G2B
1) 读方式 读方式是2764A通常使用的方式，此时两个电源 引脚VCC和VPP都接至+5 V。 PGM＝1，CE＝0、OE＝0。
2) 备用方式 CE为高电平，没有选中芯片，输出端为高阻态。 3) 编程方式 这时，VPP接+12.5 V，VCC仍接+5 V。 CE＝0，输出允许信号OE＝1。每写一个地址单 元，都必须在PGM引脚端给一个低电平。
第6章 主 存 储 器
6.1 概 述
存储器芯片在标定存储器容量时，经常同时标出 存储单元的数目和每个存储单元的位数，因此有
存储器芯片容量=单元数×位数
如Intel 2114芯片容量为1 K×4位/片，Intel 6264为8 K×8位/片。
单元数＝ 2地址线数量 位数＝数据线数量
微机原理-第6章(2)
1.计算此 计算此RAM存储区的最高地址为 计算此 存储区的最高地址为 多少？ 多少？ 2.画出此存储器电路与系统总线的 画出此存储器电路与系统总线的 连接图。 连接图。
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
四.扩展存储器设计
Note:8086 CPU同8088 CPU一样，也有20条地址总线，其寻 8086 CPU同 CPU一样 也有20条地址总线， 一样， 20条地址总线 址能力达1MB。不同之处是8086 数据总线是16位的， 16位的 址能力达1MB。不同之处是8086 CPU 数据总线是16位的， 与8086 CPU对应的1MB存储空间可分为两个512kB(524 288 CPU对应的1MB存储空间可分为两个512kB(524 对应的 存储空间可分为两个512 B)的存储体。其中一个存储体由奇地址的存储单元(高字节) B)的存储体。其中一个存储体由奇地址的存储单元(高字节) 的存储体 奇地址的存储单元 组成，另一个存储体由偶地址的存储单元(低字节)组成。 组成，另一个存储体由偶地址的存储单元(低字节)组成。 偶地址的存储单元 前者称为奇地址的存储体，后者称为偶地址的存储体。 前者称为奇地址的存储体，后者称为偶地址的存储体。
≈
0
≈ ≈
0 0
0
0
0
0
0
0
0 1…1
作片外寻址的高位不变地址线全部 参加了译码，这种译码方法称为全 参加了译码，这种译码方法称为全 地址译码方法 方法。 地址译码方法。
片外寻址
四.扩展存储器设计
A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9~A0 X 0 0 0 0 0 0 0 0 0 0…0
4KB 00000H 00FFFH
≈
●
模块1 模块
微机原理第6章PPT课件
6.2 输入/输出方式
从CPU与外设通讯的特点可知，在数据的传送过程中， 关键问题是控制交换过程。 数据传送的控制方式有： 程序控制下的数据传送——通过CPU执行程序中的I/O指令 来完成传送，分为：无条件传送、查询传送 中断控制的传送方式 直接存储器存取（DMA）——传送请求由外设向DMA控制 器（DMAC）提出，后者向CPU申请总线，最后DMAC利 用系统总线来完成外设和存储器间的数据传送 I/O处理机——CPU委托专门的I/O处理机来管理外设，完成 传送和相应的数据处理
针对某种外设设计、与该种外设接口
面向微机系统的专用接口芯片
与CPU和系统配套使用，以增强其总体功能
4. 接口电路的可编程性
许多接口电路具有多种功能和工作方式， 可以通过编程的方法选定其中一种
接口需要进行物理连接，还需要编写接口 软件
接口软件有两类：
初始化程序段——设定芯片工作方式等 数据交换程序段——管理、控制、驱动外设，
字节输入（8位） 字输入（16位） 双字输入（32位）
（PORT）← AL （PORT+1，PORT）← AX （ PORT+3 ， PORT+2 ， PORT+1 ， PORT ） ←EAX AL ←（DX） AX ←（DX+1，DX） EAX ←（DX+3，DX+2，DX+1，DX） （DX）← AL （DX+1，DX）← AX （DX+3，DX+2，DX+1，DX）← EAX
例1 指令 IN AL，20H 若（20H）=29H， 则指令执行后，AL=29H。
例2 指令 OUT DX，EAX 若DX =2000H，EAX =2FAB3147H， 则 指 令 执 行 后 ， 地 址 为 2003H 、 2002H 、 2001H、2000H的端口的内容分别为2FH、 ABH、31H和47H。
微机原理及应用(第五版)PPT课件
微型计算机原理
• 第一章 微型计算机基础知识 • 第二章 微型计算机组成及微处理器功能结构 • 第三章 80X86寻址方式和指令系统 • 第四章 汇编语言程序设计 • 第六章 半导体存储器及接口 • 第八章 中断和异常 • 第九章 输入/输出方法及常用的接口电路
2021
1
第一章 微型计算机基础知识
X为负时:求[X]补是将[X]原的符号位不变,其余各位
变反加1.
求[X]反是将[X]原的符号位不变,其余各位
变反.
2021
微机原理及应8用
补码没有+0和-0之分;反码有+0和-0之分
[+0]补=00…..00=0 [-0]补=00…..00=0 [+0]反=00…..00=0 [-0]反=00…..00=111…..11
解: ①.设x=129,y=79则
[x]补=10000001B,[y]补=01001111B [-y]补=[y]变补=10110001B [x-y]补=[x]补+[-y]补=00110010B 最高位有进位,
结果为正[x-y]补= [x-y]原=00110010B x-y=50
②.设x=79,y=129则
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
1).原码: 设X=+1011100B,Y=-1011100B
• 补码:优点:符号位和数值一起运算; 减法可以变成加法运算.
• 第一章 微型计算机基础知识 • 第二章 微型计算机组成及微处理器功能结构 • 第三章 80X86寻址方式和指令系统 • 第四章 汇编语言程序设计 • 第六章 半导体存储器及接口 • 第八章 中断和异常 • 第九章 输入/输出方法及常用的接口电路
2021
1
第一章 微型计算机基础知识
X为负时:求[X]补是将[X]原的符号位不变,其余各位
变反加1.
求[X]反是将[X]原的符号位不变,其余各位
变反.
2021
微机原理及应8用
补码没有+0和-0之分;反码有+0和-0之分
[+0]补=00…..00=0 [-0]补=00…..00=0 [+0]反=00…..00=0 [-0]反=00…..00=111…..11
解: ①.设x=129,y=79则
[x]补=10000001B,[y]补=01001111B [-y]补=[y]变补=10110001B [x-y]补=[x]补+[-y]补=00110010B 最高位有进位,
结果为正[x-y]补= [x-y]原=00110010B x-y=50
②.设x=79,y=129则
• 二进制:数的后面加后缀B. • 十进制:数的后面加后缀D或不加. • 十六进制:数的后面加后缀H.
2021
微机原理及应5用
1.1.3 整数
1.无符号数
8、16、32位全部用来表示数值本身。
最低位LSB是0位，最高位MSB是7、15、31。
2.带符号整数
1).原码: 设X=+1011100B,Y=-1011100B
• 补码:优点:符号位和数值一起运算; 减法可以变成加法运算.
《微机原理与应》课件
《微机原理与应》ppt课 件
• 微机原理概述 • 微机硬件组成 • 微机指令系统 • 汇编语言程序设计 • 微机系统软件 • 微机发展趋势与展望
01
微机原理概述
微机定义与特点
总结词
微机原理的核心概念
详细描述
微机，也称为微型计算机，是一种体积小、结构紧凑的计算机系统。它具有高 效、可靠、灵活和低成本等特点，广泛应用于各个领域。
02
微机硬件组成
中央处理器
中央处理器（CPU）是微机的核心部件，负责执 行指令和处理数据。
CPU的性能指标包括时钟频率、指令集、核心数 等，时钟频率决定了微机的运算速度，指令集决 定了微机能够执行的操作，核心数决定了微机的 并行处理能力。
CPU由运算器和控制器组成，运算器负责进行算 术和逻辑运算，控制器负责控制指令的执行顺序 。
微机应用的发展趋势
总结词
更广泛、更深层次
详细描述
随着信息化和智能化的发展，微机的应用领域越来越广泛， 从传统的工业控制、办公自动化等领域，扩展到了智能家居 、物联网、云计算等更深层次的应用领域。
新一代微机的展望
总结词
更绿色、更安全、更可靠
详细描述
随着环保意识的提高和技术的不断发 展，新一代的微机将更加注重节能和 环保，同时也会更加注重安全和可靠 性，以满足各种复杂和严苛的应用需 求。
存储器的性能指标包括存取 速度、容量和可靠性等，存 取速度决定了微机的运行速 度，容量决定了微机能够存 储的数据量，可靠性决定了 存储器的稳定性和持久性。
输入输出设备
01
输入输出设备是微机中用于 输入和输出数据的部件。
02
常见的输入设备包括键盘、 鼠标、触摸屏、扫描仪等， 用于将用户输入的数据传输 给微机。
• 微机原理概述 • 微机硬件组成 • 微机指令系统 • 汇编语言程序设计 • 微机系统软件 • 微机发展趋势与展望
01
微机原理概述
微机定义与特点
总结词
微机原理的核心概念
详细描述
微机，也称为微型计算机，是一种体积小、结构紧凑的计算机系统。它具有高 效、可靠、灵活和低成本等特点，广泛应用于各个领域。
02
微机硬件组成
中央处理器
中央处理器（CPU）是微机的核心部件，负责执 行指令和处理数据。
CPU的性能指标包括时钟频率、指令集、核心数 等，时钟频率决定了微机的运算速度，指令集决 定了微机能够执行的操作，核心数决定了微机的 并行处理能力。
CPU由运算器和控制器组成，运算器负责进行算 术和逻辑运算，控制器负责控制指令的执行顺序 。
微机应用的发展趋势
总结词
更广泛、更深层次
详细描述
随着信息化和智能化的发展，微机的应用领域越来越广泛， 从传统的工业控制、办公自动化等领域，扩展到了智能家居 、物联网、云计算等更深层次的应用领域。
新一代微机的展望
总结词
更绿色、更安全、更可靠
详细描述
随着环保意识的提高和技术的不断发 展，新一代的微机将更加注重节能和 环保，同时也会更加注重安全和可靠 性，以满足各种复杂和严苛的应用需 求。
存储器的性能指标包括存取 速度、容量和可靠性等，存 取速度决定了微机的运行速 度，容量决定了微机能够存 储的数据量，可靠性决定了 存储器的稳定性和持久性。
输入输出设备
01
输入输出设备是微机中用于 输入和输出数据的部件。
02
常见的输入设备包括键盘、 鼠标、触摸屏、扫描仪等， 用于将用户输入的数据传输 给微机。
微机接口ppt课件第6章微型计算机中的存储器
程写入。 2021/8/17
42
电可擦除可编程只读存储器EEPROM （Electrically EPROM）：与EPROM类似， 只是使用电信号进行擦除，比EPROM更为 方便。
闪速存储器（Flash Memory）：新型的 半导体存储器，具有非易失性、电擦除 性和高可靠性。
2021/8/17
2021/8/17
19
计算地址范围的方法是： 译码器的输入信号（A19~A13）为0011111
（高7位地址）， 低13位地址（A12~A0）可以是全0到全1之间。
2021/8/17
20
2021/8/17
图6-4 6264的全地址译码连接
21
只将系统总线的部分高位地址线作为译码器 的输入，从而得到存储器芯片地址范围的译 码连接方式称为部分地址译码连接。
每个存储矩阵由7条行地址线和7条列地址线 选择相应的存储单元。
7条行地址线经过译码器产生128条行选择线， 可选择128行；
7条列地址线经过译码器产生128条列选择线， 可选择128列。
2021/8/17
28
2021/8/17
29
2．动态RAM 2164的工作过程
2021/8/17
30
2021/8/17
2021/8/17
24
1．2164的引脚及内部结构
2164是一个64K×1位的动态RAM芯片 其引脚包含8条地址线A0~A7 数据输入端DIN，数据输出端DOUT 行地址选通RAS，列地址选通CAS 写允许端WE（高电平时为数据读出，低
电平时为数据写入），如图6-6所示。
2021/8/17
由于16K=214，故每个芯片有14位地址线，8 条数据线。
微机原理 第6章 输入和输出
14
⒈无条件传送的输入方式
数据 三 来自 外设 态 缓冲器 8 数据总线DB 数据总线 地址译码器 地址总线
当执行： 当执行： IN AL , n
IO/M RD 图6-2 无条件传送的输入方式
15
⒉无条件传送的输出方式
74LS273 锁存器 到外设 CLK n IO/M WR 无条件传送的输出方式 8 数据总线DB 数据总线 地址译码器 地址总线
第6章 输入和输出
6.1 概述 6.2 输入和输出的寻址方式 6.3 CPU与I/O之间的接口信号 与 之间的接口信号 6.4 CPU与外设之间数据的传送方式 与外设之间数据的传送方式
1
6.1 概 述
输入和输出设备是计算机系统的重要 输入和输出设备是计算机系统的重要 组成部分。 组成部分。
程序 原始 数据 信息
25
1. 查询输入方式
数据口 • o 输 数据 入 > 装 +5V • oR
D 数据 M / IO
o
o o
CS
RD 地址译码
A7~ A0
数据端口
去DB 状态信息
Q
状态端口 地址 译码
Ready(D4) o 状态口 o CS o o
选通 信号
›
M / IO
RD
图6-5 查询式输入接口电路
26
当输入装置数据准备好① 当输入装置数据准备好①发出一个选通信 一面把数据锁存起来,一面送 号,一面把数据锁存起来 一面送 触发器的 一面把数据锁存起来 一面送D触发器的 CLK端,将D=1打入 端,使Q=1；②CPU读入状 打入Q端 使 端将 打入 ； 读入状 态信息READY(D4) ；③当READY=1,输入数据； 输入数据； 态信息 输入数据 读入数据同时,将状态信号清零 将状态信号清零。 ④读入数据同时 将状态信号清零。 程序段如下： 程序段如下：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
地址总线
CPU 数据总线
控制总线
I/O接口 数据端口
译码
状态端口 控制端口
数据线 状态线
I/O 设备
控制线
图6-1 接口的基本结构
第6章 I/O系统
6.1.3 端口地址及编址方式 1．端口地址 2．两种编址方式 （1）I/O接口与存储器统一编址 （2）I/O接口独立编址
6.2 接口数据的传送方式 6.2.1 无条件传送方式 这种方式下，CPU不查询外设状态，在其需要时直
《微机原理及其应用》 第6章I/O系统
目录 6.1 I/O接口概述 6.2 接口数据的传送方式 6.3 DMA控制器8237A
机械工业出版社
第6章 I/O系统
6.1 输入/输出接口概述 6.1.1 接口的概念与功能
输入输出（以下简称I/O）系统是计算机系统的重要 组成部分之一，它包含I/O设备（简称外设）以及它们与 计算机之间的接口。
第6章 I/O系统
2．8237A芯片的引脚 8237A是40引脚的双列直插式器件，其引脚如图6-6
所示 。
IOR IOW MEMR MEMW NC READY HLDA ADSTB AEN HRO CS CLK RESET DACK2 DACK3 DREQ3 DREQ2 DREQ1DRE Q0 AND
1
40
8237A
20
21
A7 A6 A5 A4 EOP
A3 A2 A1 A0 VCC DB0 DB1 DB2 DB3 DB4 DACK0 DACK1 DB5 DB6 DB7
第6章 I/O系统
1. 查询式输入 图6-3是一个用查询输入的接口电 路。
其工作过程如下：
＆
RD
M/IO
数据
输
入
装
置
选
通
+5V
锁 存 器
R
Q
D
READY
三态 缓冲器 （8）
三态 缓冲器 （1）
数据 端口
状态 端口
地址 译码
地址 总线
＆
M/IO
RD
图6-3 查询式输入接口电路
第6章 I/O系统
2．查询式输出 图6-4为一个用查询式输出的接口电路。 其工作过程如下：
第6章 I/O系统
用户设计I/O接口电路的时候，应使用系统未占用的端口地 址区域，见表6-2。
第6章 I/O系统
6.3 DMA控制器8237A
6.3.1 8237A的功能 8237A是Intel公司生产的高性能DMA控制器，适合
与Intel公司的各种微处理器配合。DMA控制器与一般 的接口不一样，它在DMA期间要接管系统总线，控制总 线上的其他设备，这时称它为总线主模块；当DMA控制 器不在DMA期间时，它又是一个普通接口，接受CPU对 它的读写控制，这时DMA控制器就成了总线从模块。
第6章 I/O系统
6.2.5 PC机中I/O端口地址分配 在PC系列微机中，使用A0～A9共10条地址线访
问I/O端口，寻址范围为0～3FFH。其中前256个端口地 址供系统电路板上寻址I/O接口芯片使用，后768个供扩 展槽接口卡使用，具体分配情况见表6-1。
第6章 I/O系统 表6-1 系统板上I/O接口器件的端口地址
I/O接口一般具有以下基本功能： 1．数据缓冲 2．执行CPU命令 3．设备选择 4．信号转换与数据格式转换 注意：前三项功能是一般接口都需要的。
第6章 I/O系统
6.1.2 接口信号的分类及基本结构 1．接口的信号分类 （1）数据信息 （2）状态信息 （3）控制信息 2．接口的基本结构
第6章 I/O系统
数据
输 出
锁 存 数据总线 器 DB
＆
WR M/IO 数据端口
地址 地址总线
装 置
译码 AB 状态端口
ACK
＆
M/IO
RD
STB
QR +5V
D
BUSY
三态 缓冲器 （1）
去数据总线 D7
图6-4 查询式输出接口电路
第6章 I/O系统
6.2.3 中断传送方式 查询方式进行数据传送解决了CPU与外设速度的协
调问题，但大大降低了CPU的使用效率，因为CPU把大 部分时间都花费在查询外设状态上，在查询期间CPU不 能从事其他工作。
6.2.4 DMA传送方式
内存
BUS
控制信号
CPU
HOLD
DMA
DREQ
外设
控制器
接口
HLDA
DACK
图6-5 DMA传送方式示意图
第6章 I/O系统
DMA传送的基本过程： （1）外设提出DMA传送请求。当外设需要输入或输出数 据时，向DMA控制器发出DMA请求信号DREQ，表示请求进 行一次DMA传送。 （2）DMA控制器向CPU发出总线保持请求。DMA控制器接 到请求后，经控制电路向CPU的HOLD引脚发出总线保持请 求，请求取得总线控制权，并等待CPU的回答。
图6-2 无条件输入输出传送方式
第6章 I/O系统
6.2.2 查询传送方式 采用这种方式，CPU在进好）信号是否有效，若有效， 表示外设可以接受操作，CPU即进行输入/输出操作； 若无效，表示外设暂不能接受操作，CPU则等待。在等 待期间，CPU所做的只是循环检测READY信号，一旦发 现其变为有效，就立即进行操作。
第6章 I/O系统
（4）DMA控制器传输。DMA控制器在收到HLDA回 答后，即开始对DMA传输过程的控制，它向外设送出 DACK作为对DMA请求的响应，同时也作为外设的数 据选通信号。还向系统总线送出控制信号和地址，以 选择合适的存储单元。在一次DMA结束后，DMA控制 器撤销HOLD信号，CPU也消除HLDA，并重新开始对 总线使用。
接对外设执行I/O操作。此方式优点是硬件和软件都达 到最简单，缺点是外设必须随时处于待命状态，并且外 设的处理速度必须跟上CPU的速度，否则就会出错。所 以无条件传送用的较少。图6-2所示。
第6章 I/O系统
数据总线
输出 锁存器
输出设备
地址总线
M/IO WR
地址 译码
RD
＆ ＆
三态 缓冲器
EN
输入设备
第6章 I/O系统
（3）CPU响应。CPU在每个时钟上升沿都监测有无HOLD 请求，若有此请求，且自身正处在总线控制周期中，C PU就立即响应此总线保持请求。如果CPU正在执行某个 总线周期，那么要到这个总线周期结束后再响应此总 线保持请求。CPU对总线保持请求有两个动作：一是从 HLDA引脚端送出一个响应信号，告诉DMA控制器可以开 始占用总线；二是将CPU自己与总线相联接的引脚置为 高阻态，即释放了总线。