大学电子电路基础 第十一章

二.触发器的分类
I. 从电路结构不同分 1).基本触发器 2).同步触发器 3).主从触发器 4).边沿触发器 II. 从逻辑功能不同分 1). RS触发器 2). JK触发器 3). T 触发器 4). D 触发器
11.1 基本触发器
11.1.1、 基本RS触发器
1.电路结构与工作原理 (1).电路结构（以与非门构成为例） Q 端、Q 端为两个互补的输出端 ； Q = 1、Q = 0 ， 定义为 1 态； RD、SD 端是触发信号引入端。 非号表示“0”触发有效， 脚标“D”表示直接触发 SD 端 是 置 1 端（置位端）， RD 端 是 清 0 端（复位端）, &
Q
Q ┌
Q ┌
Q ┌ C1 1T
当T触发器的输入控制端为 T=1时，称为T’触发器。
┌
1K C1 1J
CP
T
4．主从JK触发器存在的问题——一次变化现象
例 已知主从JK触发器 J 、 K 的波形如图所示，画出输出 Q 的
波形图（设初始状态为0）。
解：画出输出波形如图示。
CP J K =0
Q
由此看出，主从JK触发器在 CP=1期间，主触发器只变化（翻转）一次，
t D 0 0 设初态Q=0 t
触发器保存下来的状态是CP 作用沿到达时刻的输入状态。 特别注意：当 D 端信号和 CP 作用沿同时跳变时，触发器存 入的是 D 跳变前的状态。
Q
t
触发器的逻辑功能及其描述仿法
本节只讨论有时钟控制的触发器。
有时钟控制的触发器，从功能不同分:
RS 触发器、JK 触发器、T 触发器、 D 触发器等。
n+1 Q = D D=0 0
D = 1 1 D = 0 D=1
11.4、触发器功能的转换
1.用JK触发器转换成其他功能的触发器 （1）JK→D 分别写出JK触发器和D触发器的特性方程
n 1
Q
J Q KQ
n
n
Q ┌
Q ┌
n n Q n 1 D D(Q Q ) DQ n DQ n
Q
Q
&
SD
RD
约束条件： 不允许 SD= RD=0.
(2)、工作原理 （0触发有效） 不允许 1 Q & 0 SD 保 持 置1 1 Q & 0 RD 0 SD 保 持 清0 0 Q & 1 RD 1 SD (3) 、特性表
Q 1
&
Q 0
&
Q 1
& 0 RD
原态 0 Q & 1 SD 1
Q 1
& 1 RD
（1）D→JK 写出D触发器和JK触发器的特性方程：
Q Q
比较两式，得：
1D ≥1
C1 ∧
画出逻辑图。
& 1
&
J
K
CP
Q
Q Q Q
（2）D→T 图（b）
1D
比较得： 画出逻辑图：
1K C 1 1J
CP D
（2）JK→T（T’）
写出T触发器的特性方程：
Q n 1 T Q n T Q n
令 T=1，即可得T’触发器。
与JK触发器的特性方程比较， 得：J=T，K=T。
Q
Q ┌ Q ┌
Q ┌
┌
1K C 1 1J
1K C1 1J 1
CP
T
CP
2．用D触发器转换成其他功能的触发器
RD 端是清0端，
RD 端是清0端，
2. 动作特点
由于触发信号直接加在输出门的输入端，所以在输入 信号的全部时间里，都能直接改变输出端 Q和Q 的状态。 因此：
SD(SD)端叫做直接置位端； RD(RD)端叫做直接复位端。
用D作脚标
例
在用与非门组成的基本RS触发器中，设初始状态为0，
已知输入R、S的波形图，画出两输出端的波形图。
第十一章 触发器
主要内容： 11.1 基本触发器 11.2 主从触发器 11.3 边沿触发器 11.4 触发器功能的转换
概
述
数字电路: 分组合逻辑电路和时序逻辑电路两大类 组合逻辑电路的基本单元是基本门 时序逻辑电路的基本单元是触发器
一.触发器的必备特点
1.具有两个能自行保持的稳态(1态或0态)； 2.外加触发信号时，电路的输出状态可以翻转； 3.在触发信号消失后，能将获得的新态保存下来。
Q’的状态根据R、S
端的触发情况改变
从触发器接收主触 发器输出端的状态。
注意：在CP的一个变化周期中，触发器输出状态只改变一次。
（3）. 特性表 （4）. 几点说明 1)图示主从RS 触发器 1 触发有效； 2)表中*表示：若 R、S 端同时触发， 则在CP回到0后,输出状态不定； 3)输入端的约束条件为 RS = 0。 CP 0 R X 0 0 1 S X 0 1 0 Qn+1 Qn Qn 1 0
1
1
1*
（5）.逻辑符号
（6）.动作特点
动作特点： 在 CP=1期间，主触发器随 R、S端状态 的改变而多次改变，但在CP下降沿到来 时，从触发器最多只能改变一次。
Q
Q
1S C1 1R S CP R
带来的问题： 从触发器只能输出 CP=1期间，主触发器最后一 次变化 所得到的状态。
2. 主从 J K 触发器
Q
G1 & SD G3 &
Q
& G2 RD & G4
1、电路结构与工作原理
（1）.同步RS触发器的电路结构
G1、G2 门构成基本RS 触发器， G3、G4 门构成输入控制电路。
S
CP
R
（2）.工作原理（1触发有效） CP=0 时，G3、G4 门封锁，触发信号不起作用。 CP=1 时，G3、G4 门打开，触发信号可加到基本触发器上。 1 G1 & 0 G3 & 1 S 1 CP & 0 R
Q = J Q n + K Qn
J = 1 K = X
n+1
（3）.状态转换图
0
J = X K = 1
1
J = X K = 0
三. T 触发器
凡在时钟控制下，逻辑功 能符合此特性表的触发器， 就叫做T 触发器。
（1）. 特性表
T 0 0 1 1 Qn 0 1 0 1 Qn+1 说明 0 保持 1 1 0 计数
原态 1 Q & 1 SD 0
S d R d Q n+ 1 说 明
0 0 1 1 0 1 0 1 1* 不允许 1 置 1 清 0 0 Qn 保 持
Q 0
1 RD
& 1
0
(4). 逻辑符号
与非门构成： 或非门组成：
Q
S SD
Q
R RD 0 触发有效， SD 端是置1端，
Q
S SD
Q
R RD 1 触发有效， SD 端是置1端，
触发器在CP控制下正常工作时应使 SD、RD 处于高电平。
2. 动作特点
动作特点：在 CP = 1 的全部时间里，R、S 端 信号的变化都将引起触 发器输出状态的变化。 缺点：抗干扰能力差。 3、输出电压波形举例
1
2
CP
干扰信号
S
R
Q
跳变
11.2、主从触发器
1 . 主从RS触发器
（1）.电路结构 G5-G8门组成主触发器； G1-G4门组成从触发器。 主触发器、从触发器均为 同步RS 触发器， 但，它们的CP信号相位相反。 CP
这种现象称为一次变化现象。
11.3.
边沿触发器
为了提高触发器的抗干扰能力，希望触发器 的次态仅仅取决于 CP 作用沿到达时刻输入信号的 状态。这样的触发器称为边沿触发器。 这里，重点介绍利用 CMOS 传输门构成的边沿 D 触发器
一、D触发器的逻辑功能
D触发器只有一个触发输入端D，因此，逻辑关系非 常简单；
特性归纳
（3） .几点说明 图示主从JK触发器： 1) 1触发有效；
CP 设：CP作用沿为下降沿 t J=K
2) 没有约束条件；
3）J=K=1时，Qn+1=Qn 是计数状态。 计数状态下，电路的输出 电压波形，随 CP 作用沿 的到来自动改变。见图：
1
t
Q
t 设初态Q=0
例
已知主从JK触发器J、K的波形如图所示，画
（1）. 电路结构 （2）.特性表 CP J K Qn+1
Q
G1 & G3 & ， & &
Q
G2 G4 ，
从 触 发 器
Q
Q
&
&
0
X 0 0 1 1
X 0 1 0 1
Qn Qn 0 1
Qn
1
G1 & G3 & CP
G2
G4 主 触 发 器
J
K
J=K=0时, Qn+1=Qn J=K=1时，Qn+1=Qn J≠K 时，Qn+1=J
解：由表11.1.1知， 当 R 、 S 都为高电平时，触发 R
器保持原状态不变；当 S 变低电平时，触发器 翻转为1状态；当 R 变 低电平时，触发器翻转 为0状态；不允许 R 、 S 同时为低电平。
S
Q Q
11.1.2 . 同步 RS触发器
在数字系统中，如果要求某些触发器在同一时刻动作， 就必须给这些触发器引入时间控制信号。 时间控制信号也称同步信号，或时钟信号， 或时钟脉冲，简称时钟，用 C P 表示 受CP控制的触发器称为时钟触发器。
出输出Q的波形图（设初始状态为0）。