武汉纺织大学《数字电子技术基础》期末参考试题(第三套)
数字电子技术基础考试试题(附答案)
数字电子技术基础考试试题（附答案）一、填空题 : (每空1分，共10分)1．八进制数 (34.2 ) 8 的等值二进制数为（） 2 ；十进制数 98 的8421BCD 码为（） 8421BCD 。
2 . TTL 与非门的多余输入端悬空时，相当于输入电平。
3 .下图所示电路中的最简逻辑表达式为。
4. 一个 JK 触发器有个稳态，它可存储位二进制数。
5. 若将一个正弦波电压信号转换成同一频率的矩形波，应采用电路。
6. 常用逻辑门电路的真值表如表1所示，则 F 1 、 F 2 、 F 3 分别属于何种常用逻辑门。
表 1A B F 1 F 2 F 30 0 1 1 00 1 0 1 11 0 0 1 11 1 1 0 1F 1 ；F 2 ；F 3 。
二、选择题： (选择一个正确答案填入括号内，每题3分，共30分 )1、在四变量卡诺图中，逻辑上不相邻的一组最小项为：（）A、m 1与m 3B、m 4与m6C、m 5 与m 13D、m 2 与m 82、 L=AB+C 的对偶式为：（）A 、 A+BC ；B 、（ A+B ）C ； C 、 A+B+C ；D 、 ABC ；3、半加器和的输出端与输入端的逻辑关系是（）A、与非B、或非C、与或非D、异或4、 TTL 集成电路 74LS138 是３ / ８线译码器，译码器为输出低电平有效，若输入为 A 2 A 1 A 0 =101 时，输出：为（）。
A . 00100000 B. 11011111 C.11110111 D. 000001005、属于组合逻辑电路的部件是（）。
A、编码器B、寄存器C、触发器D、计数器6．存储容量为8K×8位的ROM存储器，其地址线为（）条。
A、8B、12C、13D、147、一个八位D/A转换器的最小电压增量为0.01V,当输入代码为10010001时，输出电压为（）V。
A、1.28B、1.54C、1.45D、1.568、T触发器中，当T=1时，触发器实现（）功能。
数字电子技术基础试卷三.doc
F 2 =(A® C)B(ACD + 云C 万)数字电子技术基础试卷（本科）及参考答案试卷三及其参考答案试卷三—（16 分）1.（12分）逻辑电路如图1-1 a 、b 、c 、d 所示。
试对应图c 所示输入波形，分别画出输出端乙1、乙2、如利匕4的波形。
（触发器的初态为0）(e)图1-12. （4分）用代数法化简：F 、=•万 C + A + B + C + A 万 C 二（10分）已知逻辑函数：Fi （A,B,C,D ） = AB + AC + ABD + ABCDF?（A,B,C,D ） = ABCD + ACD + 万C + BCD F = F 『F\画出逻辑函数几、尸2和尸的卡诺图；用最少的与非门实现逻辑函数凡 画出逻辑图。
三（8分）分析图3所示逻辑电路，写出输出端的逻辑函数表达式，列出真值表，说 明电路能实现什么逻辑功能。
L2图3CP四（12分）用数据选择器组成的多功能组合逻辑电路如图4所示。
图中G 、G 。
为功 能选择输入信号，X 、Z 为输入逻辑变量，尸为输出逻辑函数。
分析该电路在不同的选择信 号时，可获得哪几种逻辑功能，请将结果填入表4中。
G| Go五（12分）设计一个组合逻辑电路。
电路输入DCBA 8421 BCD 码，当输入代码所对应的十进制数能被4整除时，输出L 为L 其他情况为0。
1. 用或非门实现。
2. 用3线・8线译码器74HC138和逻辑门实现。
（0可被任何数整除，要求有设计过程，最后画出电路图）六（14分）分析如图6所示时序逻辑电路1. 写出务触发器的激励方程、输出方程2. 写出各触发器的状态方程3. 列出电路的状态表并画出状态图4. 说明电路的逻辑功能。
七（16分）用边沿JK 触发器和最少的逻辑门设计一个同步可控2位二进制减法计数 器。
当控制信号X=0时，电路状态不变；当时，在时钟脉冲作用下进行减1计数。
要 求计数器有一•个输出信号Z,当产生借位时Z 为1,其他情况Z 为0。
数字电子技术期末考试题及答案(经典)
xxx~xxx学年第x学期《数字电子技术》期末复习题第一部分题目一、判断题（每题2分,共30分。
描述正确的在题号前的括号中打“√”，错误的打“×”）【】1、二进制有0 ~ 9十个数码，进位关系为逢十进一。
【】2、（325）8 ＞（225）10【】3、十进制数整数转换为二进制数的方法是采用“除2取余法”。
【】4、在二进制与十六进制的转换中，有下列关系：（100111010001）2=（9D1）16【】5、8421 BCD码是唯一能表示十进制数的编码。
【】6、十进制数85的8421 BCD码是101101。
【】7、格雷码为无权码，8421 BCD为有权码。
【】8、数字电路中用“1”和“0”分别表示两种状态,二者无大小之分。
【】9、逻辑变量的取值，１比０大。
【】10、在逻辑代数中，逻辑变量和函数均只有0和1两个取值，且不表示数量的大小。
【】11、逻辑运算1+1=1【】12、逻辑运算A+1+0=A【】13、因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
【】14、在时间和幅度上均不连续的信号是数字信号，所以语音信号是数字信号。
【】15、逻辑函数的运算次序为：先算括号内，后算括号外；先求与，再求或，最后求非。
【】16、AB A C BC AB A C++=+【】17、逻辑函数表达式的化简结果是唯一的。
【】18、逻辑真值表、逻辑表达式、逻辑图均是逻辑关系的描述方法。
【】19、n个变量组成的最小项总数是2n个。
【】20、逻辑函数的化简方法主要有代数化简法和卡诺图化简法。
【】21、逻辑函数化简过程中的无关项一律按取值为0处理。
【】22、数字电路中晶体管工作在开关状态，即不是工作在饱和区，就是工作在截止区。
【】23、TTL或非门的多余输入端可以接高电平。
【】24、某一门电路有三个输入端A、B、C，当输入A、B、C不全为“1”时，输出Y为“0”，输入A、B、C全为高电平“1”时，输出Y为“1”，此门电路是或门电路。
数字电子技术试题及答案（题库）
数字电子技术试题及答案（题库）预览说明:预览图片所展示的格式为文档的源格式展示,下载源文件没有水印,内容可编辑和复制《数字电子技术》试卷：__ _______ 班级：__________ 考号：___________ 成绩：____________1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（），作为8421BCD 码时，它相当于十进制数（）。
2.三态门电路的输出有高电平、低电平和（）3种状态。
3．TTL 与非门多余的输入端应接（）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（）电平。
5. 已知某函数??? ??+??? ??++=D C AB D C A B F ，该函数的反函数F =（）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（）V ，其输出高电平为（）V ，输出低电平为（）V ， CMOS 电路的电源电压为（） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（）根地址线，有（）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
11. ）；Y 3 ＝（）。
12. 某计数器的输出波形如图1所示，该计数器是（）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4）B. (A,B,C)=∑m （3，5，6，7）C ．F(A,B,C)=∑m （0，2，3，4）D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ??的值是（）。
《数字电子技术基础》试题及参考答案
试卷一一、填空题（每空1分，共20分）1、与非门的逻辑功能为。
2、数字信号的特点是在上和上都是断续变化的，其高电平和低电平常用和来表示。
3、三态门的“三态”指，和。
4、逻辑代数的三个重要规则是、、。
5、为了实现高的频率稳定度，常采用振荡器；单稳态触发器受到外触发时进入态6、同步RS触发器中R、S为电平有效，基本R、S触发器中R、S为电平有效7、在进行A/D转换时，常按下面四个步骤进行，、、、。
二、选择题（每题1分，共10分）1、有八个触发器的二进制计数器，它们最多有（）种计数状态。
A、8；B、16；C、256；D、642、下列触发器中上升沿触发的是（）。
A、主从RS触发器；B、JK触发器；C、T触发器；D、D触发器3、下式中与非门表达式为（），或门表达式为（）。
A 、Y=A+B ；B 、Y=AB ；C 、Y=B A +；D 、Y=AB4、十二进制加法计数器需要（ ）个触发器构成。
A 、8；B 、16；C 、4；D 、35、逻辑电路如右图，函数式为（ ）。
A 、F=AB +C ； B 、F=AB +C ；C 、F=C AB +；D 、F=A+BC6、逻辑函数F=AB+BC 的最小项表达式为（ ）A 、F=m 2+m 3+m 6B 、F=m 2+m 3+m 7C 、F=m 3+m 6+m 7D 、F=m 3+m 4+m 77、74LS138译码器有（ ），74LS148编码器有（ ）A 、三个输入端，三个输出端；B 、八个输入端，八个输出端；C 、三个输入端，八个输出端；D 、八个输入端，三个输出端。
8、单稳态触发器的输出状态有（ ）A 、一个稳态、一个暂态B 、两个稳态C 、只有一个稳态D 、没有稳态三、判断（每题1分，共10分）：1、逻辑变量的取值，１比0大。
（ ）2、对于MOS 门电路多余端可以悬空。
（ ）3、计数器的模是指对输入的计数脉冲的个数。
（ ）4、JK 触发器 的输入端 J 悬空，则相当于 J = 0。
第一学期《数字电子技术》课程期末考试试卷A和答案数字电路与逻辑设计
北京信息科技大学2008~2009学年第一学期《数字电子技术》课程期末考试试卷A课程所在学院：自动化学院适用专业班级：测控0601-03考试形式：闭卷注意：所有答案写在答题纸上，写在试卷上无效。
一、填空题(本题满分20分，共含10道小题，每小题2分)1∙(7AC1)16=( )2=( 1=( )]0。
2.具有推挽式输出级的TT1电路(是/否)可以将输出端并联使用，普通的CMOS门(是/否)可以将输出端并联使用。
(输入端的状态均为不定)3.相同编号的最小项和最大项存在的关系为o4.(+1oo"的原码为，反码为，补码为o5.若A是逻辑变量，则A㊉I=。
二、逻辑函数式的化筒(12分)1 .利用公式法化简为最简与或式：F=AB∖A f CD+(AD+3'C')')(4+B)2 .利用卡诺图法将逻辑函数化简为最简与或式：y(A,B,G=>z(OJ2,4),给定约束条件为m3+rτ‰t+mβ+rr‰j=O下面电路图中，写出输出信号是什么状态(高电平、低电平或高阻态)，已知乂为74系四、试用一片8选1数据选择器74HC151产生逻辑函数：Y=AB r CD÷48（C÷r＞）+ABXCΦZ））÷ABC r 要求给出设计的全过程，并画出逻辑电路图。
（12分）s ,A2A4YO O O OO O O1O∣O O1O D1O O11O1O OO1O1/人O11O2O11151X X X高阻五、TT1主从JK触发器的输入波形如图所示，画出输出端Q的波形（12分）CP六、分析如图时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路的功能以及能否自启动。
（14分）CP七、 试用一片4位同步二进制计数器741S163接成十进制计数器（允许附加必要的门电路,采用清零法），并作简要说明。
741S163的引脚图如下所示。
数字电子技术基础期末考试试卷及答案(1)
数字电子技术基础期末考试试卷及答案(1)一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 .2 . 逻辑函数L = + A+ B+ C +D = 1 .3 . 三态门输出的三种状态分别为：、和 .4 . 主从型JK触发器的特性方程= .5 . 用4个触发器可以存储位二进制数.6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条. 1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 .2 . 1.3 . 高电平、低电平和高阻态.4 . .5 . 四.6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图.2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）.A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）.A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）.A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）.A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）.A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）.A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）.A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）.A、 B、 C、 D、10、一个数据选择器的地址输入端有3个时，最多可以有（ C）个数据信号输出.A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路. （每题6分，共12分）1、写出如图1所示电路的真值表及最简逻辑表达式.图 12、写出如图2所示电路的最简逻辑表达式.图 2五、判断如图3所示电路的逻辑功能.若已知 u B =-20V，设二极管为理想二极管，试根据u A 输入波形，画出 u 0 的输出波形（8分）t图3六、用如图 4所示的8选1数据选择器CT74LS151实现下列函数.（8分）Y（A,B,C,D）=Σm(1,5,6,7,9,11,12,13,14)图 4七、用 4位二进制计数集成芯片CT74LS161采用两种方法实现模值为10的计数器，要求画出接线图和全状态转换图.（CT74LS161如图5所示，其LD端为同步置数端，CR为异步复位端）.（10分）图 5八、电路如图 6所示，试写出电路的激励方程，状态转移方程，求出Z 1 、Z 2 、Z 3 的输出逻辑表达式，并画出在CP脉冲作用下，Q 0 、Q 1 、Z 1 、Z 2 、Z 3 的输出波形.（设 Q 0 、Q 1 的初态为0.）（12分）数字电子技术基础试题（一）参考答案一、填空题 :1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 .2 . 1.3 . 高电平、低电平和高阻态.4 . .5 . 四.6 . 12、 8二、选择题：1.C2.D3.D4.A5.C6.A7.C8.C9.D 10.C三、逻辑函数化简1、Y=A+B2、用卡诺图圈0的方法可得：Y=（+D）（A+ ）（+ ）四、 1、该电路为三变量判一致电路，当三个变量都相同时输出为1，否则输出为0.2、B =1，Y = A ，B =0 Y 呈高阻态.五、 u 0 = u A · u B ,输出波形 u 0 如图 10所示:图 10六、如图 11所示：D图11七、接线如图 12所示：图 12全状态转换图如图 13 所示：（ a ）（ b ）图 13八、，，波形如图 14所示：。
数字电子技术期末复习题库及答案完整版
数字电子技术期末复习题库及答案完整版数字电子技术期末复习题库及答案HEN system office room 【HEN16H-HENS2AHENS8Q8-HENH1688】第1单元能力训练检测题一、填空题1、由二值变量所构成的因果关系称为逻辑关系。
能够反映和处理逻辑关系的数学工具称为逻辑代数。
2、在正逻辑的约定下，“1”表示高电平，“0”表示低电平。
3、数字电路中，输入信号和输出信号之间的关系是逻辑关系，所以数字电路也称为逻辑电路。
在逻辑关系中，最基本的关系是与逻辑、或逻辑和非逻辑。
4、用来表示各种计数制数码个数的数称为基数，同一数码在不同数位所代表的权不同。
十进制计数各位的基数是10，位权是10的幂。
5、8421 BCD码和2421码是有权码；余3码和格雷码是无权码。
6、进位计数制是表示数值大小的各种方法的统称。
一般都是按照进位方式来实现计数的，简称为数制。
任意进制数转换为十进制数时，均采用按位权展开求和的方法。
7、十进制整数转换成二进制时采用除2取余法；十进制小数转换成二进制时采用乘2取整法。
8、十进制数转换为八进制和十六进制时，应先转换成二进制，然后再根据转换的二进数，按照三个数码一组转换成八进制；按四个数码一组转换成十六进制。
9、逻辑代数的基本定律有交换律、结合律、分配律、反演律和非非律。
10、最简与或表达式是指在表达式中与项中的变量最少，且或项也最少。
13、卡诺图是将代表最小项的小方格按相邻原则排列而构成的方块图。
卡诺图的画图规则：任意两个几何位置相邻的最小项之间，只允许一位变量的取值不同。
14、在化简的过程中，约束项可以根据需要看作1或0。
二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错。
（对）2、异或函数与同或函数在逻辑上互为反函数。
（对）3、8421BCD码、2421BCD码和余3码都属于有权码。
（错）4、二进制计数中各位的基是2，不同数位的权是2的幂。
数字电子技术基础期末试题及答案
数字电子技术基础期末试题一、选择题（本大题共12个小题，每小题2分，共24分。
在每小题给出的四个选项中，只有一项是符合题目要求的，请将所选的答案标号填在题后的括号中内。
）1、逻辑函数F （A 、B 、C ）＝A ⊙B ＋A C 的最小项表达式为（ ）A 、F=Σm （0、2、5、7）B 、F=ABC ＋A CC 、F=Σm （1、3、6）D 、F=Σm （0、1、2、6、7）2、逻辑函数F （A 、B 、C 、D ）＝Σm （1、4、5、9、13）+Σd （12、14、15）的最简与或式为（ ）A 、F ＝AB+C DB 、F ＝BC +CD C 、F=C D ＋B C D 、F=A C +C D3、逻辑函数F ＝)(A D C C B ++的反函数是（ ）A 、F =)()(A D C CB +⋅+ B 、F =)(DAC C B +⋅+ C 、F =)(AD C BC +⋅+ D 、F =A D C C B +⋅+4、已知逻辑变量A 、B 、F 的波形图如图4所示，F 与A 、B 的逻辑关系是（ ）A 、F=AB B 、F=A ⊕BC 、F=A ⊙BD 、F=A+B5、已知逻辑函数F 的卡诺图如图5所示，能实现该函数功能的电路是（ ）图56、三态门电路如图6所示，输出F为（）A、低阻B、高阻C、ABD、17、OC门电路图如图7所示，该电路可完成的功能是（）A、F=ABB、F=AB+CC、F=1D、F=AB·C8、一个十六选一的数据选择器，其地址输入端的个数为（）A、2个B、3个C、4个D、5个9、下列逻辑电路中，属于组合逻辑电路的是（）A、计数器B、触发器C、寄存器D、译码器10、只有暂稳态的电路是（）A、单稳态触发器B、多谐振荡器C、施密特触发器D、定时器11、由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）A、nB、2 nC、n2D、2 n12、ROM中的内容，当电源掉电后又接通，存储器中的内容（）A、全部改变B、全部为0C、全部为1D、保持不变二、填空题（本大题共8个小题，每空1分，共16分。
数字电子技术3套考试题目(含答案)
A 卷一．选择题（18分）1．以下式子中不正确的是（ ） a ．1•A ＝A b ．A ＋A=A c ．B A B A +=+ d ．1＋A ＝12．已知B A B B A Y ++=下列结果中正确的是（ ） a ．Y ＝A b ．Y ＝B c ．Y ＝A ＋B d ．B A Y +=3．TTL 反相器输入为低电平时其静态输入电流为（ ） a ．－3mA b ．＋5mA c ．－1mA d ．－7mA4．下列说法不正确的是（ ） a ．集电极开路的门称为OC 门b ．三态门输出端有可能出现三种状态（高阻态、高电平、低电平）c ．OC 门输出端直接连接可以实现正逻辑的线或运算d 利用三态门电路可实现双向传输 5．以下错误的是（ ）a ．数字比较器可以比较数字大小b ．实现两个一位二进制数相加的电路叫全加器c ．实现两个一位二进制数和来自低位的进位相加的电路叫全加器d ．编码器可分为普通全加器和优先编码器 6．下列描述不正确的是（ ）a ．触发器具有两种状态，当Q=1时触发器处于1态b ．时序电路必然存在状态循环c ．异步时序电路的响应速度要比同步时序电路的响应速度慢d．边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象7．电路如下图（图中为下降沿Jk触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为（）a．“110”b．“100”c．“010”d．“000”8、下列描述不正确的是（）a．时序逻辑电路某一时刻的电路状态取决于电路进入该时刻前所处的状态。
b．寄存器只能存储小量数据，存储器可存储大量数据。
c．主从JK触发器主触发器具有一次翻转性d．上面描述至少有一个不正确9．下列描述不正确的是（）a．EEPROM具有数据长期保存的功能且比EPROM使用方便b．集成二—十进制计数器和集成二进制计数器均可方便扩展。
c．将移位寄存器首尾相连可构成环形计数器d．上面描述至少有一个不正确二．判断题（10分）1．TTL门电路在高电平输入时，其输入电流很小，74LS系列每个输入端的输入电流在40uA以下（）2．三态门输出为高阻时，其输出线上电压为高电平（）3．超前进位加法器比串行进位加法器速度慢（）4．译码器哪个输出信号有效取决于译码器的地址输入信号（）5．五进制计数器的有效状态为五个（）6．施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。
数字电子技术基础试卷及答案套
数字电子技术基础1一．1．（1５分）试根据图示输入信号波形分别画出各电路相应的输出信号波形L1、L2、L3、L4、和L5。
设各触发器初态为“0”。
AB二．（15分）已知由八选一数据选择器组成的逻辑电路如下所示。
试按步骤分析该电路在M1、M2取不同值时（M1、M2取值情况如下表所示）输出F的逻辑表达式。
八选一数据选择器输出端逻辑表达式为：Y=Σm i D i,其中m i是S2S1S0最小项。
FM2M1 F0 00 1111三．（8分）试按步骤设计一个组合逻辑电路，实现语句“A>B”，A、B均为两位二进制数，即A（A1、A0），B（B1、B0）。
要求用三个3输入端与门和一个或门实现。
四．（12分）试按步骤用74LS138和门电路产生如下多输出逻辑函数。
2020/3/27123Y AC Y ABC ABC BC Y BC ABC=⎧⎪=++⎨⎪=+⎩ 74LS138逻辑表达式和逻辑符号如下所示。
五．（15分）已知同步计数器的时序波形如下图所示。
试用维持-阻塞型D 触发器实现该计数器。
要求按步骤设计。
六．（18分）按步骤完成下列两题1．分析图5-1所示电路的逻辑功能：写出驱动方程，列出状态转换表，画出完全状态转换图和时序波形，说明电路能否自启动。
2．分析图5-2所示的计数器在M=0和M=1时各为几进制计数器，并画出状态转换图。
图5-1图5-2七． 八．（10分） 电路下如图所示，按要求完成下列问题。
1．指出虚线框T1中所示电路名称.2．对应画出V C 、V 01、A 、B 、C 的波形。
并计算出V 01波形的周期T=。
2020/3/27数字电子技术基础2一．（20分）电路如图所示，晶体管的β＝100,Vbe=。
（1）求电路的静态工作点;（2） 画出微变等效电路图, 求Au 、r i 和r o ；（3）若电容Ce 开路，则将引起电路的哪些动态参数发生变化并定性说明变化趋势.二．（15分）求图示电路中a U 、bU 、b U 、c U 及L I 。
大学课程《数字电子技术基础》试题及答案
大学课程《数字电子技术基础》试题及答案一、填空题时序逻辑电路1.所谓时序逻辑电路是指电路的输出不仅与当时的有关，而且与电路的有关。
答：输入，历史状态2.含有触发器的数字电路属于逻辑电路。
答：时序3.计数器按照各触发器是否同时翻转分为式和式两种。
答：同步，异步4.某计数器状态转换图如图,该电路为________进制计数器。
答：55.某计数器的输出波形如图1所示，该计数器是进制计数器。
答：56. N个触发器可以构成最大计数长度（进制数）为的计数器。
答： 2N7．若要构成七进制计数器，最少用个触发器，它有个无效状态。
答： 3 18.若要构成十进制计数器，至少用个触发器，它有个无效状态。
答：4 69.串行传输的数据转换为并行传输数据时，可采用寄存器。
答：移位10.组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于计数器。
答：同步11.组成计数器的各个触发器的状态，在时钟信号到达时不能同时翻转，它属于计数器。
答：异步12.两片中规模集成电路10进制计数器串联后，最大计数容量为（）位。
答：10013．驱动共阳极七段数码管的译码器的输出电平为（）有效。
答：低二、选择题时序逻辑电路1.时序逻辑电路中一定包含。
A、触发器B、组合逻辑电路C、移位寄存器D、译码器答：A2.在同步计数器中，各触发器状态改变时刻（）。
A、相同B、不相同C、与触发器有关D、与电平相同答：A3.同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。
A.没有触发器B. 没有统一的时钟脉冲控制C.没有稳定状态D. 输出只与内部状态有关答：B4.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP 作用下，四位数据的移位过程是（）。
A. 1011--0110--1100--1000--0000B. 1011--0101--0010--0001--0000C. 1011--1100--1101--1110--1111D. 1011--1010--1001--1000—0111答：A Array 5.某计数器的状态转换图如右：其计数的容量为( )A．8 B. 5C. 4D. 3答：B6．同步时序逻辑电路和异步时序逻辑电路比较，其差别在于后者。
(完整word版)数字电子技术_4套期末试卷_含答案分解
《数字电子技术基础》(第一套)一、填空题：（每空1分，共15分）1．逻辑函数Y AB C=+的两种标准形式分别为（）、（）。
2．将2004个“1”异或起来得到的结果是（）。
3．半导体存储器的结构主要包含三个部分，分别是（）、（）、（）。
4．8位D/A转换器当输入数字量10000000为5v。
若只有最低位为高电平，则输出电压为（）v；当输入为10001000，则输出电压为（）v。
5．就逐次逼近型和双积分型两种A/D转换器而言，（）的抗干扰能力强，（）的转换速度快。
6．由555定时器构成的三种电路中，（）和（）是脉冲的整形电路。
7．与PAL相比，GAL器件有可编程的输出结构，它是通过对（）进行编程设定其（）的工作模式来实现的，而且由于采用了（）的工艺结构，可以重复编程，使它的通用性很好，使用更为方便灵活。
二、根据要求作题：（共15分）1．将逻辑函数P=AB+AC写成“与或非”表达式，并用“集电极开路与非门”来实现。
2．图1、2中电路均由CMOS门电路构成，写出P、Q 的表达式，并画出对应A、B、C的P、Q波形。
三、分析图3所示电路：（10分）1）试写出8选1数据选择器的输出函数式；2）画出A2、A1、A0从000~111连续变化时，Y的波形图；3）说明电路的逻辑功能。
四、设计“一位十进制数”的四舍五入电路（采用8421BCD码）。
要求只设定一个输出，并画出用最少“与非门”实现的逻辑电路图。
（15分）五、已知电路及CP、A的波形如图4(a) (b)所示，设触发器的初态均为“0”，试画出输出端B和C的波形。
（8分）BC六、用T触发器和异或门构成的某种电路如图5(a)所示，在示波器上观察到波形如图5(b)所示。
试问该电路是如何连接的？请在原图上画出正确的连接图，并标明T的取值。
（6分）七、图6所示是16*4位ROM和同步十六进制加法计数器74LS161组成的脉冲分频电路。
ROM中的数据见表1所示。
试画出在CP信号连续作用下的D3、D2、D1、D0输出的电压波形，并说明它们和CP 信号频率之比。
数字电子技术试题及参考答案(第三版)
《数字电子技术》试卷姓名：__ _______ 班级：__________ 考号：___________ 成绩：____________ 本试卷共 6 页，满分100 分；考试时间：90 分钟；考试方式：闭卷1. 有一数码10010011，作为自然二进制数时，它相当于十进制数（ ），作为8421BCD 码时，它相当于十进制数（ ）。
2.三态门电路的输出有高电平、低电平和（ ）3种状态。
3．TTL 与非门多余的输入端应接（ ）。
4．TTL 集成JK 触发器正常工作时，其d R 和d S 端应接（ ）电平。
5. 已知某函数⎪⎭⎫ ⎝⎛+⎪⎭⎫ ⎝⎛++=D C AB D C A B F ，该函数的反函数F =（ ）。
6. 如果对键盘上108个符号进行二进制编码，则至少要（ ）位二进制数码。
7. 典型的TTL 与非门电路使用的电路为电源电压为（ ）V ，其输出高电平为（ ）V ，输出低电平为（ ）V ， CMOS 电路的电源电压为（ ） V 。
8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（）。
9．将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM 。
该ROM 有（ ）根地址线，有（ ）根数据读出线。
10. 两片中规模集成电路10进制计数器串联后，最大计数容量为（ ）位。
11.）；Y 3 ＝（ ）。
12. 某计数器的输出波形如图1所示，该计数器是（ ）进制计数器。
13．驱动共阳极七段数码管的译码器的输出电平为（ ）有效。
二、单项选择题（本大题共15小题，每小题2分，共30分）（在每小题列出的四个备选项中只有一个是最符合题目要求的，请将其代码填写在题后的括号内。
错选、多选或未选均无分。
）1. 函数F(A,B,C)=AB+BC+AC 的最小项表达式为( ) 。
A ．F(A,B,C)=∑m （0，2，4） B. (A,B,C)=∑m （3，5，6，7） C ．F(A,B,C)=∑m （0，2，3，4） D. F(A,B,C)=∑m （2，4，6，7）2．8线—3线优先编码器的输入为I 0—I 7 ，当优先级别最高的I 7有效时，其输出012Y Y Y ∙∙的值是（ ）。
数字电子技术基础期末考试试卷及-答案汇编
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = (11110.01 ) 2 = ( 1E.4) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 1 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为 12 条、数据线为 8 条。
1． (30.25) 10 = ( 11110.01 ) 2 = ( 1E.4 ) 16 。
2 . 1。
3 . 高电平、低电平和高阻态。
4 . 。
5 . 四。
6 . 12、 8二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设下图中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（C ）图。
2.下列几种TTL电路中，输出端可实现线与功能的电路是（ D）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（D ）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）B、 D、通过电阻接V CC4.图2所示电路为由555定时器构成的（A ）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（C ）。
A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（A ）。
A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器B、 D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如下图所示，则该电路为（ C）。
A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（C ）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器B、D、10位D/A转换器9、已知逻辑函数与其相等的函数为（ D）。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
武汉纺织大学《数字电子技术基础》
期末参考试题(第三套)
一、填空（每题1分，共10分）
1. TTL门电路输出高电平为V，阈值电压为V；
2. 触发器按动作特点可分为基本型、、和边沿型；
3. 组合逻辑电路产生竞争冒险的内因是；
4. 三位二进制减法计数器的初始状态为101，四个CP脉冲后它的状态为；
5. 如果要把一宽脉冲变换为窄脉冲应采用触发器；
6. RAM的扩展可分为、扩展两种；
7. PAL是可编程，EPROM是可编程；
8. GAL中的OLMC可组态为专用输入、、寄存反馈输出等几种工作模式；
9. 四位DAC的最大输出电压为5V，当输入数据为0101时，它的输出电压为V；
10. 如果一输入电压的最大值为1V，采用3位ADC时它的量化阶距为V。
二、写出下列各图中的输出逻辑表达式,并化为最简与或式；
(G1、G2为OC门,TG1、TG2为CMOS传输门) (10分)
三、由四位并行进位全加器74LS283构成图2所示：(15分)
1. 当A=0,X3X2X1X0=0011,Y3Y2Y1Y0=0100求Z3Z2Z1Z0=?,W=?
2. 2.当A=1,X3X2X1X0=1001,Y3Y2Y1Y0=0101求Z3Z2Z1Z0=?,W=?
3. 3.写出X(X3X2X1X0),Y(Y3Y2Y1Y0),A与Z(Z3Z2Z1Z0)，W之间的算法公式,并指出
其功能.
四、试画出图3在CP脉冲作用下Q1,Q2,Y对应的电压波形。
(设触发器的初态为0,画6个完整的CP脉冲的波形) (15分)
五、由可擦可编程只读存储器EPROM2716构成的应用电路如图所示。
1. 计算EPROM2716的存储容量；
2. 2.当ABCD=0110时,数码管显示什么数字；
3. 3.写出Z的最小项表达式,并化为最简与或式；(15分)
六、由同步十进制加法计数器74LS160构成一数字系统如图所示，假设计数器的初态为0,测得组合逻辑电路的真值表如下所示：(20分)
1. 1.画出74LS160的状态转换图；
2. 2.画出整个数字系统的时序图；
3. 如果用同步四位二进制加法计数器74LS161代替74LS160,试画出其电路图（要求采用置数法）；
4. 试用一片二进制译码器74LS138辅助与非门实现该组合逻辑电路功能。
七、时序PLA电路如图所示：
1、1、求该时序电路的驱动方程、状态方程、输出方程；
2、2、画该电路的状态转换表；
3、3、若X为输入二进制序列10010011，其波形如图所示，画Q1、Q2和Z的波形；
4、4、说明该电路的功能。
（16分）。