基于Verilog的DDS设计与显示

硬件描述语言课程设计

题目：基于Verilog的DDS设计与显示

学院：自动化工程学院

专业：信号与信息处理

年级：2012级

姓名：黄山

2013年1 月19 日

1.设计要求

设计一个DDS 信号发生器，能够产生三角波，要求频率、相位可调。实现VGA 显示波形和参数。要求用DE2-70开发板完成。 设计要求：

一、DDS 信号发生器设计要求：

(1) 频率两档可调； (2) 峰峰值两档可调；

二、VGA 波形和字符显示设计要求：

(1) 用红色显示2个周期波形； (2) 在屏幕下方显示字符库。

2.设计原理及分析

一）DDS 原理（以正弦信号为例）

对于正弦信号发生器，它的输出可以用下式来描述：

（１）

其中，S OUT 是指该信号发生器的输出信号波形，f OUT 指输出信号对应的频率。上式的表述对于时间t 是连续的，为了用数字逻辑实现该表达式，必须进行离散化处理，用基准时钟clk 进行抽样，令正弦信号的相位θ为

t

f out πθ2=

（２）

在一个clk 周期Tclk ，相位θ的变化量为

clk

out clk out f f T f /22ππθ==∆

（３）

为了对θ∆进行数字量化，把2π切割为2N 由此，每份clk 周期的相位增量θ∆用量化值

（４） 且θ∆B 为整数。

sin(2)=sin()

out out S A f t A πθ=22N

B θ

θπ

∆∆≈⋅2N

out CLK

f B f θ∆≈

⋅

（５）

显然，信号发生器的输出可描述为：

（６）

其中θK-1指前一个clk 周期的相位值，同样得出

（７）

由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以

得到正弦信号的当前相位值，为用于累加的相位增量量化值θ∆B 决定了信号的输出频率f OUT ，并呈现简单的线性关系。

直接数字合成器DDS 就是根据上述原理而设计的数控频率合成器，主要由相位累加器、相位调制器、正弦ROM 查找表、和DAC 构成。如图1中相位累加器、相位调制器、正弦ROM 查找表是DDS 结构中的数字部分，由于具有数控频率合成的功能，可称为NOC(Numerically Controlled Oscillators)。

BK0

BK1

BK2

BK3

BKI0

BKI1BKI2

BKI3

Q0

MULT

A

幅值输入

Q

图1 DDS 信号发生器结构

二）VGA 显示原理

常见的计算机显示器有CRT （ Cathode Ray Tube ，阴极射线管）显示器和液晶显示器，本次设计针对CRT 显示。CRT 中的阴极射线枪发出电子束打在涂有荧光粉的荧光屏上，产生RGB 三基色，合成一个彩色像素。用逐行扫描的方式显示图像。扫描从屏幕左上方开始，从左到右，从上到下，进行扫描。每扫完一行，电子束回到屏幕的左边下一行的起始位置，在这期间，CRT 对电子束进行消隐，每行结束时，用行同步信号进行行同步；扫描完所有行，用场同步信号进行场同步，

1sin(+)

k outk S A B B θθ-∆=N

k θπ

θ

B k

221

1

∙=

--

并使扫描回到屏幕的左上方，同时进行场消隐，预备下一场的扫描。

图2 扫描轨迹

其中蓝色

– 行正程，红色 – 行逆程；正程显示（实线），逆程消隐（虚线）

1.VGA 显示标准

VGA 标准共有5个信号：R （红色）、G （绿色）、B （蓝色）、HS （行同步）、VS （场同步）

支持640*480分辨率

图3 VGA 显示标准（行）

表1 行扫描时序

行扫描时序（单位：像素，即输出一个像素的时间）

Ta Tb Tc Td Te Tf Tg 时间 96

40

8

640

8

8

800

正程轨迹图

场逆程扫描轨迹

图4 VGA显示标准（场）

表2 场扫描时序

场扫描时序（单位：行，即输出一行的时间）

Ta Tb Tc Td Te Tf Tg 时间225848082525

VGA显示标准

时钟频率：25.175MHz（输出像素的频率）

行频：31469Hz

场频：59.94Hz （每秒图像刷新频率, 约60Hz）

2.时序处理

分别将场同步信号和行同步信号做时间近似处理

表3 对行同步做近似处理

行扫描时序（单位：us）

Ta Tb Tc Td Te Tf Tg

时间 3.8 1.60.325.40.30.3前项之和

5.7us26us

表4 对场同步做近似处理

场扫描时序（单位：行）

Ta Tb Tc Td Te Tf Tg

时间225848082525

作近似处理2忽略480忽略482

这样，便可通过计数分频得到行同步信号和场同步信号。下面以开发板的50Mhz 时钟信号为例，得到32Khz的行同步信号和64hz的长同步信号