数字电路抢答器电路设计
数字电路课程设计-抢答器课程设计课件
实际应用中的改进方案
改进方案
01
在调试过程中，应更加耐心细致，逐步排 查问题，提高解决问题的效率。
03
02
在设计过程中，应更加注重元件参数的选择 和匹配，以提高设计的准确性。
04
具体实施
在选择元件时，应仔细阅读元件手册，确 保参数符合设计要求。
05
06
在调试过程中，可以采用分步调试的方法 ，逐步排查问题，找到问题的根源。
调试步骤和方法
步骤三：功能测试 逐个测试抢答器的各个功能，如抢答、显示等。
检查是否存在逻辑错误或功能异常。
调试步骤和方法
方法：分块调试 将电路分成若干模块，分别进行调试，以确定问题所在。
使用示波器、逻辑分析仪等工具辅助调试。
测试方案和结果分析
方案一：正常情况下的功能测 试
按照使用说明书的操作步骤进 行测试。
阐述电路板布线的技巧和规范，包括 线宽、间距、转角等，以确保电路板 的可制造性和稳定性。
03
抢答器软件设计
控制逻辑设计
控制逻辑电路
采用逻辑门电路（如与门、或门、非门等）实现控制逻辑，确保抢答器在主持 人按下开始按钮后开始工作。
状态机设计
设计状态机来管理抢答器的不同工作状态，如等待状态、抢答状态、违规状态 等，以便根据不同状态执行相应的操作。
数字电路课程设计抢答器课程设计课件
目录
• 引言 • 抢答器电路设计 • 抢答器软件设计 • 调试与测试 • 总结与展望
01
引言
课程设计的目的和意义
01
02
03
实践应用
通过设计抢答器，学生可 以实际应用数字电路的知 识，加深对理论知识的理 解。
问题解决
设计过程中会遇到各种问 题，需要学生运用所学知 识进行解决，提高解决问 题的能力。
抢答器的设计与制作（五篇范例）
抢答器的设计与制作（五篇范例）第一篇：抢答器的设计与制作抢答器的设计与制作抢答器是竞赛问答中一种常用的必备装置,从原理上讲,它是一种典型的数字电路,其中包括了组合逻辑电路和时序电路。
从有利于学习的角度考虑，这里主要介绍以中小规模集成电路和ＰＬＤ器件设计抢答器的方法。
1抢答器的基本组成及工作原理1.1抢答器的组成抢答器的一般构成框图如图1.1所示。
它主要由开关阵列电路、触发锁存电路、编码器、7段显示器几部分组成。
下面逐一给予介绍。
图1.1抢答器的组成框图（１）开关阵列电路该电路由多路开关所组成，每一竞赛者与一组开关相对应。
开关应为常开型，当按下开关时，开关闭合；当松开开关时，开关自动弹出断开。
（２）触发锁存电路当某一开关首先按下时，触发锁存电路被触发，在输出端产生相应的开关电平信息，同时为防止其它开关随后触发而产生紊乱，最先产生的输出电平变化又反过来将触发电路锁定。
若有多个开关同时按下时，则在它们之间存在着随机竞争的问题，结果可能是它们中的任一个产生有效输出。
（３）编码器编码器的作用是将某一开关信息转化为相应的8421BCD码，以提供数字显示电路所需要的编码输入。
（４）７段显示译码器译码驱动电路将编码器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
（５）数码显示器数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管。
本设计提供的为LED数码管。
1.2抢答器的工作原理(1)开关阵列电路图1.2所示为８路开关阵列电路，从图上可以看出其结构非常简单。
电路中，Ｒ1～Ｒ8为上拉和限流电阻。
当任一开关按下时，相应的输出为低电平，否则为高电平。
图1.2开关阵列电路(2)触发锁存电路图1.3所示为８路触发锁存电路。
图中，74HC373为8D锁存器，一开始，当所有开关均未按下时，锁存器输出全为高电平，经８输入与非门和非门后的反馈信号仍为高电平，该信号作为锁存器使能端控制信号，使锁存器处于等待接收触发输入状态；当任一开关按下时，输出信号中必有一路为低电平，则反馈信号变为低电平，锁存器刚刚接收到的开关被锁存，这时其它开关信息的输入将被封锁。
数字电路课程设计——九路抢答器
经检查和改正，电路板正确，进行测试。
其中R1=R2=10K，扬声器通过100uf的电容器接在555的3脚与地之间，4只二极管分别接CD4511的1、2、6、7引脚。任何抢答按键下，报警电路都能振荡发出响声。
2.1.4：报警电路图：
图5、反应测试器报警电路图
2.2、CD4511：
2.2.1、CD4511引脚图：
图6、CD4511引脚图
2.2.2、CD4511引脚功能：
1
0.5
按键
10
0.1
数码管
1
1
蜂鸣器
1
1
参考文献：
【1】．谢自美主编《电子线路设计实验测试》华中科技大学出版社
【2】．阎石主编《数字电子技术》高等教育出版社2007
【3】．任为民.《数字电子电路学习和实验指导》广播电视大学出版社1992
【4】．康华光.电子技术基础（数字部分）高等教育出版社2000
1.3、电路图及其原理：
图2、反应测试器电路图
工作原理：
通过编码二极管编成BCD码，将高电平加到CD4511所对应的输入端。从CD4511的引脚可以看出，引脚6、2、1、7分别为BCD码的D、C、B、A位（D为高位，A为低位，即D、C、B、A分别代表BCD码8、4、2、1位）。
当电路上电，主持人按下复位键，选手就可以开始按键了。数码管起初显示为0，当选手1按下S1测试键，高、低电平通过编码二极管加到CD4511集成芯片，此时CD4511输入BCD码为“0001”，数码管显示为1；当选手2按下S2测试键，此时CD4511输入BCD码为“0010”，数码管显示为2；当选手3按下S3测试键，此时CD4511输入BCD码为“0011”，数码管显示为3；当选手4按下S4测试键，此时CD4511输入BCD码为“0100”，数码管显示为4；当选手5按下S2测试键，此时CD4511输入BCD码为“0101”，数码管显示为5；当选手6按下S6测试键，此时CD4511输入BCD码为“0110”，数码管显示为6；当选手7按下S7测试键，此时CD4511输入BCD码为“0111”，数码管显示为7；当选手8按下S8测试键，此时CD4511输入BCD码为“1000”，数码管显示为8；当选手9按下S9测试键，此时CD4511输入BCD码为“1001”，数码管显示为9；选手每按下一次按键，报警电路响一声。
4路抢答器数字电路课程设计
4路抢答器数字电路课程设计课题名称：数显抢答器的设计数字电子课程设计任务书设计题目：数显抢答器的设计1.参加抢答的组数为四组。
2.判别选组电路需要能够迅速准确地判定抢答者，同时能够排除其他组的干扰信号，闭锁其他各路输入。
3.对于优先抢答者，需要有音响提示和数字显示。
任务设计要求：1.调研、查找并收集相关资料。
2.进行总体设计，并画出框图。
3.进行单元电路设计。
4.绘制电器原理图。
5.列写元器件明细表。
6.撰写设计说明书，字数约2500字左右。
7.参考资料目录。
参考资料：XXX主编电子技术基础，高等教育出版社。
XXX主编数字电子技术基础，高等教育出版社。
XXX等编著电子设计技术，XXX。
XXX主编电工实教程，机械工业出版社。
教研室主任签字：年月日目录：1.抢答器电路设计1.1 设计任务和要求1.2 方案比较2.硬件设计2.1 抢答电路2.2 定时电路本文介绍了一个单元电路设计的系统总体方案及硬件设计，包括报警电路和时序控制电路。
在软件设计方面，本文还进行了详细的介绍。
最后，结合本次课程设计的体会，提出了一些改进方案。
在单元电路设计方面，本文详细介绍了报警电路和时序控制电路的设计。
报警电路主要用于监测系统中的异常情况并发出警报，而时序控制电路则用于控制系统中各个部分的时序。
在设计过程中，我们充分考虑了电路的稳定性和可靠性，并进行了多次实验验证。
在系统总体方案及硬件设计方面，本文提出了一个基于嵌入式系统的设计方案。
该方案采用了多种传感器来实现对系统的监测和控制，并通过单片机来实现数据的处理和控制。
同时，我们还进行了硬件电路的设计和搭建，确保系统的正常运行。
在软件设计方面，本文详细介绍了系统的软件设计流程和实现方法。
我们采用了C语言进行程序编写，并通过仿真和调试确保程序的正确性和稳定性。
同时，我们还实现了一些额外的功能，如数据存储和远程控制等。
在课程设计体会中，我们总结了本次设计中的经验教训，并提出了一些改进方案。
数字抢答器电路设计
数字抢答器电路设计一、引言随着科技的发展，数字抢答器在各种竞赛、会议和活动中越来越普及。
设计一个高效、可靠、易用的数字抢答器电路具有重要意义。
本文将详细介绍数字抢答器的电路设计过程，包括需求分析、硬件设计、软件编程和测试等环节。
二、需求分析在设计数字抢答器电路之前，首先要明确需求。
通常，数字抢答器应具备以下功能：实时显示抢答者的编号；具有开始和复位功能；抢答者优先级判断；抢答成功后，相应编号保持显示并锁定其他抢答者；具有计时功能，可设定抢答时间。
三、硬件设计根据需求分析，数字抢答器电路主要包括以下几个部分：抢答按钮：每个抢答者拥有一个按钮，按下按钮表示抢答；显示屏：显示抢答成功者的编号；微控制器：负责处理抢答信号，控制显示屏和计时器；计时器：设定抢答时间，并在时间到达时控制微控制器锁定抢答功能。
四、电路原理图设计电路原理图是数字抢答器电路设计的核心。
在设计过程中，应遵循以下原则：选择合适的微控制器，确保其具备足够的I/O端口和处理速度；根据显示屏的接口类型，设计相应的接口电路；为每个抢答按钮设计一个输入端口，并连接至微控制器的I/O端口；设计计时器电路，确保其精度和稳定性；为电路添加电源滤波和保护电路，以提高抗干扰能力。
五、软件编程在完成硬件设计后，需要对微控制器进行编程。
编程的主要任务包括：初始化微控制器和显示屏；编写抢答信号处理函数，根据抢答信号的先后顺序判断优先级；设计计时器中断处理函数，实现抢答时间的设定和锁定功能；编写显示函数，实时显示抢答成功者的编号。
六、测试与调试完成软件编程后，需要对数字抢答器电路进行测试与调试。
测试的主要内容包括：检查电路板的焊接质量和元件的完整性；使用示波器和逻辑分析仪检查电路的信号质量和时序关系；对微控制器进行仿真测试，确保其程序逻辑正确；在实际环境中进行抢答测试，观察显示屏的显示效果和抢答功能的实现情况。
七、总结与展望通过以上设计过程，我们可以得到一个功能完备、性能可靠的数字抢答器电路。
数电实验之抢答器的设计
在动触头端加一个RS触发器
各处电阻选择其大小的依据是什么？
470K为限时电阻，T=1.1RC 510为限流电阻，保护二极管，用（电源电压-二极管正常工作压 降）/二极管工作电流
谢 谢！
感谢聆听！
实验内容
要求设计一个三人智力竞赛抢答电路。 具体要求： 1、主持人按下“开始”开关后，“允许抢答”指示
灯亮，同时使“抢答指示灯”熄灭，解除选手之 间的封锁。抢答限定时间（设计为5秒）结束时 “允许抢答”指示灯熄灭。选手应在“允许抢答” 指示灯亮时抢答有效，过时无效。
2. 每个选手操纵一个“抢答” 微动开关，以控 制自己的一个“抢答指示灯”。抢先按动开 关者能使自己的“抢答指示灯”亮，同时封 锁其余两人的动作，即其余两人即使再按动 开关也不起作用。主持人按“开始”微动开 关时，使“抢答指示灯”熄灭，解除选手之 间的封锁以达到以重新开始之目的；
触发器可以作为数字系统中的存储元件，但断电后所存 储的数据会自行D D 01 X 10 X 11 1
0
CK Qn+1 X1 X0 ↑1 ↑0
功能 异步置位 异步复位 置1 置0
两人抢答电路
R=470KΩ C=10uF 其余电阻为510Ω 14接高，7接地
工作过程
555连接成单稳态电路， tw=1.1RC=470kΩ*10uF*1.1≈5.2s 可起到定时作用，当主持人按下微动开关时候，3输出高 电平，M1灯亮（约5S），与门打开；同时2脚输出个负 脉冲，让D触发器异步清零（M2、M3灯灭）。
M1灯亮时候，如果有人按下抢答的微动开关，产生一个 正的时钟脉冲，D触发器Q端输出高电平，Q非为低电平， 此人的二极管亮，同时，Q非的低电平可将另外一人的 与门封锁。
数字电路课程设计抢答器
数字电路课程设计 抢答器一、课程目标知识目标：1. 让学生掌握数字电路基础知识，理解抢答器的原理和设计方法；2. 使学生掌握抢答器电路的组成部分，了解其功能及相互关系；3. 培养学生运用所学知识分析和解决实际问题的能力。
技能目标：1. 培养学生动手搭建和调试数字电路的能力；2. 提高学生运用逻辑分析仪、示波器等工具进行电路测试和故障排查的技能；3. 培养学生团队协作、沟通表达和创新能力。
情感态度价值观目标：1. 培养学生对电子技术的兴趣和热情，激发学生主动探索的精神；2. 培养学生严谨的科学态度，注重实践，敢于面对和解决问题；3. 培养学生珍惜团队合作成果，尊重他人意见，学会分享和互助。
课程性质分析：本课程为数字电路课程设计，旨在巩固和拓展学生所学知识，提高学生实际操作能力。
抢答器作为一个具有实际应用的数字电路项目，能够激发学生学习兴趣，培养学生的创新意识和动手能力。
学生特点分析：学生具备一定的数字电路基础知识，具有较强的求知欲和动手能力。
在课程设计过程中，学生需要发挥团队协作精神，共同解决问题。
教学要求分析：本课程要求教师在教学过程中注重理论与实践相结合，引导学生通过实际操作掌握数字电路设计方法。
同时，教师需关注学生个体差异，给予个性化指导，确保学生能够完成课程目标。
二、教学内容1. 理论知识：（1）复习数字电路基础知识，包括逻辑门、触发器、计数器等；（2）学习抢答器原理，分析其电路结构及功能；（3）了解抢答器各组成部分的工作原理及相互关系。
2. 实践操作：（1）根据抢答器原理，设计电路图；（2）搭建抢答器电路，进行实际操作；（3）运用逻辑分析仪、示波器等工具进行电路测试和故障排查。
3. 教学大纲：（1）第一课时：复习数字电路基础知识，介绍抢答器原理；（2）第二课时：分析抢答器电路结构，设计电路图；（3）第三课时：搭建抢答器电路，进行实际操作；（4）第四课时：测试抢答器电路，排查故障，优化设计；（5）第五课时：总结课程，分享学习心得。
数字电路技术实验之智力竞赛抢答电路
实验十二智力竞赛抢答电路一、实验目的1. 学习数字电路中门电路、触发器、中规模集成计数器、多谐振荡器及译码显示等单元电路的综合运用。
2. 熟悉智力竞赛抢答电路的工作原理。
3. 了解简单数字系统的设计、调试及故障排除方法。
二、设计要求设计要求：1. 智力竞赛抢答装置可同时供三名选手或三个代表队参赛，他们的编号分别为1、2、3；每个选手或代表队控制一个抢答按钮，按钮的编号与选手的编号相对应，为K1、K2、K3。
2. 节目主持人控制一个按钮，用来控制系统的清零和抢答开始与否，清零按钮的编号为S。
3. 抢答装置应具有显示和数据锁存功能，每个选手的编号可用一个七段显示器显示，1号选手抢答后相应的显示器显示“1”，2号选手抢答后其显示器显示“2”，3号选手抢答后其显示器显示“3”。
4. 电路应具有抢答键控制功能，在其中的一个选手抢答有效后，显示器显示相应的选手编号，蜂鸣器发出音响提示；同时电路应不再接收其余二个抢答者的信号，已获得抢答资格选手的编号，一直保持到主持人将系统清零为止。
功能扩展：5. 具有定时抢答功能，时间可由主持人设定；当主持人启动“抢答开始”按钮S后，定时器开始加计时，并用显示器显示时间。
6. 选手在设定的时间内抢答有效，定时器停止工作，显示器显示抢答时刻的时间，并保持到主持人将系统清零。
若定时抢答时间到，没有选手抢答，则本次抢答无效，系统报警并不再接收选手的抢答信号（禁止超时抢答），时间显示器显示00。
三、设计方案三个开关分别是1、2、3为选手开关，主持人的开关为空格，倒计时为30秒，显示为00后会报警，主持人开关再抢答后可复位。
1.抢答电路设计：主持人的空格开关打开后才开始抢答（时限为30 s）。
1).当有选手按下所在开关，抢答电路显示选手所在编码（1、2、3），倒计时电路停止计时，以此同时其他选手所在的开关被锁定，抢答无效。
2).如若抢答时间到，无人抢答时，则锁定电路，定时和定时电路停止工作强大无效。
数电多路抢答器设计
目录一、设计目的以及要求二、工作原理概述三、系统流程方框图四、各部分原理介绍4.1 抢答器部分4.2 倒计时电路部分4.3 蜂鸣器报警电路部分五、multisim调试过程与调试结果5.1 抢答器调试5.2 倒计时调试5.3 蜂鸣器调试六、设计结论七、设计心得与总结八、参考文献九、成员贡献一、设计目的以及要求进入21世纪越来越来多的电子产品出现在人们的日常生活中，例如企业、学校和电视台等单位常举办各种智力竞赛, 抢答记分器是必要设备。
过去在举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。
人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。
因此，为了克服这种现象的惯性发生人们利用各种资源和条件设计出很多的抢答器，从最初的简单抢答按钮，到后来的显示选手号的抢答器，再到现在的数显抢答器，其功能在一天的趋于完善不但可以用来倒计时抢答，还兼具报警，计分显示等等功能，有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈，也使比赛更突显其公平公正的原则。
今天随着科技的不断进步抢答器的制作也更加追求精益求精，人们摆脱了耗费很多元件仅来实现用指示灯和一些电路来实现简单的抢答功能，使第一个抢答的参赛者的编号能通过指示灯显示出来，避免不合理的现象发生。
但这种电路不易于扩展，而且当有更高要求是酒无法实现，例如参赛人数的增加。
随着数字电路的发展，数字抢答器诞生了，它易于扩展，可靠性好，集成度高，而且费用低，功能更加多样话，是一种高效能的产品。
而如今在市场上销售的抢答器大多采用可编程逻辑元器件，或利用单片机技术进行设计，本次设计主要利用常见的74LS系列集成电路芯片和555芯片，并通过划分功能模块进行各个部分的设计，最后完成了八路智力竞赛抢答器的设计。
设计要求：设计一个多路抢答器，可供8名选手进行抢答；主持人可清零系统和宣布抢答开始；主持人可设定抢答时间进行定时抢答，并显示选手的编号及音响提示。
智力竞赛抢答器逻辑电路设计(1)
智力竞赛抢答器逻辑电路设计(1)智力竞赛抢答器是一种智能化的电子竞赛设备，可用于各种竞赛场合，比如学校的智力竞赛、电视节目的抢答环节等。
本文将介绍智力竞赛抢答器的逻辑电路设计。
一、总体设计思路智力竞赛抢答器采用数字电路设计，由主控芯片、按键模块、显示模块和声音提示模块等组成。
其总体设计思路如下：1. 按下按钮后，主控芯片接收到按键信号，停止计时，在显示屏上显示该答题者的编号，并发出声音提示。
2. 当有多个人同时按下按钮时，主控芯片将优先响应第一个按下按钮的人，忽略后续按下的人。
3. 主控芯片能够根据比赛规则，提前设置赛制、抢答时间等参数。
4. 显示屏能够显示当前有没有人抢答成功、哪位选手抢答成功、以及还有多长时间可以抢答等信息。
5. 抢答结束后，主控芯片将输出该选手的编号和得分，作为最终比赛成绩的一部分。
二、电路设计详解1. 主控芯片本抢答器采用AVR单片机ATmega16作为主控芯片。
优点是具有较强的计算能力、内置多个计数器和定时器，并且非常稳定可靠。
2. 按键模块按键模块由多个按钮和一个脉冲滤波电路组成。
脉冲滤波电路主要是为了防止按钮松动或者多次按下导致重复触发信号。
当有人按下按钮时，脉冲滤波电路会产生一个稳定的脉冲信号，经过扫描程序把当前按下的按钮编号记录到单片机中。
3. 显示模块本抢答器采用4位8段共阳数码管显示屏，它可以显示十进制数码、英文字母和符号。
显示模块需要与单片机进行通讯，通过数码管上的控制引脚来控制显示内容。
单片机通常采用借助集成芯片74HC595实现数码管的位选和段选。
声音提示模块是指按下按钮后，发出的“嘀嘀”声。
本抢答器采用5V蜂鸣器来实现，当单片机检测到有人按下按钮时，就会输出一个脉冲信号，让蜂鸣器发出声音。
5. 电源模块电源模块是整个抢答器电路的基础，它需要为单片机、显示器和按钮提供稳定的电源。
本抢答器采用直流5V电源输入，可以通过电池、USB接口、电源适配器等供电方式。
数字电路课程设计九路抢答器
鼓励学生发挥想象力和创造力，设计出具有创新性的抢答器方案。
预期成果
完成九路抢答器设计
01
学生能够独立完成九路抢答器的设计，包括电路原理图、PCB
板图等。
实现基本功能
Hale Waihona Puke 02抢答器能够实现基本的抢答功能，包括抢答信号的输入、处理
和输出等。
性能稳定可靠
03
经过测试和调试，抢答器的性能稳定可靠，能够满足实际应用
按键处理代码段
03
```
02
}
01
关键代码段展示
01
```c
02
void KeyProcess() {
03
if (P1 != 0xFF) { // 如果有按键按下
关键代码段展示
delay(10); // 延时消抖 if (P1 != 0xFF) { // 再次判断按键是否按下
key_value = P1; // 获取按键值
评估九路抢答器在长时间工作和不同 环境温度下的稳定性，并分析影响稳 定性的因素。
可靠性评估
评估九路抢答器的可靠性，包括平均 无故障时间、故障率等指标，并分析 影响可靠性的因素。
06
课程设计总结与展望
设计成果总结
实现九路抢答功能
成功设计并实现了一个九路抢答器，能够准确、快速地识别并显 示第一个抢答者的编号。
问题跟踪与解决
对测试中发现的问题进行跟踪，分析问题原因并 提出解决方案，确保问题得到及时解决。
性能指标评估
响应时间评估
评估九路抢答器的响应时间是否符合 设计要求，并分析影响响应时间的因 素。
准确性评估
评估九路抢答器在各种条件下的准确 性，包括不同输入信号幅度、频率和 负载条件下的准确性。
《数字逻辑电路》多路电子抢答器的设计
《数字逻辑电路》多路电子抢答器的设计1 整机设计1.1 设计要求结合所学数电知识设计一个智力竞赛抢答器，供八个选手参加比赛使用，且主持人可控制抢答的开始。
1.1.1设计任务根据要求设计制作一个八人抢答器。
1.1.2性能指标要求给主持人一个控制开关，用来控制系统的清零和抢答开始(蜂鸣器响)。
抢答器具有数据锁存和显示功能，有选手按动抢答按钮（停止蜂鸣），编号立即锁存，并在LED数码管上显示选手编号，此外，要封锁输入电路，禁止其他选手抢答。
1.2 整机实现的基本原理及框图1.2.1基本原理SW2到SW9为八位选手的抢答开关，SW1单刀双掷开关设为主持人控制开关。
当主持人控制开关置于清零状态时，RS触发器的R端为低电平，输出端全部为低电平。
于是4511的BI为高，显示器灭灯；74LS148处于工作状态，此时锁存电路不工作。
当SW1置于开始状态，优先编码电路和锁存电路同时处于工作状态。
74LS279的1R、1S均为高电平，由真值表可知，输出1Q为低电平，从而使74LS148输入使能端为低电平有效，即抢答器处于等待工作状态。
若有选手（假设为3号选手）按动抢答开关（即闭合SW4），此时优先编码器74LS148输入端I3接低电平有效，则输出A2A1A0为100，A2A1A0分别接至3S、2S、1S，根据RS锁存器真值表，1Q2Q3Q输出分别为110，从而4511的输入端DCBA为0011，经4511译码，显示器上显示“3”。
与此同时，当74LS148输入端有一个为低电平时，GS为低电平有效，即标志译码器处于工作状态，从而使4S为0，此时4Q输出为高电平，致使EI为高电平，74LS148处于禁止工作状态，其他选手抢答按钮的输入信号不会被接受。
这就保证了抢答者优先性以及抢答电路的准确性。
抢答结束后，主持人开关置于清零状态，数码管变灰，一切恢复初始状态，以便进入下一轮抢答环节。
1.2.2总体框图2 各功能电路实现原理及电路设计74LS148优先编码器此芯片为8线-3线优先编码器，在优先编码器电路中，允许同时输入两个以上编码信号。
数字电路课程设计--抢答器
数字电路课程设计报告书——数字抢答器学院名称：电子工程学院学生姓名：专业名称：电子信息工程班级：实习时间：12月10日~12月21日一．题目：数字抢答器二．任务和要求：数字抢答器允许在规定的时间内进行抢答,可以数字显示抢答者的序号,并配有相应的灯光指示.对犯规的抢答者,除用灯光报警外,还应显示出犯规者的序号,若规定抢答时间已过,要求告示任何输入的抢答信号君无效,除非重新下达抢答命令.1. 此抢答器要求有四路，抢答后其余人抢答无效；2．抢答时间为10秒，在此期间内的抢答视为有效，并用灯指示； 3．抢答开始前及计时结束后抢答无效，并用灯指示。
三．总体方案的选择：四．单元电路的设计1. 时钟电路时钟电路采用555产生1Hz 的脉冲信号，电路图如下：U2LM555CMGND 1DIS 7OUT3RST 4VCC8THR 6CON5TRI 2VCC 5V R14.7kΩR2150kΩC110nF 3C24.7uF VCC2102. 抢答锁存电路:控制电路 计时电路 时钟电路 显示驱动电路抢答电路 译码电路 显示驱动电路 主持人电路状态电路在这一部分，最主要的是锁存电路，锁存电路主要由75来实现，当74LS75的4，13号管角的信号为“0”时，它将保持原来的状态，拒绝之后接收到的任何输入信号，如此即可实现锁存。
74LS75真值表：1C2C 3C4C Q1 1 10 X 0X 0 Qn当有一组队员按下开关后，Q1’,Q2’,Q3’,Q4’中有一个信号为1，则它们四个通过与非门后的信号为1，在通过非门后，它变为0，送到75的1C2C,3C4C端口，保持状态不变，实现锁存功能。
译码电路：当某个队员正常抢答上以后，要显示他的编码号，必须把该信号转换为二进制代码。
其关系为：Q1 Q2 Q3 Q4 A B C D1 0 0 0 1 0 0 00 1 0 0 0 1 0 00 0 1 0 1 1 0 00 0 0 1 0 0 1 0由上真值表知：2Q=；C=Q4；D=0；=；3B∙Q31QQA∙综上可得到抢答锁存电路的电路图3.计时电路：计时电路采用161芯片，产生10秒的倒计时161功能表如下：fg 状态转移图如下：计时到0后，由主持人电路产生置数信号，使161载入初值0110.电路图如下：4. 计数器的译码显示电路：两片74LS48的译码电路相同，连接图如下：5. 控制电路控制电路输入主持人电路的RESET ，START 信号，抢答器电路产生的S 信号，计时器产生的T 信号，输出各复位和使能信号。
电子抢答器_数电课程设计报告书
设计题目：智力竞赛电子抢答器设计要求及技术指标:1、抢答器电路分为抢答电路设计和必答电路设计。
2、抢答电路设计具体要求：（1）抢答组数分为四组，序号为1~4。
（2）优先判断与指示电路设计。
（3）主持人清除上次抢答结果的电路设计。
（4）主持人给选手打分电路与选手得分累计显示电路设计。
3、必答电路设计具体要求：（1）30秒必答倒计时电路设计。
（2）超时短暂报警。
第 1 章电路设计简介1 原理电路设计：1.1 电路总体工作框图图1：课程设计的总体框图整个电路框图如上图所示，主要可分为三个部分，第一部分为四路选手抢搭电路，这部分电路主要采用了四个74LS595来实现四位选手仅选可选通一路的功能实现，并结合使用多个四路与非门(即74LS10)来实现其对计时电路的控制。
第二部分为计时电路，其通过两个级联的74LS161与555定时器来实现计时功能，并通过其对于声音警示电路控制。
第三部分为选手计分电路，需用了可加可减的74LS192来实现对于选手的加减积分功能。
整个电路在学校提供的开发板上，其中所需使用的LED灯、按钮按照开发板作相应的调整。
第 2 章硬件电路的组成1电路工作原理当第一位选手按下按钮，74LS373锁存器构成的选通电路就会将低电平传至二极管led的负极，此时若有其他选手再按下按钮，其会导致74LS373处于锁存数据状态，从而使已经亮的小灯不会受到其他选手按钮的影响，另一方面已经选通一路会通过锁存器阻止其他路数据的传入。
另一方面四位按钮通过控制74LS161来实现对计时电路的控制，以使得当有选手按下按钮时计时才开始。
计时电路由两个异步清零的模十计数器构成，对其清零通过对于其清零端与使能端置低电平完成，而两位已置好74LS48的数码管通过与74LS161的输出管脚来实现时间的显示。
因为电路要求30秒计时，所以使用计时十位的74LS161的低两位作为是否到达30s的判断信号，当Q1、Q0均为1的时候就是到达30s，此时通过与非门输出来控制扬声器以及停止计时。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
《数字电子技术课程设计》报告——数字电路抢答器电路设计专业：电子信息工程班级：姓名：学号：指导教师：1.课程设计目的抢答器电路设计方案很多，有用专用芯片设计的、有用复杂可编程逻辑电路设计的、有用单片机设计制作的、也有用可编程控制器完成的，但由于专用电路芯片通常是厂家特殊设计开发的，一般不易买到或价格较高，用其它方式设计的需要设计者具有相应的理论知识，并要通过仿真器、应用软件、计算机等辅助设备才能验证完成，不利于设计者的设计和制作。
而有些实际竞赛的场合，只要满足显示抢答有效和有效组别即可，故我打算不用所给的参考电路，而用一片74LS297（8位的数据锁存器）来实现此简易抢答器的功能。
这是一个显示方式简单、价格低廉、经济实用的抢答器。
在要求不高的场合，能完全符合需要2、性能指标要求：（1）设计制作一个可容纳8组参赛的数字式枪答器，每组设置一个抢答按钮供抢答者使用。
（2）根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。
（3）设计定时电路，声、光报警或音乐片驱动电路。
（4）设计控制逻辑电路，起动、复位电路。
（5）设计计分电路，犯规电路。
3.电路组成框图如图3.1数字抢答器框图如图3.1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清除"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布"开始"抢答器工作。
定时器倒计时，扬声器给出声响提示。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示、扬声器提示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
4.元器件清单元件清单：74L S148 174L S279 174L S48 374L S192 2N E555 274L S00 174L S121 1510Ω 25.各功能块电路图5.1抢答器电路设计参考电路如图5.11所示。
该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。
工作过程：开关S置于"清除"端时，RS触发器的端均为０，４个触发器输出置０，使74LS148的＝０，使之处于工作状态。
当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1, =1,74LS48处于工作状态，４Q３Q２Q=101,经译码显示为"５"。
此外，1Ｑ＝１，使74LS148 ＝１，处于禁止状态，封锁其他按键的输入。
当按键松开即按下时，74LS148的此时由于仍为１Ｑ＝１，使＝１，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将Ｓ开关重新置“清除”然后再进行下一轮抢答。
74LS148为８线－３线优先编码器，表5.12为其功能表。
如图5.12 74L148的功能真值表如图5.11数字抢答器电路由节目主持人根据抢答题的难易程度，设定一次抢答的时间，通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。
可预置时间的电路选用十进制同步加减计数器74LS192进行设计，具体电路如图5.13所示。
表5.14为74LS192的真值表。
如图5.13可与知识间的定时电路图5.14为74LS192的真值表输入输出MR 非PL CPU CPD P3 P2 P1 P0 Q3 Q2 Q1 Q0 1 X X X X X X X 0 0 0 0 O 0 X X D C B A D C B A O 1 1 X X X X 加计数O 1 1 X X X X 减计数5.2报警电路图5.21报警电路555定时器和三极管构成的报警电路如图5.21所示。
其中555构成多谐荡器，振荡频率fo＝1．43／［（RI＋2R2）C］，其输出信号经三极管推动扬声器。
PR 为控制信号，当PR为高电平时，多谐振荡器工作，反之，电路停振。
5.3时序控制电路如图5.31时序控制电路是抢答器设计的关键，它要完成以下三项功能：①主持人将控制开关拨到"开始"位置时，扬声器发声，抢答电路和定时电路进入正常抢答工作状态。
②当参赛选手按动抢答键时，扬声器发声，抢答电路和定时电路停止工作。
③当设定的抢答时间到，无人抢答时，扬声器发声，同时抢答电路和定时电路停止工作。
根据上面的功能要求以及图5.11，设计的时序控制电路如图5.31所示。
图中，门G1 的作用是控制时钟信号CP的放行与禁止，门G2的作用是控制74LS148的输人使能端。
图11、4的工作原理是：主持人控制开关从"清除"位置拨到"开始"位置时，来自于图11、2中的74LS279的输出 1Q=0，经G3反相， A＝1，则时钟信号CP能够加到74LS192的CPD时钟输入端，定时电路进行递减计时。
同时，在定时时间未到时，则"定时到信号"为 1，门G2的输出 =0，使 74LS148处于正常工作状态，从而实现功能①的要求。
当选手在定时时间内按动抢答键时，1Q＝1，经 G3反相， A＝0，封锁 CP信号，定时器处于保持工作状态；同时，门G2的输出 =1，74LS148处于禁止工作状态，从而实现功能②的要求。
当定时时间到时，则"定时到信号"为0， =1，74LS148处于禁止工作状态，禁止选手进行抢答。
同时，门G1处于关门状态，封锁 CP信号，使定时电路保持00状态不变，从而实现功能③的要求。
集成单稳触发器74LS121用于控制报警电路及发声的时间。
5.4电路仿真总图经过以上各单元电路的设计，可以得到定时抢答器的整机电路，如图5.4如图5.4电路仿真总图6各芯片的功能6.1 74LS148优先编码器在优先编码器中，允许同时输入两个以上的编码信号。
不过在设计优先编码器已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码图6.1.1给出了8线-3线优先编码器74LS148的逻辑图。
如果不考虑由G1，G2和G3 构成的附加控制电路只有图中虚线框以内的这一部分。
从图6.1.1写出输出的逻辑式。
即得到6.1.1为了扩展电路的功能和增加使用的灵活性，再74LS148的逻辑电路中附加了由门G1，G2 和G3组成的控制电路，其中S非为选通输入端。
只有在S非=0的条件下，编码器才能正常工作。
而在S非=1时，所有的输出端均被封锁在高电平。
选通输出Y S非和扩展端Y EX非用于扩展编码功能。
由图2-2-1可知6.1.2图6.1.18线-3线优先编码器74LS148的逻辑图从图6.1.1还可以写出6.1.3这说明只要任何一个编码输入端有低电平信号输入，且S=1，Y EX非即为低电平。
因此，说Y EX非的低电平输出信号表示‘电路工作’而且有编码输入。
根据式（6.1.1）（6.1.2）和6.1.3，可以列出表6.1.4所示的74LS148的功能表，它的输入和输出均以低电平作为有效信号。
表6.1.474LS148的功能表由表中不难看出，在S非=0电路正常工作状态，允许I0—I7当中同时有几个输入端为低电平，即有编码输入信号，I7非优先权最高。
I0非的优先权最低，当I7非=0时。
无论其余输入端有无输入信号（表中以X表示），输出端只给出I7非的编码，即Y2非与Y1非与Y0非=000。
当I7非=1，I6非=0时，无论其余输入端有无输入信号，只对I6非编码，Y2非与Y1非与Y0非=001。
其余的输入状态不在这里说了啊。
表中出先的3中情况可以用YS非和的Y EX非不同状加以区分。
74LS148管脚排列图6.2 74LS297芯片工作原理6.21 74LS279片具有锁存器的功能其引脚图6.2.1如下图所示：74LS1485内部是4个基本RS触发器组成的。
当有一个人优先抢答后其它的就不能抢答了。
其它的虽然有电平输入，但是输入的电平保持原态不变，74LS279的内部的4 个基本触发器的R输入端为高电平有效。
图6.2.1 74LS279的引脚图A和管脚图B6.22 74LS279锁存电路器锁存器电路可以用四R-S锁存器74LS279组成，74LS279是由四个基本的R-S触发器构成的锁存电路，S非端为直接置“1”端，R非端为直接置“0”端通常情况下输入端为高电平，触发器处于保持状态。
锁存器参考电路如图6-2-2所示。
图中R非端接主持人控制开关，抢答前控制开关使锁存器输出为0，S1非，S2非，S3非，S4非分别与编码器的输出端A1，A2，A3和工作状态标志GS联接，当有抢答开关按下，编码器输出相应的二进制代码，经锁存器保持抢答信息，编码器工作状态标志GS使锁存器输出Q为“1”，Q联接到编码器74LS148的输入使能端S封锁其它路输入，同时接译码器电路74LS247的控制端BI非√RBO，当其为高电平时，译码器工作，当其为低电平时，字型全“灭”，Q1，Q2，Q3与译码显示电路的输入端相连，控制开关为支持人所设，S打向RESET端复位后才可以抢答。
如图6-2-2 74LS297锁存器参考6.3译码器6.31译码器的基本概述译码：译码的逆过程，即将输入代码“翻译”成特定的输出信号译码器：实现译码功能的数字电路分类：变量译码器和显示译码器。
七段数字显示原理按内部连接方式不同，七段数字显示器部分为其共阴极和供阳极两种。
图6-3-1半导体显示器利用字段的不同组合，可分别显示0-9十个数字，如图3-2-2所示七段数字显示发光段组合图6-3-26-3-3显示译码器74LS48图6-3-374LS48的管脚排列图图6-3-3为试灯输入：A0=0时，/LT=1时，若七段均完好，显示字形“8”。
该输入端常用于检查74LS48显示器的好坏；当A1=1时译码器方可进行译码显示，用来动态灭0。
当A2=1时，且A3=0，输入A3A2A1A0=0000时，则/IBX=0使数字符的各段熄灭：/LT为灭灯输入/灭灯输出，当VCC=0时不管输入如何，数码管不显示数字；为控制低位灭0信号，当A3=1时，说明本位处于显示状态；若A3=0且低位为0，则低位0被熄灭。
表3-3-174LS48译码器的功能表注：H=高电平L=低电平X=不定，1要求0到15的输出时，灭灯输入（BI)必须为开路或保持高电逻辑平，若不灭掉十进制0则动态灭灯输入（RBI)必须开路或处于高逻辑电平。