五人表决器实验指导书
三人表决器、五人表决器的实验报告
三人表决器、五人表决器的实验报告
一 实验目的
1.熟悉Quartus II 软件的基本操作
2.学习使用Verilog HDL 进行设计输入
3.逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表：
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式：U=
b1
b2 voter u
本次实验是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3，电路的输出端口为voter(u
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式和数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
（1）三人表决器：
程序代码
仿真结果
五人表决器：
程序代码
仿真结果
五、实验体会
通过三人表决器和五人表决器的设计，使我们更加熟悉Quartus 软件进行数字系统设计的步骤，以及运用Verilog HDL进行设计输入，并掌握三人表决器和五人表决器的逻辑功能和设计原理，逐步理解功能仿真和时序仿真波形。
三人表决器和五人表决器大体相似，并没有太大的区别。
5人表决器实验报告
课程设计课程设计名称： EDA课程设计专业班级：电子信息科学与技术学生姓名： *学号： *指导教师： *课程设计时间：2013-2-25～2013-3-8电子信息科学与技术专业课程设计任务书1 设计任务及要求（1）按所布置的题目要求，独立完成全过程；（2）分模块层次化设计；（3）功能模块的底层文件必须用VHDL语言设计，顶层文件可用VHDL语言设计，也可以用原理图设计；（4）对整个系统进行编译、综合、仿真和验证；（5）在CPLD/FPGA实验开发系统试验箱上进行硬件验证。
2设计原理及总体框图表决器就是对于一个行为，由多个人投票，如果同意的票数过半，就认为此行为可行；否则如果否决的票数过半，则认为此行为无效。
本设计就是利用芯片ACEX1K系列的EP1K30TC144-3，拨挡开关模块和LED 模块来实现一个简单的五人表决器的功能。
拨挡开关模块中的键4～键8表示五个人，由5个人来投票，当同意的票数大于或者等于3人时，则认为同意；反之，当否决的票数大于或者等于3人时，则认为不同意。
实验中用5个拨挡开关来表示五个人，当对应的拨挡开关输入为‘1’时，表示此人同意；否则若拨挡开关输入为‘0’时，则表示此人反对。
表决的结果用一个LED（D8）表示，若表决的结果为同意，则D8被点亮，；否则，如果表决的结果为反对，则D8不会被点亮。
同时用七段显示数码管来显示赞成的人数和反对的人数。
程序流程图3 程序设计VHDL程序如下：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY bjq ISPORT(input:IN STD_LOGIC_VECTOR(4 DOWNTO 0);y:OUT STD_LOGIC;y1,y2:OUT STD_LOGIC_VECTOR(6 DOWNTO 0));END;ARCHITECTURE one OF bjq ISSIGNAL q:STD_LOGIC;SIGNAL q1,q2:STD_LOGIC_VECTOR(6 DOWNTO 0);BEGINPROCESS(input)VARIABLE cnt:INTEGER RANGE 0 TO 5;BEGINcnt:=0;FOR i IN 4 DOWNTO 0 LOOPIF input(i)='1' THENcnt:=cnt+1;END IF;END LOOP;CASE cnt ISWHEN 0 => q<='0';q1<="0111111";q2<="1101101";WHEN 1 => q<='0';q1<="0000110";q2<="1100110";WHEN 2 => q<='0';q1<="1011011";q2<="1001111";WHEN 3 => q<='1';q1<="1001111";q2<="1011011";WHEN 4 => q<='1';q1<="1100110";q2<="0000110";WHEN 5 => q<='1';q1<="1101101";q2<="0111111";WHEN OTHERS => q<='Z';q1<="ZZZZZZZ";q2<="ZZZZZZZ";END CASE;y<=q;y1<=q1;y2<=q2;END PROCESS;END;4 编译及仿真程序的编译及仿真5 硬件调试与结果分析本设计就是利用芯片ACEX1K系列的EP1K30TC144-3，管脚分配如下：实验符号对应附录符号引脚号Input0PIO1327Input1PIO1226Input2PIO1123Input3PIO1022Input4PIO921y10PIO4087y11PIO4188y12PIO4289y13PIO4390y14PIO4491y15PIO4592y16PIO4695y PIO2339y20PIO3273y21PIO3378y22PIO3479y23PIO3580y24PIO3681y25PIO3782y26PIO3883底层文件的编译及仿真没有遇到错误，倒是顶层文件的设计，编译，方正遇到了一些错误，不过经过我的细心查找都得到了圆满的解答，最值得引起的注意就是引脚的锁定，要注意锁定引脚的顺序，输入的引脚锁定比较随意，数码管的引脚锁定容不得丁点儿错误，第一次我就误将引脚的顺序逆序锁定了，这样在硬件调试的时候数码管显示的数字就和输入不一样。
五人表决器的设计说明
《数字与逻辑电路基础》课程设计——五人表决器的设计姓名：学号：2015学院：自动任课教师：目录................................................................... (2)引言 (3)摘要.............................................. 错误!未定义书签。
实验设计原理...................................... 错误!未定义书签。
实验步骤.......................................... 错误!未定义书签。
真值表 (4)卡诺图 (5)电路图 (7)Multisim仿真截图 (8)电路设计总结 (8)引言：现在火热的综艺节目都会请一些评委为参赛选手进行通过与否进行评判，最后给出通过与否的结果。
而评委进行表决时，都会有不同结果，此时，就需要一个多人表决器，而本次设计是为五人表决结果的输出，解决了对每一位评委结果的分析，直接给出最终通过与否的结果。
摘要：74HC153芯片是两个四选一数选器共用两个地址码，两个四选一输出端分别输出，两个使能端分别控制，且为低电平有效。
由于只有两个地址输入端，则需要构造第三个地址输入端，两四选一数选器分区工作。
实验设计原理分析：先用扩展法将74HC153设计构成三输入八选一数据选择器，再利用降维法实现五变量到三变量，最后加上适当的基础门电路即可实现五人多路表决器。
最后用Multisim进行仿真实验。
实验步骤如下：一.列出5人表决结果真值表。
二．由真值表画出卡诺图。
(E=0)（E=1）三．用降维图法，令x=E后降为四维变量A,B,C,D并且画出卡诺图如下。
四．令x=D降维写成3维卡诺图如下。
五．由上面的卡诺图结果取相应的原件：1.与门，或门，一个74HC153双四选一数据选择器，探针一个，五开关合一的S1（从上至下一次代表E D C B A），高低电平。
三人表决器五人表决器的实验报告
三人表决器、五人表决器的实验报告
一 实验目的
1、熟悉Quartus II 软件的基本操作
2、学习使用Verilog HDL 进行设计输入
3、逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表:
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式:U=
b1
b2 voter u
b3
本次实验就是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3,电路的输出端口为voter(u 输出信号)。
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式与数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
(1)三人表决器:
程序代码
仿真结果
五人表决器:
程序代码
仿真结果
五、实验体会
通过三人表决器与五人表决器的设计,使我们更加熟悉Quartus 软件进行数字系统设计的步骤,以及运用Verilog HDL进行设计输入,并掌握三人表决器与五人表决器的逻辑功能与设计原理,逐步理解功能仿真与时序仿真波形。
三人表决器与五人表决器大体相似,并没有太大的区别。
用原理图输入法设计一个5人表决电路,参加表决者5人,同意为1,不同意为0,同剖析
用原理图输入法设计一个5人表决电路，参加表决者5人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过红指示灯亮。
内容提要：在电子设计与制造技术的发展中，核心就是电子设计自动化（EDA，Electronic Design Automation）技术。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
本次课程设计的目的是作出一个五人表决器,要求能实现五人表决器的基本功能，意义在于熟悉集成电路的引脚安排；掌握各芯片的逻辑功能及使用方法；了解五人表决器的组成及工作原理；掌握五人表决器的设计与制作方法。
采用了原理图输入法的设计方法,首先根据表决器的功能写出真值表,得出输出的表达式,再根据卡诺图,得到最简的表达式,然后根据学校的元件清单选择所需元件使用DXP2004程序画出原理图,仿真能得到正确的结果后画出PCB封装图,最后制版焊接做成成品。
我们做出来的成品最终能够实现五人表决器的基本功能。
关键词：五人表决器、EDA、VHDL、列写真值表⒈设计目的⑴设计一个五人表决器。
⑵掌握 QuartusII软件的使用方法⑶掌握各芯片的逻辑功能及控制方法。
⑷掌握原理图输入的设计方法和流程。
⑸了解和掌握五人表决器的功能。
⒉设计要求用原理图输入法设计一个5人表决电路，参加表决者5人，同意为1，不同意为0，同意者过半则表决通过，绿指示灯亮；表决不通过红指示灯亮。
⒊设计思路⑴设计表决工作电路。
⑵设计输出显示电路。
⑶用与或门设计原理图。
⒋实验条件⑴Win7操作系统⑵QuartusII EDA开发系统⑶输入信号x5、与门x10、或门x3、输出信号x1⒌实验过程⑴打开 QuartusII 软件，建立一个新的工程：①单击菜单 File\New Project Wizard②输入工程的路径、工程名以及顶层实体名。
EDA-实验报告
实验一五人表决器设计一、实验目的1 加深对电路理论概念的理解3 加深计算机辅助分析及设计的概念4 了解及初步掌握对电路进行计算机辅助分析的过程二、实验要求制作一个五人表决器，共五个输入信号，一个输出信号。
若输入信号高电平数目多于低电平数目，则输出为高，否则为低。
三、实验原理根据设计要求可知，输入信号共有2^5=32种可能，然而输出为高则有15种可能。
对于本设计，只需一个模块就能完成任务，并采用列写真值表是最简单易懂的方法。
四、计算机辅助设计设A,B,C,D,E引脚为输入引脚，F为输出引脚。
则原理图如1所示图1.1 五人表决器原理图实验程序清单如下：MODULE VOTEA,B,C,D,E PIN;F PIN ISTYPE 'COM';TRUTH_TABLE([A,B,C,D,E]->[F])[0,0,1,1,1]->[1];[0,1,1,1,0]->[1];[0,1,0,1,1]->[1];[0,1,1,0,1]->[1];[1,0,1,1,1]->[1];[1,1,0,1,1]->[1];[1,1,1,0,1]->[1];[1,1,1,1,0]->[1];[1,1,1,0,0]->[1];[1,1,0,1,0]->[1];[1,1,1,1,1]->[1];[1,1,0,0,1]->[1];[1,0,0,1,1]->[1];[1,0,1,0,1]->[1];[1,0,1,1,0]->[1];END五、实验测试与仿真根据题目要求，可设输入分别为：0，0，0，0，0；1，1，1，1，1；1，0，1，0，0；0，1，0，1，1。
其测试程序如下所示：MODULE fivevoteA,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[0,0,0,0,0]->[X];[1,1,1,1,1]->[X];[1,0,1,0,0]->[X];[0,1,0,1,1]->[X];END测试仿真结果如图1.2所示：图1.2 五人表决器设计仿真图可知，设计基本符合题目要求。
EDA五人表决器四位二进制乘法器交通灯控制器
实验一：五人表决器LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY WRBJQ ISPORT( A , B , C , D , E , F: IN BIT;Y: OUT BIT);END WRBJQ;ARCHITECTURE PART OF WRBJQ ISSIGNAL S1:INTEGER RANGE 0 TO 10;BEGINPROCESS(A,B,C,D,E,F)BEGINS1<=0;IF A='1' THEN S1<=S1+1;ELSIF B='1' THEN S1<=S1+1;ELSIF C='1' THEN S1<=S1+1;ELSIF D='1' THEN S1<=S1+1;ELSIF E='1' THEN S1<=S1+1;ELSIF F='1' THEN S1<=S1+1;END IF;END PROCESS;Y<='1' WHEN S1>2 ELSE '0';END PART;调试过程中遇到的问题：1、写完程序调试的过程中，显示WRBJQ没有定义。
原因是实体名和结构体名没写一样导致的，改正方法就是改成一样的，就可以通过了。
2、实验过程中还由于个人粗心导致单词的错误，修改错误单词即可。
3、实验过程中在一条语句结束后忘记加";",加上即可。
实验小结：第一次运用这个软件，在安装过程和使用过程中都遇到了很多问题，好在在老师和同学饿帮助下都一一解决。
五人表决器需先列出真值表，根据真值表写出枚举型的程序，还有一种根据真值表写出表达式程序的对于人数多的表决器较为方便，而五人的用这种枚举型的更直观。
5人表决开关电路
程序：
#include<stdio.h>
int vote(int a,int b,int c,int d,int e)
{
if(a&&b&&c||a&&b&&d||a&&b&&e||a&&c&&d||a&&c&&e||a&&d&&e||b&&c&&d||b&&c&&e||b&&d &&e||c&&d&&e)
return 1;
else
return 0;
}
int main()
{
int a,b,c,d,e;
printf("输入五个人的表决意愿(0或1，空格分开）：");
scanf("%d%d%d%d%d",&a,&b,&c,&d,&e);
if(vote(a,b,c,d,e))
printf("表决通过!\n");
else
printf("表决不通过!\n");
}
【实验结果分析】
【实验心得】
通过这次五人表决开关电路的实验，加深了我对五个基本联结词（否定、合取、析取、条件、双条件）的理解、基本掌握了利用基本等价公式化简公式的方法。
为今后的学习打下了扎实的基础。
实验2 五人表决器(无源码)
-1-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
赞成 票数
反对 票数
清零 锁存
4. 用实验平台的 LED 发光阵列实现表决结果和每人的表决信号：
⒈⒉⒊⒋⒌⒍⒎⒏ ⒐⒑⒒⒓⒔⒕⒖⒗
注：要求 LED1 显示判决赞成(led_agr)信号，LED8 显示判决反对(led_opp)信号。 LED3、LED4、LED5 同时显示判决结束信号。LED10、LED11、LED12、LED13、 LED14 显示 5 人的表决信号。
长安大学 电子与控制工程学院 电子科学与技术系
通过对话框中的 Hardware Setup 按钮，选择下载设备：USB-Blaster。参照上图所 示的选项，点击 Start 完成下载。 五、实验结果
以下是对参考代码的编译下载后的部分图例：
说明：初始状态中，分别显示同意和反对票数的数码管 6 和数码管 5 输出“FF”， 表示可以进行新的一次表决操作。此时拨动开关有两个处于高电平(同意)， LED14、LED13 对应被点亮。
I/O31
D9
I/O32
D8
I/O33
D7
I/O34
C9
I/O35
H7
I/O36
Y7
I/O37
Y13
I/O38
U20
I/O39
K20
引脚名称 I/O40 I/O41 I/O42 I/O43 I/O44 I/O45 I/O46 I/O47 I/O48 I/O49 PIO60 PIO61 PIO62 PIO63 PIO64 PIO65 PIO66 PIO67 PIO68 PIO69 PIO70 PIO71 PIO72 PIO73 PIO74 PIO75 PIO76 PIO77 PIO78 PIO79
单片机课程设计报告(五人表决器)
目录一、方案设计 (2)二、硬件电路设计 (2)三、软件设计说明 (6)四、程序清单 (7)五、制作调试说明 (12)六、操作使用说明 (13)七、总结 (13)单片机课程设计一、方案设计1、设计题目：5人表决器2、设计要求：1）、可供5—7个人进行表决，每个人有一个“同意”和一个“反对”按键，故一个人需要两个按键，表决时两个键先按下的一个有效，同时按下则表示无效，每次表决每个按键只能是第一次按下的有效，多按无效，用单片机设计表决器是硬件电路与软件设计相结合的一种设计，因此在硬件电路只能实现按键的按下与释放，不能智能的实现检测按键被按下几次，则可用软件设计来实现其功能。
2）会议主持人可利用按键控制表决的开始与结束，点亮黄灯用于显示表决开始，熄灭黄灯表示结束，并将表决结果用红灯与绿灯显示。
当不相等时，“同意”多于“反对”点亮绿灯，“同意”少于“反对”点亮红灯。
3）在实现上述功能的基础上增加“同意”数和“反对”数的显示。
二、硬件电路设计1、硬件设计思路：此次设计的题目是5人表决器，分析得设计的硬件电路选用P1口与P2口作为同意与反对按键的输入端。
又表决的开始与结束是由主持人来控制的，因此需要两个按键来表示表决的开始与结束，因此可采用外部中断0与外部中断1来控制表决的开始于结束。
故设计总共需要按键12个。
设计要求中需要四盏灯，分变为一个黄灯，一个绿灯和二个红灯，三盏灯用于输出显示，因此也可以征用单片机的I/O口，由于P1口与P2口作为同意与反对按键的输入端且P0口当做输出端口时可以不用接上拉电阻，因此可将三个显示灯接在P0口用于显示表决的结果。
还有一盏红灯用来做电源指示灯。
2、元器件参数确定：设计要求中需要三盏灯(黄灯，绿灯和红灯)用于输出显示，选用P0口的3个端口与显示灯相连接用于输出，由于输出端口输出的高电平一般为5V，而发光二极管允许的最大电流为5mA，因此需要用到限流电阻，发光二极管可降2V的电压，则限流电阻上的压降为3V,那么限流电阻的最小阻值为R=3V/5mA=600欧姆，由于输出的高电平不是5V，故用510欧姆的限流电阻。
五人表决器的设计
数字电路课程设计报告书课题名称 五人表决器的设计姓 名 学 号院、系、部 物理与电信工程系 专 业 电子信息工程指导教师2008年 07 月06日※※※※※※※※※ ※※ ※※ ※※2006级学生数字电路 课程设计五人表决器的设计1 设计目的（1）熟悉集成电路的引脚安排。
（2）掌握各芯片的逻辑功能及使用方法。
（3）了解面包板结构及其接线方法。
（4）了解五人表决器的组成及工作原理。
（5）熟悉五人表决器的设计与制作。
（6）熟悉 EWB 软件的运用，用该软件仿真结果。
2 设计思路（1）设计表决器工作电路。
（2）设计输入电路。
（3）设计清零电路。
（4）设计输出显示电路。
3 设计过程3.1方案论证数字表决器总体方框图如图1所示。
图1 五人表决器框图1．表决时，评委根据自己意愿投票，选择按键，即输入逻辑电位。
2．对逻辑电位进行译码。
3．对译码后芯片的输出再进行逻辑运算。
4．将运算结果通过指示灯输出，显示表决结果。
3.2电路设计五人表决器电路如图2所示。
图2 工作原理接线图该电路完成三个功能：一是通过清零端由主持人控制电路工作状态，明确表决器是否在工作；二是通过输入电路输入各评委的投票结果；三是通过输出电路输出并显示投票结果。
工作过程：由主持人控制的开关S打到低电平时，通过与门，输出全部为低电平，则所有灯泡都熄灭，不显示任何投票结果，表决器处于不工作状态。
当主持人宣布投票开始后，各评委开始投票。
根据电路输入端可知，输入为高电平有效，若评委同意该选手晋级，则调拨开关，使之打到高电平，输入就为高电平；若评委不同意该选手晋级，则调拨开关，使之打到低电平，输入就为低电平。
而该表决器工作电路是通过用74HC139 2-4线译码器与74HC138 3-8线译码器发生其功能的，输入各评委的投票结果，使之成为有效二进制数，再通过芯片作用输出，且输出为低电平有效。
但是灯泡是在高电平时才亮，故输出端用与非门输出，使之输出最终为高电平，使灯泡能亮，显示投票结果。
5人表决器,交通灯,九九乘法表EDA实验报告
一五人表决器1.原理图2.BJ5程序MODULE BJ5A,B,C,D,E PIN;F PIN ISTYPE 'COM';EQUATIONSF=A&B&C#A&B&D#A&B&E#A&C&D#A&C&E#A&D&E#B&C&D#B&C&E#B&D&E#C &D&E;END3.测试程序MODULE voteA,B,C,D,E,F PIN;X=.X.;TEST_VECTORS([A,B,C,D,E]->[F])[1,1,1,1,1]->[X];[1,1,0,1,1]->[X];[1,1,0,0,1]->[X];[1,1,0,0,0]->[X];[0,0,0,0,1]->[X];[0,0,0,0,0]->[X];END4仿真图形二九九乘法表1.原理图2.MULT程序MODULE MULTA0,A1,A2,A3,B0,B1,B2,B3 PIN;S0,S1,S2,S3,S4,S5,S6 PIN ISTYPE 'COM'; S=[S6..S0];P3=[0,0,0,A3*B0,A2*B0,A1*B0,A0*B0]; P2=[0,0,A3*B1,A2*B1,A1*B1,A0*B1,0]; P1=[0,A3*B2,A2*B2,A1*B2,A0*B2,0,0]; P0=[A3*B3,A2*B3,A1*B3,A0*B3,0,0,0]; EQUATIONS S=P3+P2+P1+P0; END3.TRAN程序MODULE TRANA0,A1,A2,A3,A4,A5,A6 PIN; Q7..Q0 PIN ISTYPE 'COM';A=[0,A6..A0]; Q=[Q7..Q0];EQUATIONSWHEN (A>=0)&(A<=9) THEN Q=A;WHEN (A>=10)&(A<=19) THEN Q=A+6;WHEN (A>=20)&(A<=29) THEN Q=A+12;WHEN (A>=30)&(A<=39) THEN Q=A+18;WHEN (A>=40)&(A<=49) THEN Q=A+24;WHEN (A>=50)&(A<=59) THEN Q=A+30;WHEN (A>=60)&(A<=69) THEN Q=A+36;WHEN (A>=70)&(A<=79) THEN Q=A+42;WHEN (A>=80)&(A<=89) THEN Q=A+48;END4.测试程序MODULE mulA3..A0,B3..B0,C3..C0,BC3..BC0,J7..J0 PIN; X=.X.;A=[A3..A0]; B=[B3..B0]; J=[J7..J0];TEST_VECTORS ([A,B]->[J]) [1,1]->[X]; [1,4]->[X]; [7,6]->[X]; [5,5]->[X]; [3,4]->[X]; [8,6]->[X]; END 5.仿真图形三交通灯1.原理图2.SUB45程序MODULE SUB45CP,R PIN;Q5..Q0 PIN ISTYPE 'REG';EN PIN; Q=[Q5..Q0];EQUATIONSQ.CLK=CP; Q.AR=R;WHEN (Q>0)&(Q<=44)&(EN==1)&(R==0) THEN {Q:=Q-1;} WHEN (Q==0)&(EN==1)&(R==0) THEN {Q:=44;} WHEN EN==0 THEN Q:=Q;END3.SUB90程序MODULE SUB90CP,R PIN;Q6..Q0 PIN ISTYPE 'REG';EN PIN; Q=[Q6..Q0];EQUATIONSQ.CLK=CP; Q.AR=R;WHEN (Q>0)&(Q<=89)&(EN==1)&!R THEN {Q:=Q-1;} WHEN (Q==0)&(EN==1)&!R THEN {Q:=89;} WHEN EN==0 THEN Q:=Q;END4.JIAOTONGDENG程序MODULE jiaotongdengA7..A0 PIN;Q7..Q0 PIN ISTYPE 'COM';A=[0,0,A5..A0];Q=[Q7..Q0];EQUATIONSWHEN (A>=0)&(A<=9) THEN Q=A; WHEN (A>=10)&(A<=19) THEN Q=A+6; WHEN (A>=20)&(A<=29) THEN Q=A+12; WHEN (A>=30)&(A<=39) THEN Q=A+18; WHEN (A>=40)&(A<=49) THEN Q=A+24; WHEN (A>=50)&(A<=59) THEN Q=A+30; WHEN (A>=60)&(A<=69) THEN Q=A+36; WHEN (A>=70)&(A<=79) THEN Q=A+42; WHEN (A>=80)&(A<=89) THEN Q=A+48; WHEN (A>=90)&(A<=99) THEN Q=A+54;END5.JIAOTONGDENG1程序MODULE jiaotongdeng1A6..A0,S PIN;R1,G1,Y1,R2,G2,Y2 PIN ISTYPE 'COM';A=[A6..A0];Y=[R1,G1,Y1,R2,G2,Y2]; EQUATIONSWHEN !S THEN Y=36;WHEN S&(A>=50)&(A<=89) THEN Y=34; WHEN S&(A>=45)&(A<=49) THEN Y=33; WHEN S&(A>=5)&(A<=44) THEN Y=20; WHEN S&(A>=0)&(A<=4) THEN Y=12; END6.测试程序MODULE jtdC,X=.C.,.X.; CP,S,R PIN;Q7..Q0 PIN;R1,Y1,G1,R2,Y2,G2 PIN;OUT=[Q7..Q0];LUMP=[R1,G1,Y1,R2,G2,Y2]; TEST_VECTORS([CP,S,R]->[OUT,LUMP])@REPEAT 120 {[C,1,0]->[X,X];} @REPEAT 120 {[C,0,1]->[X,X];} @REPEAT 120 {[C,1,0]->[X,X];} @REPEAT 120 {[C,1,1]->[X,X];} END7.仿真波形。
五人表决器_九九乘法表__交通灯(EDA报告)
实验一五人表决器的设计一、实验目的1、了解和初步掌握ISPlever软件的基本操作方法以及电子线路的程序编写abel语言的编写。
2、通过实验，加深电路设计的概念以及了解计算机辅助设计分析的过程3、培养学生的创新能力以及理论知识的应用能力。
二、实验内容及步骤本实验要求利用ISPLEVER软件完成对五人表决器的设计及仿真，表决规则是，多数胜少数。
分析题意，我们可以知道此次仿真应有五个输入端口，一个输出端口。
分别设置其A,B,C,D,E为输入端口，F为输出端口。
故分析可知其真值表如下所示：图1：无人表决器真值表可分析：无人中任意三人通过则表决可以通过，故得到其逻辑表达式为F=ABC+ABD+ABE+ACD+ACE+ADE+BCD+BCE+BDE+CDE实验步骤：1、打开ISPLEVER软件，新建一个项目，并命名为Untitled.syn。
2、在新建立的项目的基础上新建一个原理图文件，并为之命名为biaojueqi.sch。
用软件绘制原理图如下所示：图2：五人表决器原理图3、在顶层原理图的基础上，为模块编写ABEL语言程序，原理图中建立了WTF模块，新建立一个程序文件wtf.abl。
编写此项目的仿真文件程序biaojueqi.abv得到：对此项目文件进行仿真，得到仿真结果如图：图3：实验结果仿真分析三、实验结果分析本次实验设计的是五人表决器，要求A,B,C,D,E五个输入中只要有三个以上为1，那么实验的输出即为1。
通过分析，我们得到了表决器输出的逻辑表达式，然后根据表达式完成了VOTE项目的设计，项目设计后仿真得到，A,B,C,D,E全为1时则全票通过；A,B,D,E为1，C为0时F为1；A,B,E 为1，C,D为0时F为1；A,B为1，C,D,E为0时F为0；A,B,C,D为0，E 为1时输出F为0；当A,B,C,D,E全为0时，则F=0；经过TEST文件来对程序检测，发现设计基本可以完成表决任务。
四、实验小结作为EDA实验的第一个实验，在完成的过程中仍存在着操作不娴熟，操作失误等问题。
五人多数表决器VHDL
五人多数表决器的VHDL设计1设计要求(1)五人多数表决逻辑：多数通过；(2 )在主持人控制下，10秒内表决有效；(3)设主持人控制键，复位键：控制键：启动表决；复位键：系统复位。
2设计说明在脉冲作用下，使用减法计数器，在初值为10秒的时候，主持人按控制键启动表决后，开始计时。
每来一个脉冲计数器就减少1。
一直这样下去，直到计数器变为0。
计数器为0时投票无效。
最后统计投票人数通过同意人数决定表决结果，当投票人不小于3人时，投票通过。
在主持人按下复位键时，计数回到10,重新进行减法计数器。
直到为0。
3设计结果3.1电路原理图3.2信号表voter：—维数组voter用来表示五位表决者；pass：表决最终是否通过(‘ 1'为“通过”，‘为“未通过”)；total :表决通过的人数；cou nt:用来显示倒计时；reset：主持人复位键，用来系统复位; start：主持人控制键，用来启动表决;elk :系统时钟；图2信号图3.3仿真结果当处于复位状态时，外界的输入对结果没有影响。
故时间仍为10秒，输出统计人数为0。
仿真波形如图3所示。
图3复位时的模拟结果在非复位状态下，主持人按下开始键。
表决开始。
在没有人投票的情况下。
时间变为0。
表决结束。
仿真波形如图4所示。
在非复位状态下，主持人按下开始键。
表决开始。
当超出表决时间时才进行表决,此表决无效。
仿真波形如图5所示。
图5规定时间外的模拟结果在非复位状态下，主持人按下开始键。
表决开始。
在规定时间内只有两人赞同，仿 真波形如图6所示。
UiUTlgValue t15.65 n^oelkIf 0庄| countV 103 6pass U 0reset U 0 *8si; art U 1 詮g[+] total U 0[3U 0 |>14 -…5] V o *15 -…q] U 0 A1E' ..,3] u a 1^17-,..2] u a |z 16L ,…1 ]u o]pm 160. □ ns 320. 0 ns 480. 0 ns 640. 0 ns 600. 0 ns SEO. 0 its 15. 65 rz JUJ1 12图6两人赞成时的结果在非复位状态下，主持人按下开始键。
数电课程设计_五人表决器设计
数电部分五人表决器设计一、设计任务与要求1•设计一个五人表决器，通过红绿两种不同颜色的灯来代表表决是否通过，并用数码管显示出同意的人数。
2•使用74HC138译码器芯片进行控制，按照少数服从多数的原则，多数人同意则通过，少数人同意则被否决。
用绿灯亮表通过，红灯亮表示否决。
3•学会根据已学知识设计具有某一特定功能的电路，学会基本电路的组装与调试。
二、方案设计与论证当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。
评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。
对逻辑电位进行译码，对译码后芯片的输出进行显示。
对于五人表决器，首先设五人分别为ABC D E，设丫为表决的结果。
其中有三人或三人以上同意（同意用“ 1”表示，不同意用“ 0”表示）则绿灯亮（绿灯用“ 1”表示），红灯亮（红灯用“ 0”表示）。
五人表决器真值表如果绿灯亮了，则表示表决通过，若红灯亮了，表示不通过。
三、单元电路设计与参数计算芯片74HC138是典型的集成译码器。
它是3线-8线译码器，该译码器有3位二进制输入A B C,它们共有8种状态的组合，即可译出八个输出信号，输出为低电平有效此外，还设置了3个使能端G1G2A G2B为电路的扩展提供了方便。
74HC138集成译码器功能表输入输出G G>A 非G B非C B AY0非Y i非Y2非Y3非Y4非丫 5非Y,非丫7非* H * * * * H H H H H H H H * * H * * * H H H H H H H H L * * * * * H H H H H H H H H L L L L L L H H H H H H H H L L L L H H L H H H H H H H L L L H L H H L H H H H H H L L L H H H H H L H H H H H L L H L L H H H H L H H H H L L H L H H H H H H L H H H L L H H L H H H H H H L H H L L H H H H H H H H H H L15141312^97 0 12 3 4 5 6 7 YYYYYYYY 7 ABC G7—74HC138外围引脚分布图芯片74HC139是双2线-4线译码器，它的输出也是低电平有效，符号匡内部的输 入、输出变量表示其内部的逻辑关系。
五人多数表决器
广西大学行健文理学院 FPGA课程设计题目：五人多数表决器学部：电气信息学部专业：电子科学与技术班级：2012级1班学号：**********学生姓名：***指导老师：***二〇一五年一月摘要在电子设计与制造技术的发展中，核心就是电子设计自动化（EDA，Electronic Design Automation）技术。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对特定目标芯片的适配编译、逻辑映射和编程下载等工作。
EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。
本次设计实验就是基于EDA技术和EP1C6Q240C8芯片(FPGA)，及其外围电路，实现了五人多数表决器的设计。
设计模块主要包括：控制单元、计数单元、显示单元。
从而实现了用人数多于或等于3来判决是否通过，从而达到设计要求。
关键词：EDA、VHDL、显示单元、控制单元目录设计要求 (1)前言 (1)1方案论证 (1)1.1方案一 (1)1.2方案二 (2)1.3方案对比与选择 (3)2基本功能模块设计与说明 (3)2.1十秒倒计时模块说明 (3)2.2数码管机二极管显示模块说明 (3)2.3电路原理图 (4)3 软件设计 (4)4 管脚说明 (5)5仿真现象 (6)6实验结论 (9)7实验总结 (10)致谢 (11)参考文献 (12)附录 (13)五人多数表决器设计要求1五人多数表决逻辑：多数通过；2 在主持人控制下，10秒内表决有效；3采用数码管显示表决10秒倒计时；4表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式：通过，不通过；5 设主持人控制键，复位键：控制键：启动表决；复位键：系统复位。
前言本课程设计是一个基于EDA技术的五人多数表决器，通过时间的限制，主持人的控制，共同决定通过与不通过。
单片机实习五人多数表决器
51单片机课程设计学院：电子与信息工程学院班级：测控09-2姓名：xxx学号：xxx指导教师：程万胜五人多数表决器一、设计的要求及目的本课程设计是一个基于单片机系统实验箱，以STC10F04单片机为核心控制元件的五人多数表决器，通过时间的限制结合数码管、、发光二极管等器件构成一个简易的五人表决器。
利用了单片机的延时电路、按键复位电路、时钟电路、定时中断等电路，当时间超过规定，以后的投票都视为无效。
从而实现表决功能。
具体要求如下：1. 五人多数表决逻辑：多数通过；2. 在主持人控制下，10秒内表决有效；3. 采用数码管显示表决10秒倒计时；4. 表决结束后用发光二极管及数码管显示表决结果，数码管显示结果形式： 亮--通过，不亮--不通过；5. 系统设置复位按钮，按动后，重新开始表决。
二、电路组成及各部分选定方案（1）软件设计流程图大于小于开始 系统初始化 开始按键的检测 循环检测表决同意按键 等待中断 中断程序 调用延时程序 判断选择人数是否大于3 灯亮 灯不亮亮 中断返回结束（2）电路原理图三.电路工作原理简述及器件说明五个人分别控制一个按钮，同意者按下按钮，判断同意人数是否大于或等于三人。
如满足以上要求，显示灯亮；反之，不亮。
（1）STC芯片介绍STC10F04单片机的定时器0 /定时器1/串行口与传统8051兼容，增加了独特波特率发生器，省去了定时器2。
传统8051的1111条指令执行速度全面提速，最快的指令快24倍，最慢的指令快3倍。
1.增强型8051 CPU，1T，单时钟，机器周期，指令代码完全兼容传统80512.工作电压：5.5V~3.8/3.3V3.工作频率范围：0~35MHz,相当于普通8051的0~420MHz4.应用程序空间: 4K字节5.RAM：256字节6.通用I /O（40/36个），复位后为：准双向口/弱上拉（普通8051传统I/O）可设置成四种模式：7.准双向口/弱上拉,推挽/强上拉,仅为输入/高阻，开漏每个I/O口驱动能力均可达到20mA，但整个芯片最大不要超过100mA8.ISP(在系统可编程)/IAP（在应用可编程），无需专用编辑器，无需专用仿真器，可通过串口（RXD/P3.0,TXD/P3.1）直接下载用户程序，数秒即可完成一片9.看门狗10.内部集成MAX810专用复位电路（晶体频率在 24MHz以下时，要选择高的复位门槛电压，如4.1V以下复位，晶体频率在12MHz以下时，可选择低的复位门槛电压，如3.7V以下复位，复位脚接1K电阻到地）11.内置一个对内部Vcc进行掉电检测的掉电检测电路，可设置为中断或复位，5V单片机掉电检测门槛电压为4.1/3.7V附近12.时钟源：外部高精度晶体/时钟，内部R/C振荡器,用户在下载程序时，可选择是使用内部R/C振荡器还是外部晶体/时钟.常温下内部R/C振荡器频率为：4MHz~8MHz.精度要求不高时，可选择使用内部时钟，但因为有制造误差和温漂，以实际测试为准13.2个16位定时器（与传统8051兼容的定时器 /计数器，16位定时器T0和T1）14.3个时钟输出口，可由T0的溢出在P3.0/T0输出时钟，可由T1的溢出在P3.5/T1输出时钟外部中断I/O口有5路，支持传统的下降沿中断或低电平触发中断。
五人表决器设计
一、设计任务及要求：设计任务：①设计一个五人表决器。
②通过两种不同颜色的灯来代表表决是否通过要求：①学习使用芯片74HC138进行控制。
②多数人同意则通过，少数人同意则被否决。
③用红灯亮表通过，绿灯亮表否决。
指导教师签名：**** 年月日二、指导教师评语：指导教师签名：****年月日三、成绩验收盖章**** 年月日五人表决器的设计1 设计目的（1）熟悉集成电路的引脚及安排。
（2）掌握各芯片的逻辑功能及控制方法。
（3）学习multisim11.0仿真。
2设计思路（1）设计表决工作电路（2）设计不同开关控制译码器（3）设计输出显示电路3 设计过程3.1、方案论证按键选择译码显示输出图3.1 五人表决器的结构框图1. 当按下开关时，代表同意赞成，开关没有按下去时，表示不赞成。
评委按照自己的意愿投票，选择是否按下开关，即选择逻辑电位。
2. 对逻辑电位进行译码。
3. 对译码后芯片的输出进行显示。
3.2、系统原理对于五人表决器，首先设五人分别为A B C D E 设Y为表决的结果。
其中有三人或三人以上同意（同意用“1”表示，不同意用“0”表示）则红灯亮(红灯用“1”表示)，绿灯亮(绿灯用“0”表示)。
表3.1 5人表决器真值表A B C D E Y A B C D E Y0 0 0 0 0 0 1 0 0 0 0 00 0 0 0 1 0 1 0 0 0 1 00 0 0 1 0 0 1 0 0 1 0 00 0 0 1 1 0 1 0 0 1 1 10 0 1 0 0 0 1 0 1 0 0 00 0 1 0 1 0 1 0 1 0 1 10 0 1 1 0 0 1 0 1 1 0 10 0 1 1 1 1 1 0 1 1 1 10 1 0 0 0 0 1 1 0 0 0 00 1 0 0 1 0 1 1 0 0 1 10 1 0 1 0 0 1 1 0 1 0 10 1 0 1 1 1 1 1 0 1 1 10 1 1 0 0 0 1 1 1 0 0 10 1 1 0 1 1 1 1 1 0 1 10 1 1 1 0 1 1 1 1 1 0 10 1 1 1 1 1 1 1 1 1 1 1如果红灯亮了，则表示表决通过，若绿灯亮了，表示不通过。
三人表决器、五人表决器的实验报告
三人表决器、五人表决器的实验报告
一 实验目的
1。
熟悉Quartus II 软件的基本操作 2。
学习使用Verilog HDL 进行设计输入 3。
逐步掌握软件输入、编译、仿真的过程 二 实验说明
三人表决器真值表：
输入信号
输出信号
B1 B2 B3 u 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1
1
1
1
逻辑表达式：U=
b1
b2 voter u
b3
本次实验是要设计一个三人表决器。
该电路应有两个数据输入端口b1,b2,b3，电路的输出端口为voter(u 输出信号）。
三实验要求
1、完成三人表决器的Verilog HDL程序代码输入并进行仿真
2、采用结构描述方式和数据流描述方式
3、完成对设计电路的仿真验证
四、实验过程
(1）三人表决器:
程序代码
仿真结果
五人表决器:
程序代码
仿真结果
五、实验体会
通过三人表决器和五人表决器的设计,使我们更加熟悉Quartus 软件进行数字系统设计的步骤，以及运用Verilog HDL进行设计输入，并掌握三人表决器和五人表决器的逻辑功能和设计原理，逐步理解功能仿真和时序仿真波形。
三人表决器和五人表决器大体相似，并没有太大的区别。
实验三
离散数学实验报告实验成绩：1．【实验序号】实验三2．【实验目的】加深对五个基本联结词（否定、合取、析取、条件、双条件）的理解、掌握利用基本等价公式化简公式的方法。
3．【实验内容】用化简命题逻辑公式的方法设计一个表决开关电路4. 【实验要求】①某公司董事会由5个董事组成，公司要对某项决策进行投票表决，只要半数（3位董事）以上都同意（用1表示同意，用0表示不同意）决策通过，否则不通过。
试写出5位董事表决的命题公式（提示：列出表决开关电路真值表，从真值表得出5人表决开关电路的主合取公式（或主析取公式），将公式化简成尽可能含五个基本联结词最少的等价公式）。
②上面公式中的每一个联结词是一个开关元件，将它们定义成C语言中的函数。
③输入5人表决值（同意为1，不同意为0），调用上面定义的函数，将5人表决开关电路真值表的等价公式写成一个函数表达式。
④输出函数表达式的结果，如果是1，则表明表决通过，否则表决不通过。
5. 【算法描述】通过以下界面提示实现相应逻辑运算，给出具体逻辑值****************************************************************请输入5位董事（分别用A、B、C、D、E表示）的表决值（1或0）：A董事表决值（1或0）：B董事表决值（1或0）：C董事表决值（1或0）：D董事表决值（1或0）：E董事表决值（1或0）：出结果/继续/结束（y/c/exit）：****************************************************************6.【源程序（带注释）】#include <iostream>#include <cstdlib>#include <string.h>using namespace std;int main(){char a[100],b[100],c[100],d[100],e[100]; //定义5个字符型数组，用来储存ABCDE5个董事的表决值char f[100]; //f数组为接收出结果/继续/结束的字符void print(); //声明显示函数for(;;){print();cout<<"\n\t请输入5位董事（分别用A、B、C、D、E表示）的表决值（1或0）：\n\n";cout<<"\tA董事表决值（1或0）：\n\tB董事表决值（1或0）：\n\tC董事表决值（1或0）：\n\tD董事表决值（1或0）：\n\tE董事表决值（1或0）：";cout<<"\n\n\t出结果/继续/结束（y/c/exit）：\n";print();cout<<"请输入A董事表决值（1或0）：";cin>>a;while(strcmp(a,"0")!=0 && strcmp(a,"1")!=0) //利用strcmp判断字符串，避免输入值错误{print();cout<<"A董事表决值输入有误，请重新输入！\n";print();cout<<"请输入A董事表决值（1或0）：";cin>>a;}print();cout<<"请输入B董事表决值（1或0）：";cin>>b;while(strcmp(b,"0")!=0 && strcmp(b,"1")!=0) //利用while语句执行判断{print();cout<<"B董事表决值输入有误，请重新输入！\n";print();cout<<"请输入B董事表决值（1或0）：";cin>>b;}print();cout<<"请输入C董事表决值（1或0）：";cin>>c;while(strcmp(c,"0")!=0 && strcmp(c,"1")!=0){print();cout<<"C董事表决值输入有误，请重新输入！\n";print();cout<<"请输入C董事表决值（1或0）：";cin>>c;}print();cout<<"请输入D董事表决值（1或0）：";cin>>d;while(strcmp(d,"0")!=0 && strcmp(d,"1")!=0){print();cout<<"D董事表决值输入有误，请重新输入！\n";print();cout<<"请输入D董事表决值（1或0）：";cin>>d;}print();cout<<"请输入E董事表决值（1或0）：";cin>>e;while(strcmp(e,"0")!=0 && strcmp(e,"1")!=0){print();cout<<"E董事表决值输入有误，请重新输入！\n";print();cout<<"请输入E董事表决值（1或0）：";cin>>e;}print();cout<<"您输入的董事会表决值为:\n";cout<<"\tA董事表决值："<<a<<"\n\tB董事表决值："<<b<<"\n\tC董事表决值："<<c<<"\n\tD董事表决值："<<d<<"\n\tE 董事表决值："<<e<<endl;print();for(;;){cout<<"\t出结果/继续/结束（y/c/exit）：";cin>>f;if(strcmp(f,"y")==0){if((a[0]+b[0]+c[0]+d[0]+e[0])>242){print();cout<<"表决通过！\n";print();}//利用ASC II码判断表决值是否大于242（10进制为3）else{print();cout <<"表决不通过。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
v_out：对应显示每个表决信号的状态；
led_agr：判决结果为赞成时有效；
led_opp：判决结果为反对时有效；
首先在 QuartusII 上进行功能和时序仿真，之后通过器件及其端口配置下载 程序到 SOPC 开发平台中。在硬件实现中，要求： 1. 用实验平台的拨动开关实现 5 人表决的输入信号(v_in)：
2) 在编辑窗口中输入 VHDL 源文件并保存，注意实体名、文件名必须和建立工
-4-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
程时所设定的顶层实体名相同。(参考程序附后) 3) 编译工程
单击 Processing\Start Compilation 开始编译，编译过程中可能会显示若干出 错消息，参考提示原因对程序进行修改直到编译完全成功为止。
如图所示，Simulation mode 设置为 Functional，即功能仿真。指定仿真波形文件 后单击 OK 完成设置。 2) 单击 Processing\Generate Functional Simulation Netlist 以获得功能仿真网络表。 3) 单击 Processing\Start Simulation 进入仿真页面：
-5-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
4) 回到波形编辑窗口，对所有输入端口设置输入波形，具体可以通过左边的工 具栏，或通过对信号单击鼠标右键的弹出式菜单中完成操作，最后保存次波形文 件。
4. 进行功能仿真 1) 单击 Assignments\Settings…，在弹出对话框中做以下设置：
三、实验要求： 通过 VHDL 编程，实现一个五人表决器，要求有 5 个表决输入端、1 个清零
端、1 个锁存端、表决结果显示端，具体接口说明如下图所示。
v ote5
v_in：表决信号输入端，高电平为赞成，低电
v _in[4..0] lock clr
v _ov er[2..0] num_agr[3..0] num_opp[3..0]
-9-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
说明：锁存按键被按下后，分别显示同意和反对票数的数码管 6 和数码管 5 输出 “23”，表示有 2 人同意，3 人反对，LED8 被点亮表示表决结果为“反对”。并 且此时在对拨动开关进行控制也不会改变表决状态。同时 LED4～LED6 同时点 亮表示此次表决结束。
G16
I/O12
F15
I/O13
F14
I/O14
F13
I/O15
L18
I/O16
L17
I/O17
K22
I/O18
K21
I/O19
K18
I/O20
K17
I/O21
J22
I/O22
J21
I/O23
J20
I/O24
J19
I/O25
J18
I/O26
E11
I/O27
E9
I/O28
E8
I/O29
E7
I/O30
D11
四、实验步骤： 1. 打开 QuartusII 软件，建立一个新的工程： 1) 单击菜单 File\New Project Wizard…
-2-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
2) 输入工程的路径、工程名以及顶层实体名。 3) 单击 Next>按钮，出现以下窗口
由于我们建立的是一个空的项目，所以没有包含已有文件，单击 Next>继续。 4) 设置我们的器件信息：
- 11 -
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
2. 开发系统 I/O 管脚映射表：
引脚名称
引脚号
I/O0
AB15
I/O1
AB14
I/O2
AB13
I/O3
AB12
I/O4
AA20
I/O5
AA19
I/O6
AA18
I/O7
L19
I/O8
J14
I/O9
H15
I/O10
H14
I/O11
HEX
实验电路结构图
键1
NO.4
- 14 -
制作人：程鸿亮
5) 单击 Next>，指定第三方工具：
-3-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
这里我们不指定第三方 EDA 工具，单击 Next>后结束工程建立。
2. 建立 VHDL 文件： 1) 单击 File\New 菜单项，选择弹出窗口中的 VHDL File 项，单击 OK 按钮以建 立打开空的 VHDL 文件，注意此文件并没有在硬盘中保存。
3. 建立矢量波形文件 1) 单击 File\New 命令，在弹出的对话框中选择 Other Files 页面中的 Vector Waveform File 项，打开矢量波形文件编辑窗口：
2) 双击窗口左边空白区域，打开 Insert Node or Bus 对话框：
3) 单击 Node Finder…按钮，打开以下对话框，选择 Filter 下拉列表中的 Pins： all，并点击 List 按酒以列出所有的端口，通过>>按钮把这些端口加入到右面的 窗口中，单击 OK 完成端口的添加。
I/O31
D9
I/O32
D8
I/O33
D7
I/O34
C9
I/O35
H7
I/O36
Y7
I/O37
Y13
I/O38
U20
I/O39
K20
引脚名称 I/O40 I/O41 I/O42 I/O43 I/O44 I/O45 I/O46 I/O47 I/O48 I/O49 PIO60 PIO61 PIO62 PIO63 PIO64 PIO65 PIO66 PIO67 PIO68 PIO69 PIO70 PIO71 PIO72 PIO73 PIO74 PIO75 PIO76 PIO77 PIO78 PIO79
6. 器件的下载 1) 指定器件引脚：
单击 Assignments\Assignment Editor，打开引脚分配编辑框：
如图所示，为每一个端口指定器件的引脚，在引脚指定过程中需要参照开发 系统所给的 I/O 端口映射表，通过开发平台上每个 I/O 器件附近的 I/O 编号，在 映射表中找到相应的引脚名，填入上图所示的对话框即可。 2) 连接下载线
-1-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
赞成 票数
反对 票数
清零 锁存
4. 用实验平台的 LED 发光阵列实现表决结果和每人的表决信号：
⒈⒉⒊⒋⒌⒍⒎⒏ ⒐⒑⒒⒓⒔⒕⒖⒗
注：要求 LED1 显示判决赞成(led_agr)信号，LED8 显示判决反对(led_opp)信号。 LED3、LED4、LED5 同时显示判决结束信号。LED10、LED11、LED12、LED13、 LED14 显示 5 人的表决信号。
Y16 L1 M1 M22 B12
- 13 -
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
3. I/O 模式 4 示意图：
8
7
6
5
4
3
2
译码器 译码器 译码器 译码器
时钟计数器
D8 D7 D6 D5 D4 D3 D2 D1
LOAD
串行 输出显示
CLOCK CLEAR
D16 D15 D14
单脉冲 单脉冲
HEX HEX
键8 键7 键6 键5 键4 键3 键2
1
CLOCK0
CLOCK2
CLOCK5
CLOCK9
PIO35-PIO32 PIO39-PIO36 PIO43-PIO40 PIO47-PIO44
串行输出 PIO10
FPGA/CPLD 目标芯片
PIO8 PIO9 PIO11 PIO15-PIO12 PIO7-PIO4 PIO3-PIO0
v_in(3)
v_in(1)
v_in(4)
v_in(2)
v_in(0)
注：要求使用最右面 5 个开关。 2. 用实验平台的按键实现清零(clr)和锁存(lock)信号： 注：采用模式 4 的输入方式，要求使用键 7 实现清零(clr)、键 6 实现锁存(lock)。 (模式 4 的 I/O 设置见附录) 3. 用实验平台的数码管实现赞成和反对人数的显示： 注：要求使用数码管 6 显示赞成票数、数码管 5 显示反对票数。
通过 USB-blaster 下载电缆连接 PC 机和开发平台，如果首次使用下载电缆， 此时操作系统会提示安装驱动程序，此 USB 设备的驱动处于 QuartusII 安装目录 中的\drivers\usb-blaster 中。
3) 单击 Tool\Programmer 打开下载窗口：
-8-
制作人：程鸿亮
长安大学 电子与控制工程学院 电子科学与技术系
实验二 五人表决器
一、实验目的： 设计一个五人表决器，掌握异步清零以及锁存器的工作机制，掌握 QuartusII
软件的使用方法以及 GW48 型 SOPC 开发平台中的输入输出模式配置方法。
二、实验条件： 1. 安装 WindowsXP 系统的 PC 机； 2. 安装 QuartusII6.0 EDA 软件； 3. GW48 型 SOPC 开发平台；
如图所示，Simulation mode 设置为 Timing，即时序仿真。指定仿真波形文件后 单击 OK 完成设置。 2) 单击 Processing\Start Simulation 进入仿真页面：